專(zhuān)利名稱(chēng)：在公共信道上對(duì)多個(gè)波形求和的串聯(lián)互聯(lián)接的制作方法
I.發(fā)明領(lǐng)域本發(fā)明一般涉及擴(kuò)展譜電信系統(tǒng)，尤其涉及蜂窩電話(huà)系統(tǒng)信號(hào)處理。
II.現(xiàn)有技術(shù)的描述為了使在有限的電磁譜上適合于大量的電信系統(tǒng)用戶(hù)，采用各種多址擴(kuò)展譜技術(shù)中一種技術(shù)。這些技術(shù)包括，如時(shí)分多址(TDMA)、頻分多址(FDMA)和碼分多址(CDMA)。CDMA技術(shù)比起其他技術(shù)有許多優(yōu)點(diǎn)，典型的CDMA系統(tǒng)見(jiàn)1990年2月轉(zhuǎn)讓給K·Gilhousen等人的美國(guó)專(zhuān)利4,901,307，該專(zhuān)利的標(biāo)題是“采用衛(wèi)星或地面轉(zhuǎn)發(fā)器的擴(kuò)展譜多址通信系統(tǒng)”，并且已轉(zhuǎn)讓給本發(fā)明的受讓人，在此引述供參考。
在上述’307的專(zhuān)利中描述的CDMA蜂窩電話(huà)系統(tǒng)中，具有收發(fā)器的大量移動(dòng)電話(huà)系統(tǒng)用戶(hù)通過(guò)衛(wèi)星轉(zhuǎn)發(fā)器或地面基站進(jìn)行通信，這些衛(wèi)星收發(fā)器或地面基站也稱(chēng)作為蜂窩區(qū)站、蜂窩站或簡(jiǎn)稱(chēng)為蜂窩。每一蜂窩覆蓋有限的地理范圍，并選擇來(lái)自和通向公共電話(huà)交換網(wǎng)(PSTN)的、攜帶在該蜂窩中蜂窩電話(huà)收發(fā)器上的呼叫路由。當(dāng)某一蜂窩電話(huà)用戶(hù)移動(dòng)到某一新的蜂窩時(shí)，用戶(hù)呼叫的路由選擇就轉(zhuǎn)移到新的蜂窩。
因此，蜂窩電話(huà)收發(fā)器或移動(dòng)單元傳播由某一蜂窩站接收的移動(dòng)信號(hào)，該移動(dòng)信號(hào)隨后又選擇通向PSTN以及通向電話(huà)線(xiàn)或其他移動(dòng)單元的路由。蜂窩站傳播由該蜂窩區(qū)內(nèi)移動(dòng)單元接收的蜂窩信號(hào)。蜂窩站對(duì)移動(dòng)單元信號(hào)傳輸一般稱(chēng)作為前向鏈路，而移動(dòng)單元對(duì)蜂窩站信號(hào)傳輸一般稱(chēng)作為反向鏈路。
CDMA技術(shù)將可用的系統(tǒng)頻譜分成多個(gè)子帶并允許頻譜能夠在同一時(shí)間間隔內(nèi)有效地使用多次，因而使得任意同一時(shí)間內(nèi)可以進(jìn)行的呼叫數(shù)增加。上述’307專(zhuān)利中描述的CDMA技術(shù)采用呼叫的高頻偽噪聲(PN)調(diào)制，以及由正交二進(jìn)制序列進(jìn)行的呼叫調(diào)制，將許多呼叫組合起來(lái)，并傳播數(shù)據(jù)之和，作為單一的CDMA信號(hào)。這樣，CDMA技術(shù)可以在占用同一頻帶的許多呼叫之間進(jìn)行區(qū)分，并且與其他技術(shù)相比提高了頻譜效率。更具體地說(shuō)，該專(zhuān)利中描述的系統(tǒng)對(duì)來(lái)自定義為I和Q信道而具有相同“外”P(pán)N碼的同一蜂窩的所有呼叫進(jìn)行調(diào)制。各呼叫接著由“內(nèi)”用戶(hù)PN碼和人們熟知的Walsh函數(shù)(也稱(chēng)作為Hadamard矩陣)類(lèi)型的正交二進(jìn)制序列進(jìn)行調(diào)制。
因此，在前向鏈路信號(hào)路徑上由某一蜂窩站發(fā)送到移動(dòng)單元的CDMA呼叫信號(hào)將包含占用相同頻帶的許多經(jīng)調(diào)制的呼叫。調(diào)制和解調(diào)CDMA呼叫信號(hào)的系統(tǒng)和方法的描述見(jiàn)如1992年4月7日授權(quán)給K·Gilhousen等人的美國(guó)專(zhuān)利5,103,459，該專(zhuān)利的標(biāo)題為“在CDMA蜂窩電話(huà)系統(tǒng)中產(chǎn)生信號(hào)波形的系統(tǒng)和方法”，該專(zhuān)利已轉(zhuǎn)讓給本發(fā)明的受讓人，在此引述供參考。

圖1是用來(lái)將CDMA信號(hào)發(fā)送到移動(dòng)單元的’459專(zhuān)利中描述的蜂窩站設(shè)備的框圖。
圖1描述的是一呼叫信道用戶(hù)在如話(huà)音數(shù)據(jù)塊12中產(chǎn)生話(huà)音數(shù)據(jù)，話(huà)音數(shù)據(jù)塊12將數(shù)據(jù)提供給第一發(fā)送調(diào)制器14，而第一發(fā)送調(diào)制器14在信道微處理器16的控制下工作。在發(fā)送調(diào)制器中，話(huà)音數(shù)據(jù)提供給編碼器18，隨后提供給數(shù)字復(fù)用器20，它與來(lái)自PN發(fā)生器塊22的輸出一起，將輸入提供給Walsh碼處理器24。Walsh碼處理器的輸出離開(kāi)調(diào)制器14，并提供給加入功率控制位以調(diào)整發(fā)射信號(hào)功率的發(fā)射功率控制塊26。發(fā)射功率控制塊的輸出提供給加法器28，并且隨后提供給發(fā)射功率放大器30和天線(xiàn)32，用來(lái)傳播到與該天線(xiàn)相關(guān)的蜂窩中的移動(dòng)用戶(hù)。
在’459專(zhuān)利中描述的系統(tǒng)中，來(lái)自話(huà)音數(shù)據(jù)塊34的話(huà)音數(shù)據(jù)和來(lái)自第二發(fā)射調(diào)制器36的輸出可以由加法器28在提供給發(fā)射功率放大器30之前，與來(lái)自第一發(fā)射調(diào)制器14的輸出相加。即，該加法器是一個(gè)將來(lái)自?xún)蓚€(gè)獨(dú)立的發(fā)射調(diào)制器的信號(hào)進(jìn)行加和并將結(jié)果提供給放大器進(jìn)行放大和后續(xù)傳送的離散元件。該加法器減少了放大器以及相關(guān)的必要控制電路的數(shù)量，并因此減小了成本并增加了效率。發(fā)射調(diào)制器輸出信號(hào)的數(shù)量和所用加法器以及支持邏輯電路的數(shù)量可以適合于特定應(yīng)用的要求。如果需要，多個(gè)調(diào)制器可以將數(shù)據(jù)提供給加法器28，或者多個(gè)加法器可以將經(jīng)加和的輸出提供給放大器30，用以將所需數(shù)目的數(shù)據(jù)信號(hào)組合起來(lái)。
正如在’459專(zhuān)利中指出的那樣，用PN和Walsh數(shù)據(jù)對(duì)話(huà)音數(shù)據(jù)進(jìn)行編碼確保了各個(gè)呼叫可以在以后接著譯碼，并相互區(qū)分開(kāi)來(lái)。特別是，來(lái)自每一功率控制器26、38的數(shù)據(jù)是以9位的取樣大小產(chǎn)生的，而加法器28的輸出是以10位的取樣大小產(chǎn)生的。數(shù)據(jù)是在I和Q信道中在5MHz的速率下產(chǎn)生的，從而每秒產(chǎn)生90兆比特的數(shù)據(jù)流。每一調(diào)制器包括4條并行輸出線(xiàn)。所以，將3個(gè)調(diào)制器連接到加法器這導(dǎo)致在調(diào)制器和發(fā)射放大器之間產(chǎn)生16條硬線(xiàn)的互連。
因?yàn)榧臃ㄆ?8是一離散元件，所以它在每一信道信號(hào)之間需要硬線(xiàn)連接。這些聯(lián)線(xiàn)增加了成本、占據(jù)空間，并提供了使電路發(fā)生斷線(xiàn)的機(jī)會(huì)，而使信號(hào)中斷?？梢栽黾优c每一加法器連接的發(fā)送調(diào)制器的數(shù)量，但每一發(fā)送調(diào)制器仍然需要用硬線(xiàn)連接，并且相關(guān)控制電路會(huì)變得相當(dāng)復(fù)雜。另外，相當(dāng)大數(shù)量的硬線(xiàn)連接使得體積大并且笨重，并且會(huì)增大生產(chǎn)成本。同時(shí)，聯(lián)線(xiàn)的數(shù)量也受可用制作空間的限制。最后，由于聯(lián)線(xiàn)數(shù)量的增加，會(huì)增大由于錯(cuò)誤聯(lián)線(xiàn)或斷線(xiàn)的風(fēng)險(xiǎn)。
根據(jù)上面的討論，應(yīng)當(dāng)很清楚，需要一種能夠有效地將來(lái)自多個(gè)發(fā)射調(diào)制器的輸出加和而無(wú)需增大差錯(cuò)風(fēng)險(xiǎn)或需要過(guò)大數(shù)量的硬線(xiàn)連接的裝置。本發(fā)明滿(mǎn)足了這種要求。
發(fā)明概述按照本發(fā)明，用來(lái)在擴(kuò)展譜電信系統(tǒng)中調(diào)制數(shù)據(jù)的裝置包括一個(gè)調(diào)制器處理器，該調(diào)制器處理器不僅接收本地?cái)?shù)據(jù)并對(duì)其進(jìn)行處理用作后續(xù)傳輸，而且還從一個(gè)或多個(gè)其他的調(diào)制器接收以獨(dú)立處理數(shù)據(jù)形式的輸入、將輸入數(shù)據(jù)與經(jīng)處理的本地?cái)?shù)據(jù)加和，并提供其和，作為用于后續(xù)調(diào)制器的數(shù)據(jù)，或作為用于另一系統(tǒng)處理器的最終輸出。這樣，就不必具有將來(lái)自幾個(gè)調(diào)制器的經(jīng)調(diào)制的數(shù)據(jù)進(jìn)行加和的離散信號(hào)加法器。相反，在串聯(lián)的最后調(diào)制器的輸出作為可以直接提供給功率放大器在系統(tǒng)上進(jìn)行傳輸?shù)淖詈筝敵龆a(chǎn)生出來(lái)之前，一系列調(diào)制器可以被串聯(lián)因此它們的各信號(hào)可以相加起來(lái)。這樣就簡(jiǎn)化了用來(lái)將經(jīng)調(diào)制的數(shù)據(jù)進(jìn)行加和的電路結(jié)構(gòu)、減少了硬線(xiàn)連接和相關(guān)電路的數(shù)量、降低了成本，并增大了可靠性。如果需要，調(diào)制器可以制作在單一的集成電路芯片上。
按照本發(fā)明的一個(gè)方面，調(diào)制器解調(diào)器可以以幾種工作狀態(tài)中的一種狀態(tài)工作，從而輸入數(shù)據(jù)可以自動(dòng)與調(diào)制器的經(jīng)處理的本地?cái)?shù)據(jù)加和，或者直接通過(guò)下一個(gè)處理器傳送而不經(jīng)加和，或者可以廢棄掉，從而只有經(jīng)處理的本地?cái)?shù)據(jù)傳送到下一個(gè)處理器上。如果需要，可以響應(yīng)于檢測(cè)的數(shù)據(jù)差錯(cuò)，在工作狀態(tài)之間進(jìn)行自動(dòng)切換。輸入數(shù)據(jù)可以包含例如來(lái)自一系列前級(jí)調(diào)制器的經(jīng)加和的話(huà)音信道數(shù)據(jù)。
按照本發(fā)明的另一個(gè)方面，每一調(diào)制器處理器在其輸出中包括奇偶數(shù)據(jù)，并具有在與輸入一起接收的奇偶數(shù)據(jù)為不正確時(shí)，自動(dòng)禁止來(lái)自加和功能的輸入數(shù)據(jù)的能力。奇偶數(shù)據(jù)可以用來(lái)檢驗(yàn)故障，例如可以由如故障傳輸或硬線(xiàn)斷線(xiàn)連接或數(shù)據(jù)幀差錯(cuò)引起的故障。當(dāng)檢測(cè)到輸入數(shù)據(jù)中的奇偶差錯(cuò)并且調(diào)制器的加和函數(shù)被禁止時(shí)，該差錯(cuò)可以向信道元件微處理器發(fā)送指示。這樣，來(lái)自所有前級(jí)調(diào)制器的輸入數(shù)據(jù)可以被忽略，而可以繼續(xù)傳送來(lái)自調(diào)制器的經(jīng)處理的本地?cái)?shù)據(jù)，而不經(jīng)加和。
在對(duì)本發(fā)明的較佳實(shí)施例進(jìn)行了描述以后，讀者將會(huì)理解本發(fā)明的其他特征和優(yōu)點(diǎn)，這些實(shí)施例通過(guò)舉例描述了本發(fā)明的原理。
附圖簡(jiǎn)述圖1是現(xiàn)有技術(shù)擴(kuò)展譜電信網(wǎng)調(diào)制系統(tǒng)的框圖。
圖2是典型CDMA電信系統(tǒng)的示意圖。
圖3是按照本發(fā)明構(gòu)筑的包括有調(diào)制器處理器的蜂窩站調(diào)制解調(diào)器的框圖。
圖4是圖3所示加法器的框圖。
圖5是圖3所示調(diào)制器處理器計(jì)時(shí)電路的框圖。
圖6是圖3所示調(diào)制器處理器的輸入寄存器和輸出寄存器處數(shù)據(jù)信號(hào)的描述。
圖7是按照本發(fā)明構(gòu)筑的同時(shí)還包括溢出情況檢測(cè)器的加法器框圖。
較佳實(shí)施例的描述本發(fā)明可以在各種數(shù)據(jù)傳輸應(yīng)用場(chǎng)合下實(shí)施，在較佳實(shí)施例中，本發(fā)明應(yīng)用于圖2所示擴(kuò)展譜多址通信系統(tǒng)中，用于信道和數(shù)據(jù)傳輸。在通信系統(tǒng)中，系統(tǒng)控制器和交換機(jī)(也稱(chēng)作為移動(dòng)電話(huà)交換局(MTSO))102用于接口和控制功能，使得能夠在移動(dòng)單元104和蜂窩站106之間進(jìn)行呼叫。MTSO還控制公共電話(huà)交換網(wǎng)(PSTN)108和蜂窩站之間呼叫的路由選擇，用于來(lái)自或通往移動(dòng)單元的傳輸。移動(dòng)單元通常不直接相互通信，而是通過(guò)MTSO和PSTN進(jìn)行通信。至于話(huà)音信道數(shù)據(jù)傳輸和處理，通信系統(tǒng)按照上述專(zhuān)利中描述的CDMA技術(shù)進(jìn)行工作。
圖3描述的是與單個(gè)呼叫信道有關(guān)的圖2所示通信系統(tǒng)的第一蜂窩站調(diào)制解調(diào)器109。該調(diào)制解調(diào)器包括一調(diào)制器110和一解調(diào)器111。調(diào)制器110接收例如來(lái)自數(shù)據(jù)塊112的本地?cái)?shù)據(jù)，本地?cái)?shù)據(jù)可以包含話(huà)音數(shù)據(jù)。調(diào)制器在信道元件微處理器114的控制下工作，用產(chǎn)生經(jīng)解調(diào)的話(huà)音信道數(shù)據(jù)的調(diào)制塊116處理本地話(huà)音信道數(shù)據(jù)。調(diào)制器還包括可以從第二調(diào)制器124獨(dú)立接收經(jīng)調(diào)制的數(shù)據(jù)、將兩個(gè)經(jīng)調(diào)制的數(shù)據(jù)流加和以及將加和結(jié)果輸出到一系統(tǒng)輸出功率放大器或者輸出到第三調(diào)制器126的內(nèi)部加法器118。第二調(diào)制器124接著從另一調(diào)制塊接收以相似于從調(diào)制塊109產(chǎn)生的調(diào)制數(shù)據(jù)140。因此，調(diào)制器110可以與前面的調(diào)制器124以及后續(xù)調(diào)制器126串聯(lián)連接。這樣，可以通過(guò)使調(diào)制器110能夠直接接收來(lái)自另一調(diào)制器的數(shù)據(jù)并產(chǎn)生經(jīng)加和的包括其自身本地?cái)?shù)據(jù)的輸出而不依賴(lài)于某一分開(kāi)的離散加法器來(lái)產(chǎn)生幾個(gè)獨(dú)立數(shù)據(jù)信號(hào)的和。從而按照本發(fā)明構(gòu)筑的調(diào)制器簡(jiǎn)化了硬線(xiàn)連接來(lái)產(chǎn)生經(jīng)加和輸出，從而增大了系統(tǒng)的可靠性并減小了成本。
圖3所示的調(diào)制器110可以用集成電路技術(shù)來(lái)構(gòu)筑，從而在單個(gè)的集成電路芯片上可以構(gòu)筑至少調(diào)制塊116和加法器118。其他的調(diào)制器124和126可用單芯片實(shí)現(xiàn)。并可以通過(guò)線(xiàn)路板上的印刷電路線(xiàn)來(lái)連接，或者其他調(diào)制器可以構(gòu)筑在相同的具有第一調(diào)制器110的集成電路芯片上。不管是在哪一種情況下，與圖1所示的離散外部加法器相比，在聯(lián)線(xiàn)的布局和數(shù)量上，來(lái)自多個(gè)比較器的輸出的串接和求和所必要的聯(lián)線(xiàn)的復(fù)雜程度要小得多，從而增加了可靠性并降低了成本。
更具體地說(shuō)，在較佳實(shí)施例中，盡管調(diào)制塊116只有11位的動(dòng)態(tài)范圍并且因此產(chǎn)生11位的數(shù)據(jù)，但是調(diào)制器110的輸出是以15位的輸出數(shù)據(jù)的取樣大小產(chǎn)生的。附加位提供對(duì)許多獨(dú)立的取樣和數(shù)據(jù)流加和時(shí)所需的峰值儲(chǔ)備。取樣數(shù)據(jù)以2.5MHz的速率，在I信道和Q信道內(nèi)產(chǎn)生，從而產(chǎn)生每秒80兆比特的數(shù)據(jù)流。每一調(diào)制器包括4條并聯(lián)輸出線(xiàn)。這些輸出線(xiàn)代表二位的I數(shù)據(jù)和2位的Q數(shù)據(jù)，并且需要在20MHz下8個(gè)時(shí)鐘周期來(lái)表示16位的I取樣值和Q取樣值。信道元件微處理器114產(chǎn)生用于不同處理元件的控制信號(hào)。
圖3所示的調(diào)制塊包括處理來(lái)自數(shù)據(jù)塊112的本地?cái)?shù)據(jù)并將經(jīng)處理的本地?cái)?shù)據(jù)提供給數(shù)字復(fù)用器129以及隨后提供給Walsh碼處理器130的編碼器128。Walsh碼處理器還接收來(lái)自PN序列處理器塊132的數(shù)據(jù)。PN塊產(chǎn)生用于信號(hào)擴(kuò)展的PN-I數(shù)據(jù)和PN-Q數(shù)據(jù)。在Walsh碼處理器130處理了數(shù)據(jù)流以后，經(jīng)處理的數(shù)據(jù)提供給功率控制塊134，加入功率發(fā)射控制位以產(chǎn)生經(jīng)調(diào)制的信道數(shù)據(jù)，并且隨后提供給濾波增益塊135，以控制信號(hào)帶寬并設(shè)置輸出電平。經(jīng)處理的數(shù)據(jù)隨后提供給內(nèi)部加法器118。
應(yīng)當(dāng)理解的是，第二調(diào)制器124以及第三調(diào)制器126(如果有的話(huà))包括一個(gè)調(diào)制塊，它類(lèi)似于具有編碼器、數(shù)字復(fù)用器、Walsh碼處理器、PN序列處理器、功率控制塊、濾波器和增益塊以及如圖所示與第一調(diào)制器110相連的加法器的塊116的方式構(gòu)成。為簡(jiǎn)化和便于理解，圖3中未示出這些細(xì)節(jié)。類(lèi)似地，其他調(diào)制器124、126可以接收來(lái)自各本地?cái)?shù)據(jù)塊136的數(shù)據(jù)。對(duì)于任何特定的調(diào)制器，來(lái)自各調(diào)制塊的數(shù)據(jù)輸出將被稱(chēng)作為本地信道數(shù)據(jù)，并與從另一調(diào)制器接收的輸入信道數(shù)據(jù)區(qū)分開(kāi)。其他的調(diào)制器還包括內(nèi)部加法器137，每一內(nèi)部加法器具有輸入寄存器138和輸出寄存器139。
加法器118、137在正常狀態(tài)下工作，在該狀態(tài)下，從前一調(diào)制器處理器接收的輸入數(shù)據(jù)與本地?cái)?shù)據(jù)疊加，產(chǎn)生提供到鏈路中的后一調(diào)制器處理器的輸出數(shù)據(jù)，或作為提供到處理器塊的最終輸出。加法器還有利地在輸入數(shù)據(jù)傳送通過(guò)的旁路模式下工作，以及在輸入被廢棄的本地模式下工作。
圖4中的方框圖更詳細(xì)地描述了第一加法器118的某些元件。應(yīng)當(dāng)理解，圖2所示蜂窩站106所復(fù)蓋的地理范圍包括三個(gè)區(qū)段，每一區(qū)段在每一蜂窩站調(diào)制解調(diào)器中需要一個(gè)獨(dú)立的調(diào)制器。圖4描述的是與僅用于這些區(qū)段中一個(gè)區(qū)段的信道數(shù)據(jù)相關(guān)的加法器元件。在圖4中，信道被任意指定為Alpha信道。為了進(jìn)行描述，圖中任意示出了來(lái)自Alpha區(qū)段的PN-I數(shù)據(jù)。由加法器118從調(diào)制塊116(圖3)接收的信道數(shù)據(jù)接收到來(lái)自輸入數(shù)據(jù)總線(xiàn)150(標(biāo)為“alpha_I[100]”)的11位取樣內(nèi)。應(yīng)當(dāng)理解，用于調(diào)制器110的完整的信道數(shù)據(jù)元素應(yīng)當(dāng)包括Alpha區(qū)段PN-Q序列話(huà)音信道數(shù)據(jù)處理。蜂窩站調(diào)制解調(diào)器109需要用于稱(chēng)為Beta和Gamma的兩個(gè)其他范圍區(qū)段及其相關(guān)的PN-I和PN-Q數(shù)據(jù)流的調(diào)制器。因此，如圖4所示總的6組處理塊用于蜂窩站調(diào)制解調(diào)器中。
加法器118內(nèi)的處理每次完成兩位，奇數(shù)位的數(shù)據(jù)流和偶數(shù)位的數(shù)據(jù)流。加法器處理8位數(shù)據(jù)對(duì)，來(lái)代表每一16位數(shù)據(jù)取樣。位對(duì)以時(shí)間為序，從最小有效位開(kāi)始，進(jìn)行到最大的有效位。因此，加法器必須在時(shí)間上與輸入取樣對(duì)齊。加法器用稱(chēng)為“半_芯片”的信號(hào)和數(shù)據(jù)并串行轉(zhuǎn)換器150來(lái)完成這項(xiàng)工作。半芯片信號(hào)是一個(gè)以每一新數(shù)據(jù)取樣為起點(diǎn)而走高的脈沖，并用來(lái)使加法器電路中的狀態(tài)初始化。
圖5描述的是產(chǎn)生半芯片信號(hào)的計(jì)時(shí)電路。計(jì)時(shí)電路包括可以由蜂窩站調(diào)制器的所有發(fā)送加法器共享的三位計(jì)數(shù)器154。三位計(jì)數(shù)器每8個(gè)系統(tǒng)時(shí)鐘周期產(chǎn)生從TC輸出管腳的半芯片信號(hào)躍變。所示的SYCHRONIZER輸入信號(hào)使三位計(jì)數(shù)器的狀態(tài)由發(fā)送(TX)相位輸入轉(zhuǎn)為裝載(狀態(tài))，并與系統(tǒng)時(shí)間同步。三位計(jì)數(shù)器接收稱(chēng)作TX_PHASE_0、TX_PHASE_1和TX_PHASE_2的三位發(fā)送相位選擇信號(hào)。TX相位輸入描述的是特定的蜂窩站調(diào)制解調(diào)器是處在輸入疊加鏈中的何處(見(jiàn)圖3)。如上所述，因?yàn)檩敵鼍€(xiàn)需要8個(gè)時(shí)鐘周期來(lái)代表每一取樣，所以半芯片信號(hào)以八分之一時(shí)鐘周期速率發(fā)生。
如圖4所示，在并串行轉(zhuǎn)換器150處接收半芯片信號(hào)，并串行轉(zhuǎn)換器150接收本地?cái)?shù)據(jù)并一次讀出兩位。更具體地說(shuō)，并串行轉(zhuǎn)換器包括一個(gè)接收半芯片信號(hào)的多路復(fù)用器156和接收在圖4中標(biāo)識(shí)為alpha_I的數(shù)據(jù)流并一次對(duì)半芯片信號(hào)將數(shù)據(jù)流下移兩位的相關(guān)寄存器158、160、162。多路復(fù)用器156和相關(guān)的寄存器158采用9位寬的串行總線(xiàn)163對(duì)輸入數(shù)據(jù)進(jìn)行并串行轉(zhuǎn)換，從而產(chǎn)生PN-I偶數(shù)據(jù)位和奇數(shù)據(jù)位，奇、偶數(shù)據(jù)位放置分別在兩個(gè)輸出寄存器160和162處，用于其余的加法器電路。
圖3中描述的用于從(芯片外)加法器接收輸入數(shù)據(jù)的加法器輸入寄存器120以一對(duì)如圖4所示的外部輸入寄存器164、166形式實(shí)現(xiàn)，分別接收標(biāo)識(shí)為“IN_ALPHA_10”和“IN_ALPHA_11”的數(shù)據(jù)流，這兩個(gè)數(shù)據(jù)流表示先前為經(jīng)調(diào)制的PN-I數(shù)據(jù)的Alpha區(qū)段接收在偶位和奇位內(nèi)。輸入寄存器的其他結(jié)構(gòu)是本領(lǐng)域的技術(shù)人員所熟知的。圖3中所示用來(lái)提供輸出數(shù)據(jù)的加法器輸出寄存器122以如圖4所示一對(duì)輸出寄存器168、170形式實(shí)現(xiàn)。Alpha區(qū)段輸出數(shù)據(jù)標(biāo)識(shí)為“TX_A_I0”和“TX_A_I1”，并分別包含偶位和奇位。應(yīng)當(dāng)指出，輸入“IN”信號(hào)和輸出“TX”信號(hào)具有相同的格式，帶有從輸入寄存器164、166到輸出寄存器168、170的兩個(gè)時(shí)鐘延遲，而不管輸入數(shù)據(jù)是旁路的還是經(jīng)加和的。
輸入數(shù)據(jù)流“IN”和輸出數(shù)據(jù)流“TX”之間的關(guān)系如圖6所示，該圖是將系統(tǒng)時(shí)鐘信號(hào)300標(biāo)識(shí)為CHIPx16的數(shù)據(jù)計(jì)時(shí)圖。PN-I和PN-Q序列數(shù)據(jù)在圖中示出為一次接收兩位，在奇位和偶位之間分開(kāi)。例如，一個(gè)輸入信號(hào)流302標(biāo)識(shí)為“IN_s_I0”，以表示用于區(qū)段“s”信號(hào)的偶數(shù)PN-I輸入位，而另一個(gè)輸入信號(hào)流304標(biāo)識(shí)為“IN_s_Q1”，以表示用于區(qū)段“s”信號(hào)的奇數(shù)PN-Q輸入位。在較佳實(shí)施例中，例如，蜂窩劃分成三個(gè)區(qū)段，并且蜂窩站區(qū)段標(biāo)記為Alpha、Beta和Gamma。圖6示出的是每第8個(gè)CHIPx16時(shí)鐘脈沖，重復(fù)著接收數(shù)據(jù)(例如I0或I3或Q1)等等)的相關(guān)數(shù)據(jù)位位置。即，數(shù)據(jù)流具有8個(gè)CHIPx16時(shí)鐘周期的周期時(shí)間。圖6還示出較佳實(shí)施例的二時(shí)鐘延遲。
因此，加法器118在輸入寄存器160、162處從處理塊116(圖3)接收經(jīng)處理的本地?cái)?shù)據(jù)，并在外部數(shù)據(jù)輸入寄存器164、166處從另一調(diào)制器加法器接收輸入數(shù)據(jù)。兩個(gè)輸入流可以在8個(gè)時(shí)鐘周期上疊加起來(lái)，并在兩個(gè)輸出寄存器168、170處提供作為發(fā)送輸出數(shù)據(jù)。
如上所述，加法器118可以在三種模式中的一種模式下工作，即，旁路模式、本地模式或正常模式。在旁路模式下，外部、輸入數(shù)據(jù)不與經(jīng)處理的本地?cái)?shù)據(jù)疊加。相反，輸入數(shù)據(jù)直接通過(guò)加法器，由于加法器的輸入寄存器和輸出寄存器，只在數(shù)據(jù)流中出現(xiàn)延遲。在本地模式下，僅從經(jīng)處理的本地?cái)?shù)據(jù)輸入寄存器160、162接收輸出寄存器168、170處的數(shù)據(jù)。輸入數(shù)據(jù)寄存器164、166處的任何數(shù)據(jù)不與經(jīng)處理的本地信道數(shù)據(jù)疊加在一起。在正常模式下，輸出寄存器處的數(shù)據(jù)作為新調(diào)制的信道數(shù)據(jù)和在輸入寄存器處先前經(jīng)調(diào)制的信道數(shù)據(jù)而形成。標(biāo)識(shí)為“BYPASS MODE”的信號(hào)將調(diào)制器110置于旁路模式下，并且當(dāng)不處在旁路模式下時(shí)，標(biāo)識(shí)為“NORMAL_MODE”的信號(hào)控制將調(diào)制器從本地模式轉(zhuǎn)換成正常模式。
正常工作模式下兩個(gè)數(shù)據(jù)流的加和是由二位疊加器172提供的。如圖4所示，二位疊加器分別在標(biāo)記為A0和A1的輸入端子處從輸入寄存器160、162接收經(jīng)處理的本地偶位數(shù)據(jù)流和奇位數(shù)據(jù)流。疊加器分別在標(biāo)記為B0和B1的輸入端子處從外部輸入數(shù)據(jù)寄存器164、166接收先前經(jīng)調(diào)制的偶數(shù)據(jù)和奇數(shù)據(jù)。疊加器還從進(jìn)位寄存器210接收進(jìn)位輸入位“cin”。偶數(shù)據(jù)流和奇數(shù)據(jù)流疊加器輸出分別提供在標(biāo)記為Q0和Q1的輸出端子處。疊加器172的進(jìn)位輸出位標(biāo)記為“cout”。偶和奇疊加器輸出分別提供到輸出寄存器168、170。
本領(lǐng)域的技術(shù)人員將會(huì)理解，在上述實(shí)施例中，數(shù)據(jù)位需要兩個(gè)時(shí)鐘脈沖，用以數(shù)據(jù)位通過(guò)加法器118傳播，但是，正如本領(lǐng)域的技術(shù)人員所熟知的那樣，在其他的實(shí)施例中可以采用其他的傳播方式。另外，一個(gè)時(shí)鐘周期用來(lái)鎖存輸入數(shù)據(jù)，而另一個(gè)時(shí)鐘周期用來(lái)鎖存輸出數(shù)據(jù)。數(shù)據(jù)位將放置在輸入寄存器160、162、164、166，用于具有第一個(gè)時(shí)鐘脈沖的二位疊加器172，并且隨后將放置到具有第二個(gè)時(shí)鐘脈沖的輸出寄存器168、170。這描述在圖6所示的數(shù)據(jù)時(shí)序圖中，圖中，出現(xiàn)在一個(gè)CHIPx16脈沖處的給定輸入數(shù)據(jù)位(比如IN_s_I0數(shù)據(jù)流的位I0)好象是兩個(gè)CHIPx16時(shí)鐘脈沖以后的輸出數(shù)據(jù)位(比如TX_s_I0數(shù)據(jù)流的位I0)。
兩個(gè)數(shù)據(jù)流之和部分地受包含6位計(jì)數(shù)器176和一系列邏輯門(mén)的奇偶檢驗(yàn)塊174的控制。執(zhí)行奇偶時(shí)鐘功能的其他電路是人們所熟知的，并且可以包括用移位寄存器而不是計(jì)數(shù)器176的奇偶檢驗(yàn)塊174。奇偶檢驗(yàn)是用與先前經(jīng)外部調(diào)制的數(shù)據(jù)輸入寄存器164、166的輸出線(xiàn)連接在一起的“異或”門(mén)177來(lái)進(jìn)行的。特別是，6位計(jì)數(shù)器176對(duì)具有良好奇偶性的連續(xù)輸入信號(hào)的數(shù)量計(jì)數(shù)。當(dāng)由計(jì)數(shù)器接收半芯片信號(hào)時(shí)，對(duì)奇偶性進(jìn)行估算。如果6位計(jì)數(shù)器的計(jì)數(shù)小于63，則出現(xiàn)在6位計(jì)數(shù)器TC輸出端處的信號(hào)為低。圖中，該輸出信號(hào)稱(chēng)為“alpha_I_parity(奇偶性)_ok(良好)”，以表示某一高信號(hào)電平表示無(wú)奇偶差錯(cuò)。該奇偶性信號(hào)提供到信道微處理器114(圖3)，并且也提供到AND(與)門(mén)178的一個(gè)輸入端。AND門(mén)的另一輸入端是一個(gè)由“NO(無(wú))CROSS(交叉)CHECK(檢驗(yàn))”信號(hào)與“alpha_Q_parity_ok”信號(hào)的邏輯積接收的信號(hào)。
NO_CROSS_CHECK信號(hào)是一個(gè)從信道元素微處理器114接收的信號(hào)，如果不需要進(jìn)行I和Q信道奇偶數(shù)據(jù)的交叉檢驗(yàn)，則該信號(hào)設(shè)置為高。alpha_Q_parity_ok信號(hào)是對(duì)同一區(qū)段(Alpha)、Q信道數(shù)據(jù)流進(jìn)行處理的6位奇偶計(jì)數(shù)器(未圖示)的奇偶輸出信號(hào)。因此，Beta信道和Gamma信道區(qū)段加法器具有對(duì)奇偶性進(jìn)行交叉檢驗(yàn)的能力，所以，每一區(qū)段的I信道加法器接收Q信道加法器數(shù)據(jù)，而Q信道加法器接收I信道加法器數(shù)據(jù)。NO_CROSS_CHECK信號(hào)和alpha_Q_parity_ok信號(hào)通過(guò)一“或”門(mén)180發(fā)送，以產(chǎn)生用于“與”門(mén)178的邏輯積信號(hào)。
因此，如果NO_CROSS_CHECK信號(hào)為高(不需要進(jìn)行交叉檢驗(yàn))，或者如果alpha_Q_parity_ok信號(hào)為高(沒(méi)有反向信道奇偶差錯(cuò))，那么來(lái)自6位計(jì)數(shù)器176的無(wú)奇偶差錯(cuò)條件從奇偶交叉檢驗(yàn)“與”門(mén)178產(chǎn)生高電平輸出。如果二交叉檢驗(yàn)信號(hào)均為低，這意味著需要進(jìn)行交叉檢驗(yàn)并且反向信道具有奇偶差錯(cuò)，那么不管6位計(jì)數(shù)器276的輸出如何，奇偶交叉檢驗(yàn)“與”門(mén)178的輸出將為低。
在奇偶檢驗(yàn)塊174中，交叉檢驗(yàn)“與”門(mén)178的輸出接著提供作為通向“或”門(mén)180的一個(gè)輸入端，“或”門(mén)的另一個(gè)輸入端是NO_PARITY_CHECK信號(hào)。如果不需要對(duì)接收的外部輸入數(shù)據(jù)進(jìn)行奇偶性檢驗(yàn)，則NO_PARITY_CHECK信號(hào)變高。因此，如果二門(mén)輸入均為低，表示NO_PARITY_CHECK信號(hào)為低，并且都不需要進(jìn)行交叉檢驗(yàn)，反向信道奇偶性為差或者I信道奇偶性為差，那么“或”門(mén)的輸出將為低。接著，“或”門(mén)180的輸出和從信道元件微處理器接收的輸出NORMAL_MODE信號(hào)施加到正常模式加法控制“與”門(mén)182，以控制外部輸入數(shù)據(jù)的加和。
當(dāng)正常模式加和控制“與”門(mén)182的輸出為高時(shí)，外部輸入寄存器164、166的輸出通過(guò)外部輸入“與”門(mén)184、186施加到二位疊加器172的B0和B1輸入端。當(dāng)正常模式加和控制“與”門(mén)輸出為低時(shí)，輸入到二位疊加器的外部輸入數(shù)據(jù)截?cái)?，并禁止加和功能，而將加法器置于本地工作模式。所以，如果奇偶性差錯(cuò)出現(xiàn)在輸入外部輸入數(shù)據(jù)流上，加法器會(huì)自動(dòng)啟動(dòng)本地工作模式，并停止將外部輸入數(shù)據(jù)加到輸出數(shù)據(jù)流中。這樣，來(lái)自調(diào)制器加法器的在一連串串接和調(diào)制器中向上流動(dòng)所有數(shù)據(jù)將被廢棄。
因此，應(yīng)當(dāng)清楚，如果出現(xiàn)下述情況，則加和功能被禁止，(1)NORMAL_MODE信號(hào)為低，或者(2)NO_PARUTY_CHECK信號(hào)為低以及或者(a)alpha_I_parity_ok信號(hào)為低(奇偶差錯(cuò))，或者(b)NO_CROSS_CHECK信號(hào)為低，并且alpha_Q_parity_ok信號(hào)為低(反向信道奇偶性差錯(cuò))。
還應(yīng)當(dāng)注意，6位計(jì)數(shù)器176一種裝置，這種裝置如果出現(xiàn)63個(gè)連續(xù)數(shù)據(jù)輸入周期中沒(méi)有奇偶差錯(cuò)而檢測(cè)到一個(gè)奇偶差錯(cuò)以后，具有自動(dòng)恢復(fù)二位疊加器172的加和功能。即，在來(lái)自接收外部偶、奇數(shù)據(jù)位并產(chǎn)生奇數(shù)奇偶性的輸入數(shù)據(jù)“異或”門(mén)177的63個(gè)連續(xù)脈沖以后，6為計(jì)數(shù)器的輸出變高。所以，在出現(xiàn)63個(gè)時(shí)鐘周期而沒(méi)有離芯片數(shù)據(jù)輸入奇偶差錯(cuò)以后，6位計(jì)數(shù)器的輸出變高。
旁路模式不直接影響加和運(yùn)算，但選擇用作輸出寄存器168、170的數(shù)據(jù)，作為來(lái)自二位疊加器172的Q0和Q1輸出端或來(lái)自外部輸入寄存器164、166的輸入。外部輸入寄存器輸出的選擇出現(xiàn)在選擇旁路模式的時(shí)候，這出現(xiàn)在稱(chēng)作為“BY_MODE”的信號(hào)變高的時(shí)候。BY_MODE信號(hào)在一對(duì)輸出多路復(fù)用器190、192的“0”和“1”組輸入線(xiàn)之間進(jìn)行選擇，從輸出多路復(fù)用器190、192輸出寄存器168、170提供TX_ALPHA_I0和TX_ALPHA_I1數(shù)據(jù)。即，如果BYPASS_MODE信號(hào)設(shè)置在“0”，則輸出多路復(fù)用器從二位疊加器172的加和輸出端Q0和Q1選擇輸入數(shù)據(jù)。如果BYPASS_MODE信號(hào)設(shè)置在“1”，則輸出多路復(fù)用器從外部輸入數(shù)據(jù)寄存器164、166選擇輸入數(shù)據(jù)，以獲得ALPHA_I數(shù)據(jù)流。當(dāng)選擇旁路模式時(shí)，則如上所述，出現(xiàn)在輸出寄存器168、170處的數(shù)據(jù)將是外部輸入寄存器164、166處數(shù)據(jù)經(jīng)二時(shí)鐘脈沖延遲的復(fù)制。這樣，BYPASS_MODE信號(hào)選擇是否要旁路加法器處理。
旁路模式提供了一種使各加法器復(fù)位和旁路的方便的裝置。例如，一復(fù)位寄存器(未圖示)可以被設(shè)置成使得當(dāng)寄存值設(shè)置在高電平時(shí)，它產(chǎn)生用作BYPASS_MODE信號(hào)的高信號(hào)。例如，信道元件微處理器114可以控制復(fù)位寄存器的復(fù)位。例如，如果蜂窩站調(diào)制器110的結(jié)構(gòu)使得加法器的加和功能不被使用時(shí)，信道元件微處理器可以選擇旁路某一加法器。旁路模式特性提供了一種具有相當(dāng)高可靠性地使加法器旁路的裝置，因?yàn)楸仨毲‘?dāng)用于旁路模式使之恰當(dāng)工作的唯一硬件元件是BYPASS_MODE信號(hào)線(xiàn)、外部輸入寄存器、輸出寄存器和相關(guān)的多路復(fù)用器。與時(shí)序電路152相關(guān)的半_芯片信號(hào)還提供給加法器的各個(gè)其他邏輯元件，以確保寄存器值、數(shù)據(jù)指數(shù)等被恰當(dāng)?shù)貙?duì)每一新的數(shù)據(jù)取樣進(jìn)行初始化。因此，半芯片信號(hào)提供給外部輸入奇偶檢驗(yàn)“或”門(mén)194，從而對(duì)每一新的數(shù)據(jù)取樣設(shè)置來(lái)自奇偶“異或”門(mén)177的、保持在寄存器196中的奇偶計(jì)數(shù)。類(lèi)似地，半芯片信號(hào)提供給加和輸出奇偶產(chǎn)生“或”門(mén)198，從而對(duì)每一新的數(shù)據(jù)取樣設(shè)置來(lái)自奇偶“異或”門(mén)202的、保持在用于二位疊加器的寄存器200中的奇偶計(jì)數(shù)。半_芯片信號(hào)還提供給多路復(fù)用器204，該多路復(fù)用器從二位疊加器172的Q1輸出或者“異或”門(mén)206的輸出選擇數(shù)據(jù)，Q1輸出是與疊加器的Q0輸出和疊加器奇偶寄存器200的輸出一起提供的。
最后，在反相以后，半芯片信號(hào)還提供到進(jìn)位輸入“與”門(mén)208的輸入端。來(lái)自二位疊加器172的進(jìn)位輸出信號(hào)“cout”是輸入“與”門(mén)的另一輸入端，該“與”門(mén)的輸出提供到寄存器210，寄存器210接著將其輸出提供到二位疊加器的進(jìn)位輸入管腳“cin”。
如果需要，加法器118可以檢測(cè)二位疊加器172的溢出情況。溢出情況可以表示如故障數(shù)據(jù)、數(shù)據(jù)幀差錯(cuò)或斷線(xiàn)。圖7描述的是在加法器中是如何實(shí)施溢出檢測(cè)的。
圖7描述的是二位疊加器172的內(nèi)部結(jié)構(gòu)可以包括兩個(gè)一位疊加器402、404，二疊加器分別接收A0、B0偶數(shù)據(jù)位和A1、B1奇數(shù)據(jù)位。一位疊加器402、404分別產(chǎn)生Q0和Q1輸出位。來(lái)自偶疊加器402的進(jìn)位輸出信號(hào)cout0提供到奇疊加器的進(jìn)位輸入輸入端cin1。奇疊加器404的進(jìn)位輸出信號(hào)cout1是二位疊加器172的進(jìn)位輸出信號(hào)cout。圖7描述的是Q0輸出，和偶疊加器的輸出信號(hào)cout0提供到“異或”門(mén)406?！爱惢颉遍T(mén)輸出和半芯片信號(hào)提供到溢出“與”門(mén)408，以產(chǎn)生溢出信號(hào)。
溢出信號(hào)非常類(lèi)似于alpha_I_parity_ok信號(hào)，用來(lái)控制加法器的運(yùn)行，并(與“異或”門(mén)177的輸出一起)提供給6位計(jì)數(shù)器176的啟動(dòng)清除管腳。所以，如果溢出信號(hào)變高，則加法器自動(dòng)置于本地模式，并且其輸出從串聯(lián)連接的調(diào)制器鏈路中檢測(cè)出來(lái)。
用于數(shù)據(jù)流中的11位數(shù)據(jù)位和一奇偶位、較佳實(shí)施例中定義的數(shù)據(jù)結(jié)構(gòu)留下了4位峰值儲(chǔ)備。4位峰值儲(chǔ)備表示可以對(duì)多達(dá)16個(gè)經(jīng)調(diào)制的話(huà)音信號(hào)進(jìn)行加和，而不必?fù)?dān)心加和時(shí)的溢出。所以，圖1中的調(diào)制器結(jié)構(gòu)允許兩個(gè)調(diào)制器的輸出與硬線(xiàn)離散加法器和相關(guān)的電路連接起來(lái)，按照本發(fā)明的調(diào)制器在必須使用硬線(xiàn)離散加法器連接和相關(guān)控制電路之前，允許多達(dá)16個(gè)調(diào)制器連接在一起。連接數(shù)量的減少使得系統(tǒng)的空間需求減少，降低了成本并增加了可靠性。
所以，上述調(diào)制器處理器包括一集成加法器，該加法器接收本地?cái)?shù)據(jù)，還接收來(lái)自第二調(diào)制器的輸入數(shù)據(jù)。調(diào)制器可以將二數(shù)據(jù)流加和，并輸出其和。輸出數(shù)據(jù)可以提供給下一個(gè)調(diào)制器，用作加和，或者可以提供作為一系列調(diào)制器對(duì)發(fā)射功率放大器的最終輸出，用于在電信系統(tǒng)上傳播。輸入數(shù)據(jù)的奇偶檢驗(yàn)使得錯(cuò)誤數(shù)據(jù)可以被忽略，并防止差錯(cuò)的傳播。這樣，就減少了串聯(lián)連接調(diào)制器所必須的元件和硬線(xiàn)聯(lián)線(xiàn)的數(shù)量，從而使所需空間減小、成本降低，并增加了可靠性。
本發(fā)明是按照當(dāng)前較佳實(shí)施例來(lái)描述的，從而可以便于理解本發(fā)明。但是，還可以有許多蜂窩電話(huà)通信調(diào)制解調(diào)器和系統(tǒng)的結(jié)構(gòu)沒(méi)有一一描述，但本發(fā)明也可以采用這些結(jié)構(gòu)。所以，本發(fā)明不應(yīng)當(dāng)被視為僅僅限于這些特定的實(shí)施例，相反，，應(yīng)當(dāng)理解，就總體通信調(diào)制解調(diào)器而言，本發(fā)明具有較寬的應(yīng)用性。所以，落在后文權(quán)利要求范圍內(nèi)的所有的修正、變異或等效結(jié)構(gòu)都應(yīng)當(dāng)被視為是在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種用在擴(kuò)展譜電信系統(tǒng)中在該系統(tǒng)上產(chǎn)生后續(xù)傳播的信號(hào)的裝置，其特征在于，它包含第一組經(jīng)處理的數(shù)據(jù)；第一調(diào)制塊，用來(lái)響應(yīng)于第一組輸入數(shù)據(jù)產(chǎn)生第二組經(jīng)處理的數(shù)據(jù)；第一加法器，通過(guò)將所述第一組經(jīng)處理的數(shù)據(jù)與所述第二組經(jīng)處理的數(shù)據(jù)加和產(chǎn)生第三組經(jīng)處理的數(shù)據(jù)；第二調(diào)制塊，用來(lái)響應(yīng)于第二組輸入數(shù)據(jù)產(chǎn)生第四組經(jīng)處理的數(shù)據(jù)；第二加法器，通過(guò)將所述第三組經(jīng)求和的輸出數(shù)據(jù)與所述第四組經(jīng)處理的數(shù)據(jù)加和產(chǎn)生第五組經(jīng)求和輸出數(shù)據(jù)；控制器，用來(lái)控制所述第一加法器和所述第二加法器；以及發(fā)送器，用來(lái)響應(yīng)于所述第二組經(jīng)加和的輸出數(shù)據(jù)，產(chǎn)生傳播信號(hào)。
2.如權(quán)利要求1所述的裝置，其特征在于，所述擴(kuò)展譜電信系統(tǒng)包含一碼分多址系統(tǒng)，而調(diào)制塊包括一PN序列處理器和Walsh芯片處理器。
3.如權(quán)利要求1所述的裝置，其特征在于，所述第一和所述第二調(diào)制塊以及所述第一和所述第二加法器在單一的集成電路芯片內(nèi)實(shí)現(xiàn)。
4.如權(quán)利要求1所述的裝置，其特征在于，所述輸入數(shù)據(jù)包括奇偶數(shù)據(jù)。
5.如權(quán)利要求4所述的裝置，其特征在于，所述第一和所述第二加法器包括一奇偶檢驗(yàn)塊，它將奇偶數(shù)據(jù)加到本地?cái)?shù)據(jù)上，并且還包括確定輸入數(shù)據(jù)是否包括奇偶差錯(cuò)的計(jì)數(shù)器。
6.如權(quán)利要求5所述的裝置，其特征在于，如果輸入數(shù)據(jù)包括奇偶差錯(cuò)，第一加法器不將輸入數(shù)據(jù)加到所述第一組經(jīng)處理的本地?cái)?shù)據(jù)上。
7.如權(quán)利要求6所述的裝置，其特征在于，如果預(yù)定個(gè)數(shù)的順序數(shù)據(jù)輸入有奇偶差錯(cuò)，所述第一加法器將輸入數(shù)據(jù)設(shè)置為零。
8.如權(quán)利要求4所述的裝置，其特征在于，所述第一加法器接收使所述加法器在旁路模式、本地模式或正常模式下工作的控制信號(hào)，從而在旁路模式下，加法器使輸入數(shù)據(jù)延遲兩個(gè)時(shí)鐘脈沖，并隨后產(chǎn)生輸出數(shù)據(jù)，在本地模式下，第一加法器不將輸入數(shù)據(jù)加到本地?cái)?shù)據(jù)上，而在正常模式下，加法器把輸入數(shù)據(jù)加到本地?cái)?shù)據(jù)上并產(chǎn)生作為輸出數(shù)據(jù)的和。
9.如權(quán)利要求8所述的裝置，其特征在于，所述第一加法器對(duì)輸入數(shù)據(jù)進(jìn)行奇偶檢驗(yàn)，并且如果預(yù)定個(gè)數(shù)的順序數(shù)據(jù)輸入有奇偶差錯(cuò)時(shí)，廢棄輸入數(shù)據(jù)。
10.一種用于擴(kuò)展譜電信系統(tǒng)的調(diào)制解調(diào)器，用變換函數(shù)對(duì)包含多個(gè)呼叫信號(hào)的移動(dòng)信號(hào)進(jìn)行調(diào)制、產(chǎn)生編碼信號(hào)，并解調(diào)由至少一個(gè)電信系統(tǒng)的接收天線(xiàn)接收的編碼信號(hào)，其特征在于，所述調(diào)制解調(diào)器包含調(diào)制解調(diào)器，用來(lái)處理接收的信號(hào)取樣值；調(diào)制器包含接收本地?cái)?shù)據(jù)并對(duì)其進(jìn)行調(diào)制從而產(chǎn)生經(jīng)處理的本地?cái)?shù)據(jù)的調(diào)制塊，從不同的調(diào)制器接收外部輸入數(shù)據(jù)的輸入塊，將來(lái)自不同的調(diào)制器的外部輸入數(shù)據(jù)與本地?cái)?shù)據(jù)加和并產(chǎn)生加和輸出數(shù)據(jù)的加法器，以及接收加和輸出數(shù)據(jù)的輸出塊；以及控制解調(diào)器和調(diào)制器以進(jìn)行其各種處理的控制器。
11.如權(quán)利要求10所述的調(diào)制解調(diào)器，其特征在于，所述系統(tǒng)包含擴(kuò)展譜碼分多址系統(tǒng)，并且調(diào)制塊包括一PN序列處理器和Walsh芯片處理器。
12.如權(quán)利要求10所述的調(diào)制解調(diào)器，其特征在于，所述調(diào)制器和加法器在單個(gè)集成電路芯片內(nèi)實(shí)現(xiàn)。
13.如權(quán)利要求10所述的調(diào)制解調(diào)器，其特征在于，所述輸入數(shù)據(jù)包括奇偶數(shù)據(jù)，而所述加法器包括將奇偶數(shù)據(jù)加到本地?cái)?shù)據(jù)上的奇偶檢驗(yàn)塊，并且還包括確定輸入數(shù)據(jù)是否包括奇偶差錯(cuò)的計(jì)數(shù)器。
14.如權(quán)利要求13所述的調(diào)制解調(diào)器，其特征在于，所述加法器接收使所述加法器在旁路模式、本地模式或正常模式下運(yùn)算的控制信號(hào)，從而在旁路模式下，加法器將輸入數(shù)據(jù)放置在輸出塊處，在本地模式下，加法器不將輸入塊上的數(shù)據(jù)加到輸入數(shù)據(jù)上，而在正常模式下，如果預(yù)定個(gè)數(shù)的順序輸入數(shù)據(jù)輸入有奇偶差錯(cuò)時(shí)，加法器對(duì)輸入塊上的數(shù)據(jù)進(jìn)行奇偶檢驗(yàn)，并斷開(kāi)所述數(shù)據(jù)，否則將輸入數(shù)據(jù)加到本地?cái)?shù)據(jù)上，并將其提供至輸出塊。
15.一種對(duì)來(lái)自擴(kuò)展譜電信系統(tǒng)中多個(gè)用戶(hù)的信道數(shù)據(jù)進(jìn)行加和的方法，其特征在于，所述方法包含下述步驟從所述電信系統(tǒng)的第一用戶(hù)接收數(shù)據(jù)字，并處理所述數(shù)據(jù)以產(chǎn)生第一組經(jīng)處理的數(shù)據(jù)；從第二用戶(hù)接收第二組經(jīng)處理的數(shù)據(jù)；將所述第一組經(jīng)處理的數(shù)據(jù)與所述第二組經(jīng)處理的數(shù)據(jù)加和，以產(chǎn)生經(jīng)加和的輸出數(shù)據(jù)；以及將經(jīng)加和的數(shù)據(jù)提供給一輸出塊。
16.如權(quán)利要求15所述的方法，其特征在于，所述接收輸入數(shù)據(jù)的步驟包括產(chǎn)生具有輸入數(shù)據(jù)的奇偶信息。
17.如權(quán)利要求16所述的方法，其特征在于，將經(jīng)加和的輸出數(shù)據(jù)提供給一輸出塊的步驟包括下述步驟確定輸入數(shù)據(jù)是否包含奇偶差錯(cuò)；如果包含奇偶差錯(cuò)，則廢棄輸入數(shù)據(jù)。
18.如權(quán)利要求17所述的方法，其特征在于，廢棄所述數(shù)據(jù)的步驟包含這樣的步驟，即，如果預(yù)定個(gè)數(shù)的輸入數(shù)據(jù)值有奇偶差錯(cuò)，則將輸入數(shù)據(jù)設(shè)置為零。
19.如權(quán)利要求16所述的方法，其特征在于，接收并處理數(shù)據(jù)的步驟還包含將一偽噪聲序列和Walsh編碼函數(shù)施加到所述數(shù)據(jù)上。
全文摘要
一種用于擴(kuò)展譜通信系統(tǒng)的調(diào)制器(109)，它不僅接收本地?cái)?shù)據(jù)(112)并對(duì)其進(jìn)行處理，而且還從一個(gè)或多個(gè)其他的調(diào)制器(124)接收輸入數(shù)據(jù)、將輸入數(shù)據(jù)與本地?cái)?shù)據(jù)疊加并提供其和作為用于后續(xù)調(diào)制器的數(shù)據(jù)或用于發(fā)送功率放大器(126)的最終輸出。調(diào)制器包括輸入塊(120)和輸出塊(122)，并且視控制數(shù)據(jù)信號(hào)(190)而定，輸入數(shù)據(jù)將在提供給輸出塊(122)之前，與調(diào)制器內(nèi)部產(chǎn)生的本地?cái)?shù)據(jù)疊加。輸出數(shù)據(jù)可以包括奇偶數(shù)據(jù)。奇偶數(shù)據(jù)可以用來(lái)檢驗(yàn)故障，故障可以是由差錯(cuò)連接或斷線(xiàn)而引起的。如果檢測(cè)到差錯(cuò)，那么發(fā)送調(diào)制器(127)的加和功能可以自動(dòng)中斷。
文檔編號(hào)H04B7/005GK1165599SQ95195940
公開(kāi)日1997年11月19日 申請(qǐng)日期1995年9月29日 優(yōu)先權(quán)日1994年9月30日
發(fā)明者杰弗里·A·萊文, 肯尼斯·D·伊斯頓, 于爾格·欣德玲, 邁克爾·P·布羅克, 小林賽·A·韋弗 申請(qǐng)人:夸爾柯姆股份有限公司