專利名稱：一種共享存儲式atm交換網(wǎng)絡的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及異步轉(zhuǎn)移模式交換技術(shù)，更具體地涉及一種共享存儲式ATM交換網(wǎng)絡。
共享存儲式ATM交換網(wǎng)絡是一種所有輸出端口共享主存儲體的交換網(wǎng)絡。其所有輸入信元被時分復接，在信元頭的路由標簽(Tag)信息控制下，從空閑地址存儲器讀出地址將信元存入主存儲體，并將該地址存入對應的輸出端口隊列寄存器。各信元輸出隊列寄存器共享一個空閑地址存儲器，而該存儲器的每個存儲單元中存放的地址可動態(tài)地分配給每一個輸出端口隊列寄存器，每一輸出隊列地址指針的長度，上限可與空閑地址存儲器的長度相等。
由此可見共享存儲式ATM交換網(wǎng)絡具有節(jié)省存儲空間的優(yōu)點；又因從共享存儲體的輸入、輸出數(shù)據(jù)線看，這種共享方式又是時分共享總線方式，具有輸入輸出口與存儲體的連線少的特點，從實質(zhì)上講是輸出排隊方式，具有輸出排隊交換方式的所有特點。由于此方式便于實現(xiàn)優(yōu)先級控制，硬件規(guī)模比其它方式要小，所以動態(tài)共享存儲器技術(shù)格外受到人們的青睞，但也存在如下所述問題。
圖1示出了傳統(tǒng)的共享存儲式ATM交換網(wǎng)絡的原理，由該圖可見，從所有入口輸入的信元CI，經(jīng)信元流變換器(S/P)101寫入主存儲器(又稱共享緩沖存儲器SBM)102，主存儲器102的對應寫地址WA是從空閑地址存儲器103中讀取，空閑地址存儲器的輸出由信元頭識別單元107分檢出的路由標簽RA控制，并將空閑地址存儲器103的輸出寫入對應的輸出端口地址寄存器104的相應隊列OAi(i＝1…N的整數(shù))中。下一個到達信元的處理，同上述方法進行。
信元從各輸出端口輸出前，先經(jīng)讀控電路105從輸出端口地址隊列寄存器104中讀出一個地址，作為主存儲器102的讀出地址RB，讀取主存儲器102所存的相應信元，并經(jīng)對應的信元流反變換器(P/S)106輸出信元CO，并將該地址交回空閑地址存儲器103中。
由上述工作過程可知，輸出端口地址隊列寄存器104的地址鏈是讀取主存儲器102中該端口輸出信元的地址，并要將這些地址交回空閑地址存儲器103。各輸出端口地址隊列寄存器104中的地址鏈若在讀、寫和傳輸過程中受到干擾，無論在那個環(huán)節(jié)出錯，都會引起輸出隊列地址鏈的紊亂，使信元不能輸出到正確端口，并使空閑地址存儲器103中的地址鏈紊亂，例如交回空閑地址存儲器中有相同的地址，或缺少一些地址。這種相同地址使一個輸出端口地址隊列的輸出地址鏈切入到別的輸出端口地址隊列的地址鏈或者切入已從主存儲器102中讀出的信元地址上，并指向這些地址相應的信元，造成它們的誤讀出。這些相同地址不只一次地交回空閑地址存儲器103中。在這個地址鏈的集合中有重地址，就有被丟失的地址，而地址一旦丟失就無法恢復，減少了可用的地址資源。隨著時間的積累，錯、丟、重地址越積越多，最終導致交換不正常，系統(tǒng)無法正常工作，不得不重新啟動系統(tǒng)。
為了解決上述問題，通常用冗余糾錯、檢錯、比較、備份等方法來提高系統(tǒng)可靠性，但這類方法本身仍有可能使地址鏈出錯，如出錯位較多時，就無法完全糾正。久而久之，還會出現(xiàn)上述問題，最終使系統(tǒng)不能正常工作。
因此，本發(fā)明的目的即為提供一種使出錯的地址鏈具有自恢復能力的共享存儲式ATM交換網(wǎng)絡。
為達此目的，本發(fā)明的共享存儲器ATM交換網(wǎng)絡除包括信元流變換器(S/P)、信元頭識別器、空閑地址存儲器、主存儲器、輸出端口地址隊列寄存器外，還包括現(xiàn)有技術(shù)中所沒有的，連接在空閑地址存儲器和輸出端口地址隊列寄存器之間的標注寄存器，控制邏輯電路和判別寄存器、地址產(chǎn)生器，以實現(xiàn)地址鏈出錯后的自恢復功能。
如圖2所示，所述標注寄存器210長度與空閑地址存儲器203長度相等，初始狀態(tài)為0，通過所述空閑地址存儲器203讀出的地址，作為標注寄存器210的寫地址，將標注寄存器210對應單元寫1。標注寄存器210沒有訪問過的單元仍為0。當來自輸出端口地址隊列存儲器204的讀出，作為標注寄存器210的讀地址，并進行讀操作。根據(jù)讀出標注寄存器210對應單元的值，來判斷將交回空閑地址存儲器203的地址的正確性，例如在正確情況下，所讀標注寄存器210的各單元值應為1，若有讀出值為0，則表明從輸出端口地址隊列存儲器204的輸出地址有錯，經(jīng)過所述邏輯電路，禁止將該地址交回所述空閑地址存儲器203。當讀標注寄存器210的單元值為1時，才將對應地址交回空閑地址存儲器203，并把該標注寄存器單元清零。從而保證了沒有重復地址出現(xiàn)。
所述判別寄存器205長度與空閑地址存儲器203長度相等，初始狀態(tài)為0，通過所述空閑地址存儲器203讀出的地址，作為判別寄存器205的寫地址，給判別寄存器205對應單元寫1，判別寄存器205沒有被訪問過的單元仍為0。當空閑地址存儲器203，工作一個循環(huán)后，表明空閑地址存儲器203中的所有地址均對判別寄存器205進行了寫操作。正常情況下，判別寄存器205各單元值應為1。在邏輯電路控制下，啟動地址產(chǎn)生器208，其輸出的地址對判別寄存器205進行讀出，當讀到判別寄存器205某單元值為0時，表明該單元對應的地址已經(jīng)丟掉，經(jīng)邏輯電路控制，把該地址補寫入空閑地址存儲器203中。地址產(chǎn)生器208完成一個循環(huán)后，對判別寄存器205清零。關(guān)閉地址產(chǎn)生器208。如此循環(huán)工作。
圖2是本發(fā)明共享存儲器ATM交換網(wǎng)絡的一個實施例的原理圖。圖中信元頭識別器207，提取路由標志，產(chǎn)生讀信號RA去讀空閑地址存儲器203，其輸出地址是RDA，在主存儲器202的寫信號控制下，RDA作為主存儲器202的信元寫入地址，把輸入信元CI寫入主存儲器202。根據(jù)信元頭的路由信息，對輸出端口地址隊列寫信號Wi(i＝1～N)進行控制，把空閑地址存儲器203的輸出RDA寫入對應輸出端口地址隊列存儲器204 OAi(i＝1～N)中。RDA同時作為標注寄存器210的寫地址WDS，在標注寄存器210寫信號WS控制下，在對應單元地址里寫數(shù)據(jù)1；RDA作為判別寄存器205的寫地址WDG，在判別寄存器205寫信號WG的控制下，在對應單元地址里寫數(shù)據(jù)1。
設輸出端口地址隊列存儲器204(OAi)讀出一組地址OAAi作為主存儲器202的讀地址，在主存儲器202的讀信號控制下，把信元從對應地址單元中讀出，并輸出到指定輸出端口。該OAAi同時作為標注寄存器210的讀地址RDS，讀出該地址單元的內(nèi)容DSO，若DSO＝1說明該地址正確，由控制邏輯電路206接通交回的地址BA作為正確地址WDA交回到空閑地址存儲器203中，并把標注寄存器210的該單元清零。若標注寄存器210讀出的內(nèi)容DSO＝0，說明該地址原來沒有訪問過標注寄存器210，或已經(jīng)交回到空閑地址存儲器203中，故DSO控制所述邏輯電路206禁止把地址BA交回給空閑地址存儲器203。從而保證了空閑地址存儲器203中沒有重地址。既使空閑地址存儲器203中有重復地址，經(jīng)過標注寄存器210上述過程，可以消除掉空閑地址存儲器203中的重復地址。
系統(tǒng)開始運行時，對判別寄存器205清0，空閑地址存儲器203地址單元1至M被使用一次或幾次循環(huán)后，由于RDA是空閑地址存儲器203的輸出，同時作為判別寄存器205的寫地址WDG，當空閑地址存儲器203的地址完全正確情況下，判別寄存器205中所有單元內(nèi)容應該寫為1，當啟動1至M地址產(chǎn)生器208，將其輸出作為判別寄存器205的讀地址RDG，進行1至M各單元讀出時，若單元內(nèi)容DGO＝1表示正確。此時DGO控制邏輯電路206禁止所述讀地址RDG(即NA)進行補回操作。若DGO＝0，則表明DGO＝0的該單元對應的地址在空閑地址存儲器203中已經(jīng)丟失，此時由DGO控制邏輯電路206接通所述讀地址RDG即NA，此時NA就是地址WDA，作為正確地址補回到(即寫入)空閑地址存儲器203中。當1至M個單元都讀完后，對判別寄存器205進行清零，并關(guān)閉1至M地址產(chǎn)生器208。
本例中，信元輸入/輸出端口數(shù)N為大于1的整數(shù)，各存儲器長度M為大于1的整數(shù)，所述輸出端口地址隊列存儲器204可為具有優(yōu)先級別的隊列和其他用途的多隊列組合。
由上所述可知，標注寄存器210完成重復地址刪除功能，判別寄存器205和地址產(chǎn)生器208共同完成丟失地址補寫功能。
因此，本發(fā)明共享存儲器ATM交換網(wǎng)絡的優(yōu)點是空閑地址隊列存儲器中的地址出錯后，能及時修正，自動恢復，從而確保了系統(tǒng)的可靠性。
現(xiàn)結(jié)合


本發(fā)明的實施例圖1是現(xiàn)有共享存儲式ATM交換網(wǎng)絡的原理圖；圖2是本發(fā)明具有地址鏈自恢復能力的共享存儲器ATM交換網(wǎng)絡的原理圖；
圖3是圖2所示本發(fā)明交換網(wǎng)絡的標注寄存器及其控制邏輯電路的一個實施例的說明圖；圖4是圖2所示本發(fā)明交換網(wǎng)絡的判別寄存器及其控制邏輯電路的一個實施例的說明圖；圖5是圖2所示本發(fā)明的交換網(wǎng)絡的中的1-M地址產(chǎn)生器的一個實施例的電路圖；圖6是一種實現(xiàn)本發(fā)明方法；如圖3說明圖2中的標注寄存器210及其控制邏輯的原理圖，該寄存器有M個單元，每單元為1位的雙端口隨機存取存儲器RAM，其初始狀態(tài)為0。來自空閑地址存儲器203的輸出，作為標注寄存器210的寫地址WDS，在左寫控WS的控制下，把左寫數(shù)據(jù)1寫入標注寄存器210對應的單元中，來自輸出端口地址隊列存儲器204的輸出，作為讀地址RDS，讀標注寄存器210對應的單元，若值為1時，則表示此對應的地址使用過，在右讀控信號RS的有效控制下，三態(tài)門T302輸出讀數(shù)據(jù)1，打開與門T303，把該地址交回空閑地址存儲器203中。右讀完成后，接著是右寫控WR起作用，并控制三態(tài)門T301打開，T302關(guān)閉，三態(tài)門T301的0連接到標注寄存器210的數(shù)據(jù)線DR上，標注寄存器210RDS地址沒變，在寫信號WR控制下，把標注寄存器210對應單元值1改寫為0，表示此地址已交回了空閑地址存儲器203中。若來自輸出端口地址隊列存儲器204的讀地址從標注寄存器210對應的單元讀出的值為0，則表明該地址不能交回空閑地址存儲器203，三態(tài)門T302輸出0，去關(guān)閉與門T303，從而刪除該地址。
圖4是說明圖2中的判別寄存器205及其控制邏輯的一個實施例的原理圖。判別寄存器205為M個單元1位的雙端口RAM，初始狀態(tài)為0。來自空閑地址存儲器203的讀出、作為判別寄存器的寫地址，在左寫控WG的控制下，把左寫數(shù)據(jù)1寫入判別寄存器205對應的單元中。從空閑地址存儲器203讀出來的地址，均作為判別寄存器205的寫地址，使判別寄存器205對應的單元為1。在工作一段時間后，即空閑地址存儲器203中的地址都用過一次后，判別寄存器中的值0的對應單元，表示空閑地址存儲器203中丟失了此地址。在右讀信號RG控制下，啟動1-M地址產(chǎn)生器208，其輸出作為判別寄存器205的右讀地址RDG。當讀到判別寄存器205的值為1時，即判別寄存器205的右數(shù)據(jù)線DAR為1，經(jīng)非門T401后輸出為0，關(guān)閉與門T402，使地址產(chǎn)生器208的輸出地址不補回空閑存儲器203。當讀到判別寄存器205的值為0時，即判別寄存器205的右數(shù)據(jù)線DAR為0，經(jīng)非門T401，打開與門T402，使地址產(chǎn)生器208的輸出地址補寫到空閑存儲器203中。讀完第M單元后，把判別寄存器205清零，并關(guān)閉1-M地址產(chǎn)生器208。
圖5是1-M地址產(chǎn)生器208的邏輯圖，該1-M地址產(chǎn)生器由M個單元和log2M位按序?qū)懞昧说腞OM構(gòu)成。在讀信號ARC作用下，其讀出作為判別寄存器205的右讀地址RDG和補寫空閑地址存儲器203的地址NA。
權(quán)利要求
1.一種共享存儲式ATM交換網(wǎng)絡，該網(wǎng)絡包括用于存儲信元的主存儲器(102，202)，各信元輸出隊列所共享的空閑地址存儲器(103，203)和輸出端口地址隊列寄存器(104，204)其特征在于；還包括連接在所述空閑地址存儲器(203)和輸出端口地址隊列寄存器(204)之間的標注寄存器(210)控制邏輯電路(206)，和判別寄存器(205)和地址產(chǎn)生裝置(208)以實現(xiàn)不斷發(fā)現(xiàn)和糾正出錯地址鏈的自恢復功能。
2.如權(quán)利要求1所述的ATM交換網(wǎng)絡，其特征在于所述標注寄存器(210)用于將所述輸出端口地址隊列寄存器(204)的讀地址(RDS)同所述空閑地址存儲器輸出的寫地址(WDS)進行比較以通過所述控制邏輯電路(206)發(fā)現(xiàn)和刪除因出錯引起的重地址；所述判別寄存器(205)用于將所述空閑地址存儲器(203)輸出的寫地址(WDG)同所述地址產(chǎn)生器(208)輸出的讀地址(RDG)進行比較，以通過所述控制邏輯電路(206)進行允許/禁止讀地址的補回操作。
3.如權(quán)利要求2所述的ATM交換網(wǎng)絡，其特征在于所述控制邏輯電路(206)在所述標注寄存器(210)以所述讀地址(RDS)讀出的地址單元內(nèi)容(DSO)為表明該地址正確的第一狀態(tài)(1)時，將交回地址(BA)接通至所述空閑地址存儲器(203)并將所述標注寄存器(210)的該單元清零；反之，當所述讀出地址單元內(nèi)容(DSO)為第二狀態(tài)(0)時，則禁止將交回地址(BA)寫入所述空閑地址存儲器(203)。
4.如權(quán)利要求2所述的ATM交換網(wǎng)絡，其特征在于所述控制邏輯電路(206)在所述判別寄存器(205)以所述讀地址(RDG)讀出的單元內(nèi)容(DGO)為第一狀態(tài)(1)時，禁止所述讀地址(RDG)進行補回地址(NA)操作，而當所述判別寄存器(205)讀出的單元地址內(nèi)容(DGO0)為第二狀態(tài)(0)時，接通所述讀地址(RDG)以便將補回地址(NA)寫入所述空閑地址存儲器(203)中。
5.如1-3任一權(quán)利要求所述的ATM交換網(wǎng)絡，其特征在于所述控制邏輯電路(206)包括連接到所述標注寄存器(210)的第一三態(tài)門(T301)和第二三態(tài)門(T302)和連接到所述輸出端口隊列地址存儲器(204)和空閑地址存儲器(203)的一個與門(T303)。
6.如1，2或4任一權(quán)利要求所述的ATM交換網(wǎng)絡，其特征在于所述控制邏輯電路(206)包括與所述判別寄存器(205)和所述地址產(chǎn)生器(208)相連的一個非門(T401)和一個與門(T402)。
7.如權(quán)利要求5所述的ATM交換網(wǎng)絡，其特征在于所述控制邏輯電路(206)還包括與所述判別寄存器(205)和所述地址產(chǎn)生器(208)相連的一個非門(T401)和一個與門(T402)。
8.如權(quán)利要求5的所述ATM交換網(wǎng)絡，其特征在于所述標注寄存器(210)為M個單元1位的雙端口隨機存取存儲器，當其所述讀地址單元值為所述第一/第二狀態(tài)時，所述第二三態(tài)門(T302)輸出所述第一/第二狀態(tài)讀數(shù)據(jù)，打開/關(guān)閉所述與門(T303)以允許/禁止將地址交回所述空閑地址存儲器(203)。
9.如權(quán)利要求6所述的ATM交換網(wǎng)絡，其特征在于所述判別寄存器(205)為M個單元1位的雙端口隨機存取存儲器，當其所述讀出內(nèi)容為第一狀態(tài)/第二狀態(tài)時，令其數(shù)據(jù)線(DAR)經(jīng)所述非門(T401)關(guān)閉/打開所述與門(T402)不進行/進行補回地址(NA)的操作。
10.如權(quán)利要求6或9所述的ATM交換網(wǎng)絡，其特征在于所述地址產(chǎn)生器(208)由M(＞1的整數(shù))個單元，log2M位按序?qū)懞玫闹蛔x存儲器構(gòu)成。
11.一種共享式存儲式ATM交換網(wǎng)絡對出錯地址鏈的自恢復方法，該交換網(wǎng)絡包括有1-M單元的空閑地址存儲器，與該空閑地址存儲器等長的輸出端口地址隊列存儲器，有1-M單元的標注裝置、判別裝置及地址產(chǎn)生器，并設空閑地址存儲器讀信號計數(shù)值為P，和設地址產(chǎn)生器讀信號計數(shù)值為B，設判別裝置讀出值為A，標注裝置的讀出值為C，該方法包括以下步驟(1)給上述諸裝置初始化，即置于原始狀態(tài)；(2)對空閑地址存儲器讀信號計數(shù)，每讀一次P＝P＋1；(3)分別對標注裝置，判別裝置寫1；另外，讀出輸出端口地址隊列存儲器地址輸出，作為標注裝置的讀地址，讀出標注裝置的該單元值C，若C為1，則將該地址交回空閑地址存儲器，且把該單元清0；若C為0，則禁止該地址交回空閑地址存儲器，(4)判斷是否P≥KM，其中K是≥1的整數(shù)，若判斷結(jié)果為“否”，則重復步驟(2)-(4)，若判斷結(jié)果為“是”，則啟動地址產(chǎn)生由并對地址產(chǎn)生器讀信號計數(shù)值+1，并讀A值，進行以下操作；(5)判別是否B＞M，若是，則對判別裝置置0，和令P＝0，B＝0，并返回步驟(2)；若判斷為“否”，則再判斷是否A＝0，若是，則將判別裝置的讀單元地址補回到空閑地址存儲器后返回執(zhí)行步驟(4)中判斷結(jié)果為“是”后的操作；若A≠0，則直接返回執(zhí)行步驟(4)中判斷結(jié)果為“是”后的操作。
全文摘要
一種電腦話務員裝置及其脈沖收號方法，該裝置增設了通用單片機及數(shù)據(jù)和程序存儲器，用一實現(xiàn)脈沖收號的能量幀檢測法。該方法包括檢測能量點，計算1秒內(nèi)的能量點平均值作為零有量值，以及識別脈沖號碼的步驟，因該方法抑制了線路及主叫環(huán)境噪聲影響，故大大提高了脈沖吸號準確率，還由于算法簡單，使一個DSP可同時處理8路脈沖號碼，提高了設備利用率。
文檔編號H04L12/56GK1151641SQ9611912
公開日1997年6月11日 申請日期1996年8月2日 優(yōu)先權(quán)日1996年8月2日
發(fā)明者周代琪 申請人:深圳市華為技術(shù)有限公司