專利名稱：同步裝置的制作方法
技術領域：
本發(fā)明涉及用于數字通信的同步裝置。
通常在這類同步裝置中，對于從包含在接收信號中的已知的符號形成的已知模式與屬于接收機的已知模式的相關數值進行計算，并在所計算的相關數值變得大于預定的閾值時確定已知的模式已經被檢測到(例如在JP-A-7-250120中所透露的那樣)。
如

圖1所示，這種同步裝置包括第一和第二模數轉換器101和102，由接收信號的同步檢測器所獲得的接收信號的同相成分I-ch和正交成分Q-ch分別向這兩個轉換器輸入；一個相關電路103，第一和第二A/D轉換器101和102的輸出信號向該相關電路輸入；以及一個接收定時檢測電路108，相關電路103的輸出信號向該檢測電路輸入。這里，相關電路103包含一個用于存儲具有從第一和第二A/D轉換器101和102輸入的已知模式的接收信號的M段同相成分I-ch和正交成分Q-ch；第一存儲器104的兩個輸出信號向其輸入的相關器105；其中存儲屬于接收器的已知模式的的同相成分和正交成分一個第二存儲器106；以及相關器105的兩個輸出信號向其輸入的功率檢測電路107。而且，接收定時檢測電路108包括其中存儲預定閾值的一個存儲器110，以及一個比較器109，用于對相關電路103的輸出信號和存儲在存儲器110中的閾值彼此進行比較。
在該同步裝置中，由接收信號的同步檢測所獲得的接收信號的同相成分I-ch和正交成分Q-ch由第一和第二A/D轉換器101和102量化，并然后存儲在相關器電路103的第一存儲器104中。在第一存儲器104中，具有已知模式的接收信號的M段同相成分I-ch和正交成分Q-ch能夠被存儲是通過這樣的事實，即最先存儲的接收信號的同相成分I-ch和正交成分Q-ch是由新輸入的接收信號的同相成分I-ch和正交成分Q-ch作上標的。
在相關電路103的相關器105中，兩個相關數值combI和combQ，是使用從第一存儲器104輸出的接收信號的同相成分I-ch和正交成分Q-ch，以及從第二存儲器106輸出的已知模式的同相成分和正交成分，由以下表達式計算的。combI=Re[Σi=1Msw(i)×r(i)*]]]>=Σi=1M{swI(i)×rI(i)+swQ(i)×rI(]]>combQ=Im[Σi=1Msw(i)×r(i)*]]]>=Σi=1M{-swQ(i)×rQ(i)+swI(i)×rQ]]>在相關器105中計算的兩個相關數值combI和combQ在功率檢測電路107中通過根據以下表達式的處理而轉換為一個相關數值(功率)comb。
comb＝combI2＋combQ2(3)此外，在上述表達式(1)到(3)中，下標字母I和Q分別表示同相成分和正交成分。而且，上述表達式(1)到(3)中所示的各個處理過程可簡單地借助于諸如DSP單處理器的軟件而實現。
在相關電路103中所獲得的相關數值與已經存儲在第三存儲器110中的閾值在接收定時檢測電路108的比較器109中進行比較。當由相關電路103所獲得的相關數值大于這一閾值時，確定已經接收到已知的符號。
此外，相關數值有時就接收的信號的功率被規(guī)范化，以便通過衰減而抑制相關數值功率的變化，但是這里示出的是不進行規(guī)范化的情形的結構。
然而，在如同上述的同步裝置中，存在著如下的那些問題。
(1)一般，當在傳輸中進行包含已知符號串的傳輸時，當獲得了這一已知符號串和屬于一接收器的已知符號串之間的相關時，相關數值表示發(fā)送器在一種理想狀態(tài)下發(fā)送已知符號串時的最大值。然而，即使當從相關數值簡單地大于一定的數值或者從相關數值的峰值這樣的一個事實而檢測到最優(yōu)定時的時候，當存在由建筑物或者山峰反射之后而被接收的接收波(以下稱為“滯后波”)時，則同步裝置不一定能夠平穩(wěn)地操作。
即，例如當這種滯后波存在時相關數值示于圖2A到2D。當只有所需要接收的波(以下稱為“先行波”或者“所需要的波”)存在時，能夠獲得如圖2A所示與先行波精確吻合的定時。而且，當只有滯后波存在時，能夠獲得如圖2B所示與滯后波精確吻合的定時。然而，當先行波與滯后波反相并彼此疊加時，則相關數值變小。因而，如圖2C所示，當使得閾值稍微變得較大時，先行波的定時與滯后波的定時都變得不再能夠被檢測到。另一方面，當先行波與滯后波為同相并彼此疊加時，相關數值在先行波接收時間和滯后波接收時間處都能夠被檢測到。因而，如圖2D所示，滯后波的定時只有通過與閾值的比較才能檢測到。
(2)接收定時檢測的精確性并不是那么高的。即接收定時的檢測精確性依賴于A/D轉換器的采樣速度，并且當發(fā)送器與接收器之間的滯后達到T/2(T采樣時間區(qū)間)時，則檢測精確性被檢測為定時滯后。當采樣時間區(qū)間很大時，定時滯后變大，并且接收性能惡化。而且，當即使在采樣時間區(qū)間不那么大的情形下而發(fā)送器與接收器之間的頻差小時，也要用一定的時間才能檢測到時間滯后，并且接收性能已經惡化到一定程度這種狀態(tài)要持續(xù)很長時間。
本發(fā)明的一個目的是要提供一種同步裝置，該裝置即使就以上條款(1)所述的問題來看，在先行波和滯后波同時存在時也能夠檢測先行波的接收時間。
本發(fā)明的另一個目的是要提供一種同步裝置，該裝置就以上條款(2)所述的問題而言能夠以高的精確度檢測接收定時。
本發(fā)明的第一同步裝置是用于對包含在一個接收信號中的一個第一已知模和一個第二已知模式之間進行相關處理，以便檢測接收的信號接收定時的一個同步裝置，它包括用于計算第一已知模式和第二已知模式之間的相關數值的相關數值計算裝置；接收定時檢測裝置；以及用于向相關裝置和接收定時檢測裝置發(fā)送接收時間的接收窗口控制裝置；其中相關數值計算裝置計算在每一接收時間處的相關數值；以及接收定時檢測裝置比較所計算的相關數值與預定的閾值，當計算的相關數值變得大于閾值時確定接收時間為所接收的信號的接收定時，在確定之后暫停相關數值與閾值之間的比較，并保持所確定的接收時間作為接收定時。
第二同步裝置是上述本發(fā)明的第一同步裝置，還包括定時校正數值檢測裝置，該裝置用于畫出在閂鎖電路中保持的接收時間直方圖，比較所畫出的直方圖中的接收時間頻率與另一個閾值，并當頻率超過另一個閾值時，產生用于根據接收時間糾正由接收窗口控制裝置所發(fā)送的接收時間的定時校正數值。
本發(fā)明的第三同步裝置是一個用于在包含在接收信號中的一個第一已知模式和一個第二已知模式之間進行相關處理的同步裝置，以便檢測該被接收信號的接收定時，該裝置包括用于計算第一已知模式和第二已知模式之間的相關數值的相關數值計算裝置；接收定時檢測裝置；以及用于向相關裝置和接收定時檢測裝置發(fā)送接收時間的接收窗口控制裝置；其中相關數值計算裝置計算每一接收時間處的相關數值；以及接收定時檢測裝置比較所計算的相關數值與預定的閾值，當所計算的相關數值變得大于閾值時檢測接收時間，并在所檢測的接收時間之后的一定周期內當由相關數值計算裝置所計算相關數值變得最大時獲得接收時間并保持該接收時間。
本發(fā)明的第四同步裝置是一個用于在包含在接收信號中的一個第一已知模式和一個第二已知模式之間進行相關處理的同步裝置，以便檢測該被接收信號的接收定時，該裝置包括用于計算第一已知模式和第二已知模式之間的相關數值的相關數值計算裝置；接收定時檢測裝置；以及用于向相關裝置和接收定時檢測裝置發(fā)送接收時間的接收窗口控制裝置；其中相關數值計算裝置計算每一接收時間處的相關數值；以及接收定時檢測裝置比較所計算的相關數值與預定的閾值，當所計算的相關數值已經第一次變得大于閾值時檢測第一接收時間，并在第一接收時間之后當所計算的相關數值第一次變得小于閾值時檢測第二接收時間，并獲得第一接收時間與第二接收時間的一個中間值并保持該中間值。
本發(fā)明的第五同步裝置是一個用于在包含在接收信號中的一個第一已知模式和一個第二已知模式之間進行相關處理的同步裝置，以便檢測該被接收信號的接收定時，該裝置包括用于計算第一已知模式和第二已知模式之間的相關數值的相關數值計算裝置；接收定時檢測裝置；以及用于向相關裝置和接收定時檢測裝置發(fā)送接收時間的接收窗口控制裝置；其中相關數值計算裝置計算每一接收時間處的相關數值；以及接收定時檢測裝置對所計算的相關數值進行內插，內插之后比較相關數值與預定的閾值，當內插之后相關數值變得大于閾值時，確定該接收時間為所接收的信號的接收時間。
本發(fā)明的第六同步裝置是本發(fā)明的第五同步裝置，其中接收定時檢測裝置包括在確定接收時間之后維持比較內插之后的相關數值與閾值，并保持所確定的接收時間作為接收定時。
本發(fā)明的第七同步裝置是本發(fā)明的第五或者第六同步裝置，還包括裝設在接收時間檢測裝置的輸出側的定時滯后檢測裝置，其中定時滯后檢測裝置包括存儲最優(yōu)接收時間的存儲裝置，以及用于獲得由接收定時檢測裝置所保持的接收時間與最優(yōu)接收時間之間的差的加法裝置。
發(fā)明的第八同步裝置是本發(fā)明的第七同步裝置，其中接收窗口控制裝置包括一個計數器用于計數時鐘并根據定時滯后檢測裝置的輸出信號而設置其初始值。
圖1是表示通常的同步裝置的一個框圖2A到2D示出用來說明圖1所示的同步裝置的操作的時序圖；圖3是根據本發(fā)明的第一實施例的同步裝置的框圖；圖4A到4C是用來說明圖3所示的同步裝置的操作的時序圖；圖5是根據本發(fā)明的第二實施例的同步裝置的框圖；圖6A到6B是用來說明圖5所示的同步裝置的操作的時序圖；圖7是根據本發(fā)明的第三實施例的同步裝置的框圖；圖8A到8E是用來說明圖7所示的同步裝置的操作的時序圖；圖9是根據本發(fā)明的第四實施例的同步裝置的框圖；圖10A到10G是用來說明圖9所示的同步裝置的操作的時序圖；圖11是根據本發(fā)明的第五實施例的同步裝置的框圖；圖12A到12D是用來說明圖11所示的同步裝置的操作的時序圖；圖13是根據本發(fā)明的第六實施例的同步裝置的框圖；圖14A到14D是用來說明圖13所示的同步裝置的操作的時序圖；圖15是根據本發(fā)明的第七實施例的同步裝置的框圖；圖16是根據本發(fā)明的第八實施例的同步裝置的框圖；圖17A到17C是用來說明圖16所示的同步裝置的操作的時序圖；(第一實施例)如圖3中所示，根據本發(fā)明的第一實施例的同步裝置包含第一和第二模數轉換器(A/D轉換器)1和2，一個相關電路3，一個接收定時檢測電路8，和一個接收窗口控制電路13。第一和第二A/D轉換器1和2分別量化通過所接收的信號的同步檢測而獲得的被接收信號的同相成分I-ch和正交成分Q-ch。相關電路3計算包含在第一和第二A/D轉換器1和2的輸出信號中的已知符號模式和屬于一接收器的已知模式之間的相關數值a，并包含在其中存儲了分別從第一和第二A/D轉換器1和2輸出的接收信號的同相成分I-ch和正交成分Q-ch的第一存儲器4，一個向其輸入第一存儲器4的兩個輸出信號的相關器5，一個在其中存儲接收器的已知模式的同相成分I-ch和正交成分Q-ch的的存儲器6，以及向其輸入相關器5的兩個輸出信號的一個功率檢測電路7。當相關電路3中計算的相關數值a變得大于預定閾值時接收定時檢測電路8確定被接收的信號中的已知模式已經被檢測到，并包含在其中已經存儲了預定閾值的一個第三存儲器11，用于對相關電路3的輸出信號與存儲在存儲器11中的預定的閾值比較的一個比較器10，一個設置在功率檢測電路7與比較器10并且其開與閉由比較器10輸出的定時相關控制信號b所控制的開關9，以及一個閂鎖電路12，用于通過由比較器10所輸出的定時校正控制信號b控制閂鎖稍后將說明的接收窗口控制電路13的一個計數器14的計數器數值c。接收窗口控制電路13只是在一定的時間周期操縱相關電路3和接收接收定時檢測電路8，并包含從外部向其輸入一個時鐘的計數器14，以及一個用于產生定時檢測窗口信號i的一個解碼器15，該信號在計數器14的計數器數值c表示當已知符號被接收的一個時間數值時操縱相關電路3與接收定時檢測電路8。
在本實施例的同步裝置中，從外部輸入的時鐘數用接收窗口控制電路13的計數器14控制。這里，計數器14的計數周期與已知符號的接收區(qū)間相同。在解碼器15中，當計數器14的計數器數值c表示當已知符號被接收的時間數值時產生定時檢測窗口信號i，并且相關電路3和接收定時檢測電路8只對于這一定時檢測窗口信號i正在被產生的周期變?yōu)榭刹僮鞯摹?br> 通過被接收的信號的同步檢測所獲得的被接收信號的同相成分I-ch和正交成分Q-ch由第一和第二A/D轉換器1和2量化，并然后存儲在相關電路3的第一存儲器4中。在第一存儲器4中，可存儲具有已知模式的所接收的信號的M段同相成分I-ch和正交成分Q-ch，并且最先存儲的接收信號的同相成分I-ch和正交成分Q-ch是由新輸入的接收信號的同相成分I-ch和正交成分Q-ch作上標的。在相關電路3的相關器5中，兩個相關數值由上述表達式(1)和(2)使用從第一存儲器4所輸出的接收信號的同相成分I-ch和正交成分Q-ch以及從第二存儲器6所輸出接收器中包含已知模式的同相成分I-ch和正交成分Q-ch而計算的。根據上述表達式(3)通過在功率檢測電路7中所進行的處理，在相關器5中所計算的二個相關數值被轉換為一個相關數值(功率)a。
通過接收定時檢測電路8的開關9，相關電路3中獲得的相關數值a被輸入到比較器10，并且與存儲在第三存儲器11中的預定閾值比較。當在相關電路3中獲得的相關數值a大于這一預定數值時，判定已知的符號已經被接收，并且定時校正控制信號b從比較器10輸出。當定時校正控制信號b從比較器10輸出時，使得開關9進入斷開的狀態(tài)，并維持已知符號的檢測。進而，當定時校正控制信號b輸入到閂鎖電路12時，接收窗口控制電路13的計數器14的計數器數值c輸入到閂鎖電路12。由于此后開關9保持在斷開的狀態(tài)，故相關數值a不能從相關電路3輸入到接收定時檢測電路8，但是已經輸入到閂鎖電路12中的計數器14的計數器數值c作為接收時間tmg而輸出。
例如如圖4A所示，當先行波和滯后波存在并且在接收窗口中先行波的接收時間t3處及滯后波接收時間t8處的相關數值的峰值大于預定的閾值時，則均衡處理的性能變得好于當一般在均衡器中等定時適配于先行波時，那種均衡器使用在同步裝置中檢測的接收定時進行接收數據的均衡處理。
在根據本實施例的同步裝置中，由于在相關電路3中所計算的相關數值a在先行波的接收時間t3處變得大于預定閾值，故如圖4B所示定時校正控制信號b在先行波的接收時間t3處從比較器10輸出。由于開關9由定時校正控制信號b在這一時間t3及之后進入斷開狀態(tài)，故在相關電路3中所計算的相關數值不會輸入到比較器10。結果，在滯后波的接收時間t8處定時校正控制信號b將不會從比較器10輸出。于是，在根據本實施例的同步裝置中，即使當在接收窗口中先行波的接收時間t3處以及在滯后波的接收時間t8處，相關數值的峰值大于預定的閾值時，也能夠只檢測先行波的接收時間。
另一方面，在如圖1所示的通常的同步裝置中，當在接收窗口中先行波的接收時間t3處以及在滯后波的接收時間t8處，相關數值的峰值大于預定的閾值時，如圖4C所示，在先行波的接收時間t3處以及在滯后波的接收時間t8處從比較器109輸出定時校正控制信號b。因而，接收定時被鎖定在先行波和滯后波之間的中途，于是對于均衡器產生了最壞的定時。
由于在根據本實施例的同步裝置中，設置了用于在已知符號被接收及之后暫停已知符號檢測的開關9，以及用于在如上所述接收定時檢測電路8中當已知符號被接收時保持時間的閂鎖電路12，故即使當在即使窗口中先行波以及在滯后波存在并且相關數值的峰值大于預定的閾值時，也能夠確保只檢測先行波的接收時間。
(第二實施例)根據本發(fā)明的第二實施例的同步裝置不同于根據圖3中所示的第一實施例的同步裝置在于，如圖5中所示，裝設了定時校正數值檢測電路16。該定時校正數值檢測電路16包括一個直方圖電路17，向其輸入接收定時檢測電路8的閂鎖電路12的輸出信號；一個第四存儲器19，其中已經存儲了有關接收定時頻率的閾值；一個比較器18用于比較直方圖電路17的輸出信號和存儲在第四存儲器19中的閾值；一個第五存儲器21，其中已經存儲了最優(yōu)接收時間；以及一個校正數值檢測電路20，向其輸入的有直方圖電路17的輸出信號、比較器18的輸出信號(定時控制信號d)以及存儲在第五存儲器21中的最優(yōu)接收時間，并且校正數值檢測電路20的輸出信號(計數器校正數值e)輸入到接收窗口控制電路13的計數器14。
由于根據本實施例的同步裝置中第一和第二轉換器1和2、相關電路3以及接收定時檢測電路8的操作類似于根據本發(fā)明的上述第一實施例的同步裝置的操作，故以下參照圖6A到6B將詳述有關其定時校正數值檢測電路16和接收窗口控制電路13的操作。
在定時校正數值檢測電路16的直方圖電路中，接收定時的頻率是利用接收定時檢測電路8的閂鎖電路12的輸出信號計算的。例如，假如在更新之前接收定時的直方圖如圖6A所示在時間t3具有最大值。當新檢測的接收定時也在時間t3時，在直到直方圖電路17中的最后時間之前向時間t3處的頻率加1(見圖6B)。在比較器18中，在直方圖電路17中計算的直方圖每一時間處的頻率與存儲在第四存儲器19中的閾值比較。在比較器18中，當存在大于閾值的頻率時，輸出定時控制信號d。于是，在圖6B所示的例子中，由于在時間t3處的頻率變?yōu)榇笥陂撝?，定時控制信號d在時間t3從比較器18計算。在校正數值檢測電路20中，只有當定時控制信號d從比較器18輸出時，頻率變?yōu)榇笥陂撝档臅r間(在圖6B所示的例子中為t3)與存儲在第五存儲器21中的最優(yōu)接收時間才進行相互比較。在頻率變?yōu)榇笥陂撝禃r的時間與最優(yōu)接收時間相同的情形下，設置接收窗口控制電路13的計數器14的初始值的定時校正數值在0，在頻率變?yōu)榇笥陂撝禃r的時間早于最優(yōu)接收時間的情形下，設置計數器14的初始值在-1，并在頻率變?yōu)榇笥陂撝禃r的時間晚于最優(yōu)接收時間從校正數值檢測電路20向計數器14輸出的情形下，設置計數器14的初始值在+1。
結果，例如當存儲在第五存儲器21中的最優(yōu)接收時間是t3時而頻率變得大于閾值的時間是t4的情形下，設置計數器14的初始值在-1的定時校正數值e是從校正數值檢測電路20輸出的。因而，由接收定時檢測電路8下一次所檢測的接收時間變得早于實際接收時間一個采樣區(qū)間，并顯示出作為最優(yōu)接收時間的時間t3。另一方面，當存儲在第五存儲器21中的最優(yōu)接收時間是t3時而頻率變得大于閾值的時間是t2的情形下，設置計數器14的初始值在+1的定時校正數值e是從校正數值檢測電路20輸出的。因而，由接收定時檢測電路8下一次所檢測的接收時間變得晚于實際接收時間一個采樣區(qū)間，并顯示出作為最優(yōu)接收時間的時間t3。
由于在本實施例的同步裝置中，設置了定時校正數值檢測電路16，該電路檢測接收時間的直方圖并在包含大于閾值的頻率時校正接收時間的滯后，故即使先行波和滯后波都存在時也能夠精確檢測先行波的接收時間。
(第三實施例)根據本發(fā)明的第三實施例的同步裝置不同于根據圖3所示的第一實施例的同步裝置在于接收定時檢測電路結構如下所述。
根據本實施例的同步裝置中，接收定時檢測電路31包含一個存儲器32，一個比較器33，一個定時器34，一個最大值檢測電路35及一個閂鎖電路36，如圖7所示。在存儲器32中，存儲預定的閾值。在比較器33中，從相關電路3發(fā)送的相關數值a與存儲在存儲器32中的預定的閾值相互進行比較，并在相關數值a大于預定的閾值時輸出1作為控制信號f，而在相關數值a小于預定的閾值時輸出0作為控制信號f。在定時器34中，當從比較器33輸出1作為控制信號f時，輸出只是對于一定的周期(定時器數值)操縱最大數值檢測電路35的控制信號f。在最大值檢測電路35中，當新輸入的相關數值a大于過去的相關數值的最大值時，只是對于短于一個采樣時間區(qū)間的周期輸出1作為控制信號h，并且新輸入的相關數值a還由過去的相關數值的最大值代替。在閂鎖電路36中，接收窗口控制電路13的計數器14的計數值c從最大值檢測電路35取得并保持在控制信號h的上升邊。此外，存儲在最大值檢測電路35中的過去的相關數值的最大值在解碼器15的輸出信號(定時檢測窗口信號i)下降邊被復位為0。
以下就相關數值a和存儲在存儲器32中的預定的閾值具有如圖8A所示的相互關系，并且定時檢測窗口信號i的寬度為4的情形為例，說明根據本實施例的同步裝置的操作。
由于相關數值a在時間t0處小于預定的閾值，故從比較器33輸出0作為控制信號f(見圖8B)。而且由于定時器34的定時器值為0(見圖8C)，故從定時器34輸出0作為控制信號g(見圖8D)。結果，最大值檢測電路35不被操作。
由于在時間t1處相關數值a變得大于預定的閾值，故從比較器33輸出1作為控制信號f(見圖8B)。在定時器34中，由于在來自比較器33的控制信號f的上升邊定時器數值設置為4，該數值是定時檢測窗口信號i的寬度(見圖8C)，故從定時器34輸出1作為控制信號g(見圖8D)。結果最大值檢測電路35開始操作，并且過去的相關數值的最大值(這種情形下是0，因為它在定時檢測窗口信號i的下降邊已經被置0)與時間t1處所計算相關數值a相互進行比較。由于在時間t1所計算的相關數值a大于0，故從最大值檢測電路35輸出具有短于一個采樣時間區(qū)間的脈沖寬度的控制信號h(見圖8E)，并在最大值檢測電路35中，在時間t1處所計算的相關數值由過去相關數值的最大值0代替。在閂鎖電路36中，計數器數值c被采用并保持在控制信號h的上升邊。
由于在時間t2相關數值a大于預定的閾值，故1繼續(xù)作為控制信號f從比較器33輸出(見圖8B)。在定時器34中，定時器數值下降并設置為3(見圖8C)。但是由于定時器設置如前那樣不為0，故從定時器34繼續(xù)輸出1作為控制信號g(見圖8D)。結果，最大值檢測電路35繼續(xù)操作，并且過去的相關數值的最大值(在這種情形下相關數值a在時間t1計算)與在時間t2所計算的相關數值相互進行比較。由于在時間t2所計算的相關數值大于在時間t1所計算的相關數值，故從最大值檢測電路35輸出具有短于一個采樣時間區(qū)間的脈沖寬度的控制信號h(見圖8E)，并同時在最大值檢測電路35中在時間t2處所計算的相關數值由在時間t1所計算的相關數值代替。在閂鎖電路36中，計數器數值c被采用并保持在控制信號h的上升邊。
在時間t3處，1繼續(xù)作為控制信號f從比較器33輸出(見圖8B)，因為相關數值a大于預定的閾值。在定時器34中，定時器數值下降并被設置為2(見圖8C)。但是由于定時器設置如前那樣不為0，故從定時器34繼續(xù)輸出1作為控制信號g(見圖8D)。結果，最大值檢測電路35繼續(xù)操作，并且過去的相關數值的最大值(在這種情形下，是在時間t2計算的相關數值a)與在時間t3所計算的相關數值相互進行比較。由于在時間t3所計算的相關數值大于在時間t2所計算的相關數值，故從最大值檢測電路35輸出具有短于一個采樣時間區(qū)間的脈沖寬度的控制信號h(見圖8E)，并在最大值檢測電路35中在時間t3處所計算的相關數值由在時間t2所計算的相關數值代替。在閂鎖電路36中，計數器數值c被采用并保持在控制信號h的上升邊。
在時間t4處，因為相關數值a大于預定的閾值，1繼續(xù)作為控制信號f從比較器33輸出(見圖8B)。在定時器34中，定時器數值i下降并被設置為1(見圖8C)。但是由于定時器設置如前那樣不為0，故從定時器34繼續(xù)輸出1作為控制信號g(見圖8D)。結果，最大值檢測電路35繼續(xù)操作，并且過去的相關數值的最大值(在這種情形下，是在時間t3計算的相關數值a)與在時間t4所計算的相關數值相互進行比較。由于在時間t4所計算的相關數值小于在時間t3所計算的相關數值，故從最大值檢測電路35輸出0作為控制信號h(見圖8E)。同時在最大值檢測電路35中，在時間t4處所計算的相關數值并不由在時間t3所計算的相關數值代替。進而，閂鎖電路36繼續(xù)保持在時間t3處所取得的計數器值c。
由于在時間t5處相關數值小于預定的閾值，故從比較器33繼續(xù)輸出0作為控制信號f(見圖8B)。在定時器34中，定時器數值下降并被設置為1(見圖8C)。結果0作為控制信號g從定時器34輸出(見圖8D)，并且維持最大值檢測電路35的操作。進而，閂鎖電路36繼續(xù)保持在時間t3所取得的計數值c。
由于從時間T6到時間t10繼續(xù)從定時器34作為控制信號g輸出0(見圖8D)，故最大值檢測電路35將不再開始操作。進而閂鎖電路36繼續(xù)保持在時間t3處所取得的計數器值c。結果能夠精確地檢測到先行波的接收時間。
如上所述，在根據本實施例的同步裝置中，當相關數值處于最大值時只有在從已知符號已經接收起定時器34所規(guī)定的一定的周期期間，接收定時檢測電路31的最大值檢測電路35檢測接收時間，并在指定的時間經過后閂鎖電路36保持該接收時間。于是即使在先行波和滯后波存在時也能夠精確地檢測先行波接收時間。
(第四實施例)根據本發(fā)明的第四實施例的同步裝置不同于根據圖3所示的第一實施例的同步裝置在于接收定時檢測電路結構如下所述。
根據本實施例的同步裝置中，接收定時檢測電路41包含一個開關42，一個存儲器43，一個比較器44，第一和第二閂鎖電路45與46，一個平均電路47和一個窗口控制電路48，如圖9所示。在存儲器43中存儲預定的閾值。在比較器44中，從相關電路3經過開關42發(fā)送的相關數值a與存儲在存儲器43中的預定的閾值相互進行比較，并在相關數值a大于預定的閾值時輸出1作為控制信號j，而在相關數值a小于預定的閾值時輸出0作為控制信號j。在第一閂鎖電路45中，取得接收窗口控制電路13的計數器14的計數值c并保持在來自比較器44的控制信號j的上升邊。在第二閂鎖電路46中，取得該計數值c并保持在來自比較器44的控制信號j的下降邊。在平均電路47中，獲得了保持在第一閂鎖電路45中的計數器數值c和保持在第一閂鎖電路46中的計數器數值c的平均值，并且所獲得的平均值用作為已知符號的檢測時間。控制開關42 ON/OFF的控制信號k是在窗口控制電路48中形成的。這里，在來自比較器44的控制信號J的上升邊使得開關控制信號k為0，并由解碼器15的輸出信號(定時檢測窗口信號i)變?yōu)?。當在0的開關控制信號k從窗口控制電路48輸入時開關轉換到OFF，并且當在1的開關控制信號k輸入時，該開關轉換否到ON。
以下就相關數值a和存儲在存儲器43中的預定的閾值具有如圖10A所示的相互關系，并且定時檢測窗口信號i的寬度為4的情形為例，說明根據本實施例的同步裝置的操作。
在窗口控制電路48中，開關控制信號k在時間t0由定時檢測窗口信號i置為1(見圖10C)。結果，開關42被轉為on-狀態(tài)(閉合狀態(tài))。在比較器44中，從相關電路3發(fā)送到接收定時檢測電路41的相關數值a與存儲在存儲器43的預定的閾值相互比較。這種情形下，由于相關數值小于預定的閾值(見圖10A)，故從比較器44輸出0作為控制信號j(見圖10B)。結果，計數器值c不在第一閂鎖電路45和第二閂鎖電路46中取得，因而其輸出變?yōu)椴环€(wěn)定的(見圖10D到10G)。由此，平均電路47的輸出也變?yōu)椴环€(wěn)定的。
由于來自比較器44的控制信號j在時間t1沒有下降邊，故開關控制信號k保持在它為1(見圖10C)。結果，開關42保持為ON(閉合狀態(tài))。在比較器44中，從相關電路3發(fā)送到接收定時檢測電路41的相關數值a與存儲在存儲器43的預定的閾值相互比較。這種情形下，由于相關數值大于預定的閾值(見圖10A)，故從比較器44輸出1作為控制信號j(見圖10B)。結果，在第一閂鎖電路45中，計數器值c(＝1)在控制信號j的上升邊取得(見圖10D和10E)。另一方面，在第二閂鎖電路46中，不再取得計數器數值c，但是其輸出保持為其未設定狀態(tài)(見圖10F和10G)。雖然計數器數值c(＝1)保持在第一閂鎖電路45中，但第二閂鎖電路的輸出信號是未設定的。因而平均電路47的輸出保持為未設定的。
由于來自比較器44的控制信號j從時間t2到t4沒有下降邊，故使得開關控制信號k保持為1(見圖10C)。結果，開關42保持為ON(閉合狀態(tài))。在比較器44中，從相關電路3發(fā)送到接收定時檢測電路41的相關數值a與存儲在存儲器43的預定的閾值相互比較。這種情形下，由于相關數值大于預定的閾值(見圖10A)，故從比較器44繼續(xù)輸出1作為控制信號j(見圖10B)。結果，在第一閂鎖電路45中，在時間t1取得的計數器值c(＝1)被繼續(xù)保持(見圖10D和10E)。另一方面，在第二閂鎖電路46中，不再取得計數器數值c，但是其輸出保持為其未設定狀態(tài)(見圖10F和10G)。雖然在時間t1取得的計數器數值c(＝1)繼續(xù)保持在第一閂鎖電路45中，但第二閂鎖電路的輸出信號保持為未設定。
由于在時間t5處開關42保持為其ON狀態(tài)沒，故從相關電路3發(fā)送到接收定時檢測電路41的相關數值a與存儲在存儲器43的預定的閾值相互比較。這種情形下由于相關數值a小于預定的閾值(見圖10A)，故從比較器44繼續(xù)輸出的控制信號j從1變?yōu)?(見圖10B)。結果，由于來自比較器44的控制信號j中2產生了下降邊并且在窗口控制電路48中開關控制信號k從1變?yōu)?(見圖10C)，故開關42變?yōu)镺FF狀態(tài)(斷開狀態(tài))。進而，在第一閂鎖電路45中，在時間t1取得的得的計數器值c(＝1)被繼續(xù)保持(見圖10D和10E)。另一方面，在第二閂得的計數器數值c(＝1)繼續(xù)保持(見圖10D和10E)，但是在第二閂鎖電路46中計數器數值c(＝5)在來自比較器44的控制信號j的下降邊中取得(見圖10F和10G)。由此，對于平均電路47的輸出獲得了在時間t1輸入到閂鎖電路45中的計數器數值c(＝1)與輸入到閂鎖電路46中的計數器數值c(＝5)的平均值(＝3)。
從時間t6到時間t10開關控制信號k保持其在0的狀態(tài)(見圖10C)。于是，相關數值a不會輸入到比較器44，但是代替相關數值a的是0輸入到比較器44。因而，從比較器44輸出的控制信號j保持在其0狀態(tài)(見圖10B)。結果，在時間t1取得的得的計數器值c(＝1)繼續(xù)保持在第一閂鎖電路45中，而在時間t5取得的得的計數器值c(＝5)繼續(xù)保持在第一閂鎖電路46中。由此，繼續(xù)從平均電路47的輸出在時間t5獲得的平均值(＝3)。
如上所述，在根據本實施例的同步裝置中，在接收定時檢測電路41的第一閂鎖電路45中檢測到的相關數值a第一次變得大于存儲在存儲器43中的預定的閾值的第一時間，與在第二閂鎖電路46中檢測到的相關數值a在第一時間之后第一次變得小于預定的閾值的第二時間的平均值在平均電路47中獲得，并且這一平均值被采用為已知符號的接收時間。因而，即使當先行波與滯后波都存在時，也能夠精確地檢測到先行波的接收時間。
此外，在根據本實施例的同步裝置中，由于不進行根據如上述第三實施例的同步裝置那樣的最大值檢測，當電路以硬件實現時可降低電路尺寸，或者以軟件實現時可減少操作步驟。進而，由于當相關數值關于最大值的接收時間為對稱的時，使用根據本實施例的同步裝置與使用根據上述第三實施例的同步裝置可獲得相同的結果，故能夠肯定地說根據實現起來簡單的本實施例的同步裝置是較佳的。然而，當相關數值關于最大值的接收時間不是對稱的時，根據上述第三實施例的同步裝置能夠更為精確地檢測已知接收符號的接收時間(當相關數值達到最大值的時間)。
在上述本發(fā)明的第一到第四實施例中，由于當接收先行波和滯后波時檢測定時適配于先行波，故能夠除去滯后波的影響，因而精確地檢測了先行波的接收時間。
(第五實施例)根據本發(fā)明的第五實施例的同步裝置不同于根據圖3所示的第一實施例的同步裝置在于接收定時檢測電路結構如下所述。
在根據本實施例的同步裝置中，如圖11所示，接收定時檢測電路208包括一個用于對從相關電路3發(fā)送的相關數值a進行內插的內插器209，一個在其中存儲內插后的相關數值A的第一存儲器210，一個在第一存儲器210的內插之后用于控制對于讀出相關數值A的時間和順序的地址控制電路211，一個在其中存儲預定的閾值的第二存儲器213，一個比較器212用于比較從第一存儲器210讀出的內插之后的相關數值A與存儲在第二存儲器213的預定的閾值，并在內插后相關數值A大于預定的閾值時輸出一控制信號B，以及一個閂鎖電路214用于在控制信號B從比較器212發(fā)送時取得并保持從接收窗口控制電路13發(fā)送的計數器數值c和從地址控制電路211發(fā)送的內插數D。
以下假設內插器209中的內插為三次原始采樣(three-times primarycandidate)，并且已知符號的接收時間在時間t0與時間t6之間檢測的情形為例，說明根據本實施例的同步裝置的操作。
在如圖1所示的普通的同步裝置中，當假設從相關電路103輸出的相關數值與存儲在存儲器110中的預定的閾值具有如圖1A所示關系時，如圖12B所示，當在相關數值大于閾值的時間段(即，從時間t3到時間t4)，比較器109的輸出信號表示一個高電平。這樣，在該同步裝置中，接收時間的檢測精確僅僅由第一和第二A/D轉換器101和102中的采樣時區(qū)間決定。
與以上不同，在根據本實施例的同步裝置中，從相關電路3輸出的相關數值a(見圖12C所示的虛線)在內插器209中被內插達三次，并且內插后的相關數值A存儲在存儲器210中。當地址控制電路211控制使得在內插之后在各次的第0、第一和第二次從第一存儲器210讀出相關數值A時(見圖12C所示的實線)，從地址控制電路211向閂鎖電路214輸出0.1和2。現在，當假設內插之后的相關數值A和存儲在第二存儲器213中的預定的閾值具有如圖12C所示的相互關系時，在當從內插之后相關數值A變?yōu)榇笥陬A定的閾值的時的時間t3處的內插數D＝2到在時間t4的內插數D＝0的期間，從比較器212輸出的控制信號B表示一高電平(見圖12D)。在閂鎖電路214中，在控制信號B的上升邊取得計數器數值c和內插數D并保持。由此，根據本實施例的同步裝置中被檢測的已知符號的檢測時間由(3＋2/3)T＝11T/3表示。此外，根據本實施例的同步裝置中被檢測的已知符號的檢測時間tmg一般由以下表達式表示。
tmg＝(n＋m/N)·T(4)這里，n是計數器數值，N是內插率，m是內插數，以及T是A/D轉換器1與2之間的采樣時間區(qū)間。于是，根據本實施例的同步裝置中，與通常的同步裝置相比能夠與更高的精度檢測假設定時。進而，根據本實施例的同步裝置的定時滯后為±T/(2N)，與此不同的是通常的同步裝置中的定時滯后為±T/2。
(第六實施例)根據本發(fā)明的第六實施例的同步裝置不同于根據圖11所示的第五實施例的同步裝置在于，接收定時檢測電路208A包括一個開關218，如圖13所示，其斷開和閉合由從設置在內插器209之前的比較器212所輸出控制信號B控制。
當先行波(所需要的波)和滯后波包含在接收的波中時，比如如圖14A所示，在相關電路3中所計算的相關數值a隨著時間的經過而變化。這里，先行波是從發(fā)送臺最為立刻直接達到的接收信號，而滯后波是由建筑物、山峰等反射后延遲到達的接收信號。在一個存在這種滯后波的電波環(huán)境中，存在先行波為基本被接收波的情形，滯后波為基本被接收波的情形，以及先行波和滯后波兩者為被接收的情形。
由于當沒有滯后波時只有先行波被接收，使用根據上述第五實施例的同步裝置能夠充分處理各種情況?？墒钱敎蟛ù嬖跁r，由于相關數值a變?yōu)榇笥陬A定閾值的時間是作為根據上述第五實施例的同步裝置中接收定時適配的，故先行波的接收時間是在基本接收先行波時檢測的，滯后波的接收時間是在基本接收滯后波時檢測的，以及先行波接收時間與滯后波接收時間兩者是在先行波和滯后波都被接收時檢測的。這種情形下，當基于檢測接收時間校正接收定時時，接收定時被控制得在先行波和滯后波之間傾向于滯后波。因而，當以平衡器等將要消除滯后波時，控制之后的接收定時變?yōu)楫斝阅芸赡鼙憩F為最低時的接收定時。根據本實施例的同步裝置能夠可靠地適配傾向于先行波的接收定時，以便充分發(fā)揮平衡器等的性能。
類似于根據以上第五實施例的同步裝置的情形，以下假設內插器209進行三次原始內插，對在時間t0到時間t6期間檢測已知符號的接收時間時的接收定時檢測電路208A的操作進行說明。
當在第一和第二A/D轉換器1和2中表示采樣時間為n并且內插數D為m的間時由t(n-m)表示時，在時間t(0-0)開關218在接收窗口控制電路13的解碼器15的輸出信號(定時檢測窗口信號i)上升邊為閉合。結果，在相關電路3所計算的相關數值a輸入到內插器209并進行內插處理，之后存儲在第一存儲器210之中。在地址控制電路211中在內插后存儲在第一存儲器210中的相關數值A當中選擇具有零內插數D的相關數值，并存儲到比較器212。如圖14B所示，由于選擇的內插后的相關數值A小于存儲在第二存儲器213中的預定閾值，故從比較器212輸出的控制信號B保持其為在低電平。于是，在閂鎖電路214中，計數器數值c與內插數D不被采用。
在時間t(0-1)，由地址控制電路211在存儲在第一存儲器210中的內插后的相關數值當中選擇具有內插數D為1的相關數值并存儲到比較器212中。如圖14B所示，由于選擇的內插后的該相關數值A小于存儲在第二存儲器213中的預定閾值，故從比較器212所輸出的控制信號B保持其為低電平。于是在閂鎖電路214中，計數器數值c與內插數D不被采用。
在時間t(0-2)，由地址控制電路211在存儲在第一存儲器210中的內插后的相關數值當中選擇具有內插數D為1的相關數值并存儲到比較器212中。如圖14B所示，由于選擇的內插后的該相關數值A小于存儲在第二存儲器213中的預定閾值，故從比較器212所輸出的控制信號B保持其為低電平。于是在閂鎖電路214中，計數器數值c與內插數D不被采用。
如圖14B所示，在時間從時間t(1-0)到時間t(1-2)，由于內插后的相關數值A小于存儲在存儲器213中的預定閾值，故進行類似于從時間t(0-0)到時間t(0-2)的操作。
如圖14B所示，在時間從時間t(2-0)到時間t(2-1)，由于內插后的相關數值A小于存儲在存儲器213中的預定閾值，故進行類似于上述從時間t(0-0)到時間t(0-2)的操作。然而如圖14B所示在時間t(2-2)，由于內插后的相關數值A變?yōu)榇笥诖鎯υ诘诙鎯ζ?13中的預定閾值，故從比較器212輸出的控制信號B顯示一高電平。于是在閂鎖電路214中，在控制信號B的上升邊取得計數器數值c(這種情形下它指示時間t2)及內插數D并被保持。進而開關218在控制信號B的上升邊被斷開，并且開關218此后保持其為斷開狀態(tài)。結果，從時間t(3-0)到時間t(6-2)，在相關電路3中計算的相關數值a不被輸入到內插器209中，但是從比較器212輸出的控制信號B顯示為低電平(見圖14C)。結果，在完成定時檢測窗口之后，時間t(2-2)從閂鎖電路214作為的已知符號的接收時間輸出。由此，從上述表達式(4)能夠以精度(2+2/3)T＝8T/3檢測接收定時。
如上所述，在根據本實施例的同步裝置中，除了根據以上第五實施例的同步裝置的作用之外，能夠在即使先行波和滯后波都存在時可靠地檢測先行波的接收定時。順便來說，如圖14B所示在根據上述第五實施例的同步裝置中，由于在時間t(4-2)內插后的相關數值A仍然超過預定閾值，故在時間t(4-2)閂鎖電路2214操作。結果，如圖14D所示，由于先行波和滯后波兩者的接收定時被檢測，故接收定時被鎖定在先行波與滯后波之間的中途。
(第七實施例)根據本發(fā)明的第七實施例的同步裝置不同于如圖11所示的根據第六實施例的同步裝置在于，如圖15所示，在接收定時檢測電路208的外面裝設了定時滯后檢測電路219。這里，定時滯后檢測電路219包括一個在其中存儲最優(yōu)接收時間的存儲器220，及一個加法器221用于獲得存儲在存儲器220中的最優(yōu)接收時間與在接收定時檢測電路208中檢測的接收時間tmg之間的差。
如前所述，在接收定時檢測電路208中檢測的已知符號的接收時間tmg是以計數器數值c與內插數D表示的。即，當假設計數器14的計數器數值c為n，內插數D為m，內插率為N，及第一與第二A/D轉換器1與2之間的采樣時間區(qū)間為T時，則以上述表達式(4)能夠獲得假設時間tmg。當假設存儲在存儲器220的最優(yōu)接收時間為xT時，定時校正數值Δ可由以下表達式獲得。
Δ＝tmg-xT＝(n+m/N-x)T(4)表達式(4)的操作在加法器2221中進行。即，當已知符號的接收時間tmg早于最優(yōu)接收時間為xT時，獲得負的定時校正數值，并當已知符號的接收時間tmg晚于最優(yōu)接收時間為xT時，獲得正的定時校正數值。于是，在根據本實施例的同步裝置中，能夠從具有簡單結構的同步裝置的輸出檢測到接收定時滯后。
此外，當定時滯后檢測電路219裝設在如圖13所示的根據第六實施例的同步裝置的接收定時檢測電路208A的輸出側時，可獲得類似的效果。
(第八實施例)根據本發(fā)明的第八實施例的同步裝置不同于如圖15所示的根據第七實施例的同步裝置在于，定時滯后檢測電路219的輸出信號H輸入到接收窗口控制電路13A的計數器14A，以便自動地校正定時。在本實施例的定時校正中，是由內插之后的相關數值B校正定時之后的。因而，通過作為輸入到計數器14A的時鐘的內插N的率使用第一和第二A/D轉換器1和2的復用采樣頻率，第一和第二A/D轉換器1和2的定時及從解碼器15輸出的定時檢測窗口信號f以T/N的精度被校正。計數器14A在已知符號的接收區(qū)間的周期操作。能夠通過計數器14A向后或者先前調節(jié)接收時間。
以下將參見圖17A和17C說明根據本實施例的同步裝置中的定時校正方法。此外，為例說明的方便，假設計數器14A的周期為11T。
(1)當不進行定時校正時如圖17A所示，同步裝置在計數器14A的周期(即，11T)被操作。
(2)向后進行定時校正時例如，已知符號的接收時間tmg比最優(yōu)接收時間(存儲在存儲器220中)早1T被檢測到，則定時滯后檢測電路219的輸出信號H顯示定時滯后檢測數值為-1T。由于這時作為定時校正是整體向后移動，故計數器14A的初始值設置為1T，該數值是當計數器數值c變?yōu)?10+2/3)T時的定時滯后檢測數值，如圖17B所示。
(3)定向前進行定時校正時例如，已知符號的接收時間tmg比最優(yōu)接收時間(存儲在存儲器220中)晚1T被檢測到，則定時滯后檢測電路219的輸出信號H顯示定時滯后檢測數值為+1T。由于這時作為定時校正是整體向前移動，故計數器14A的初始值設置為+1T，該數值是當計數器數值c變?yōu)?10+2/3)T時的定時滯后檢測數值，如圖17C所示。
如上所述，在根據本實施例的同步裝置中，能夠以簡單的結構，使用裝設在接收定時檢測電路208的輸出側的定時滯后檢測電路219的輸出信號H，自動校正同步裝置的定時滯后。
此外，當定時滯后檢測電路219裝設在根據圖13所示的第六實施例的同步裝置的接收定時檢測電路208A的輸出側時，也可構造能夠獲得類似效果的同步裝置。
在根據上述本發(fā)明的第五到第八實施例的諸同步裝置中，能夠精確檢測到已知符號，并在內插相關電路中計算的相關數值之后能夠通過檢測已知符號的接收時間而以高精度檢測接收定時。
權利要求
1.一種同步裝置，用于進行包含在一個接收信號中的一個第一已知模式一個第二已知模式之間的相關處理、以便檢測所述接收的信號接收定時，包括用于計算所述第一已知模式和所述第二已知模式之間的相關數值(a)的相關數值計算裝置(3)；接收定時檢測裝置(8)；以及用于向所述相關裝置(3)和所述接收定時檢測裝置(8)發(fā)送接收時間的接收窗口控制裝置(13)；其中所述相關數值計算裝置(3)計算在每一接收時間處的所述相關數值(a)；以及所述接收定時檢測裝置(8)比較所述計算的相關數值(a)與一預定的閾值，確定當所述計算的相關數值(a)變得大于所述閾值時的接收時間為所述接收的信號的接收定時，在所述確定之后繼續(xù)相關數值(a)與所述閾值之間的比較，并保持所確定的接收時間作為所述接收定時。
2.根據權利要求1的一種同步裝置，其中所述接收定時檢測裝置(8)包括一個開關(9)，從所述相關數值計算裝置(3)向其輸入所述相關數值(a)；在其中存儲所述閾值的一個存儲器(11)；一個比較器(10)，用于比較從所述開關(9)輸入的所述相關數值(a)與所述閾值，并當所述相關數值(a)變?yōu)榇笥谒鲩撝禃r輸出一輸出信號；以及一個閂鎖電路(12)，通過所述比較器(10)的輸出信號，用于取得并保持從所述接收窗口控制裝置(13)發(fā)送的所述接收時間；其中所述比較器(10)的輸出信號使得所述開關(9)進入斷開狀態(tài)。
3.根據權利要求1的一種同步裝置，還包括定時校正數值檢測裝置(16)，該裝置用于畫出在閂鎖電路(12)中保持的接收時間直方圖，比較所述所畫出的直方圖中的接收時間頻率與另一個閾值，產生用于校正由所述接收窗口控制裝置(13)所發(fā)送的接收時間的定時校正數值。
4.根據權利要求3的一種同步裝置，其中所述定時校正數值檢測裝置(16)包括一個直方圖畫出電路(17)，用于畫出所述閂鎖電路(12)中保持的接收時間的直方圖；另一個存儲器(19)，其中存儲所述另一個閾值；比較器(18)，用于比較所述畫出的直方圖中的接收時間的頻率與所述另一個閾值；以及定時校正數值產生電路(20)，用于當所述頻率超過另一個閾值時根據接收時間，產生由所述接收窗口控制裝置(13)所發(fā)送的用于校正接收時間的定時校正數值。
5.一種同步裝置，用于進行包含在接收信號中的一個第一已知模式和一個第二已知模式之間的相關處理，以便檢測所述被接收信號的接收定時，該裝置包括用于計算所述第一已知模式和所述第二已知模式之間的相關數值(a)的相關數值計算裝置(3)；接收定時檢測裝置(8)；以及用于向所述相關裝置(3)和所述接收定時檢測裝置(8)發(fā)送接收時間的接收窗口控制裝置(13)；其中所述相關數值計算裝置(3)計算每一接收時間處的所述相關數值(a)；以及所述接收定時檢測裝置(8)比較所述被計算的相關數值與預定的閾值，當所述被計算的相關數值變得大于所述閾值時則檢測接收時間，并在所述被檢測的接收時間之后的一定周期期間，獲得在所述相關數值計算裝置(3)中所計算相關數值達到最大時的接收時間。
6.根據權利要求5的同步裝置。其中所述接收定時檢測裝置(31)包括在其中存儲所述閾值的一個存儲器(32)；一個比較器(33)，用于比較從所述相關數值(a)計算裝置(3)輸入的所述相關數值與所述閾值，并當所述相關數值變?yōu)榇笥谒鲩撝禃r輸出-輸出信號(f)；一個定時器(34)，用于當所述比較器(33)的輸出信號輸入時只對所述一定的周期產生一輸出信號(g)；一個最大值檢測電路(35)，用于在所述定時器(34)的輸出信號正在輸入時檢測相關數值(a)的最大值，并產生一控制信號(h)；以及閂鎖電路(36)，用于當所述控制信號從所述最大值檢測電路(35)輸入時取得從所述接收窗口控制裝置(13)發(fā)送的所述接收時間并保持該接收時間。
7.一種同步裝置，用于進行包含在接收信號中的一個第一已知模式和一個第二已知模式之間的相關處理，以便檢測該被接收信號的接收定時，該裝置包括用于計算第一已知模式和第二已知模式之間的相關數值(a)的相關數值計算裝置(3)；接收定時檢測裝置(8)；以及用于向所述相關裝置(3)和所述接收定時檢測裝置(8)發(fā)送接收時間的接收窗口控制裝置(13)；其中所述相關數值計算裝置(3)計算每一接收時間處的相關數值(a)；以及所述接收定時檢測裝置(31)比較所計算的相關數值(a)與預定的閾值，當所計算的相關數值(a)第一次變得大于閾值時檢測第一接收時間，并在第一接收時間之后當所計算的相關數值第一次已經變得小于閾值時檢測第二接收時間，并獲得第一接收時間與第二接收時間的一個平均值并保持該中間值。
8.根據權利要求1的同步裝置，其中所述接收定時檢測裝置(41)包括一個開關(42)，從所述相關數值計算裝置(3)向其輸入所述相關數值(a)；在其中存儲所述閾值的一個存儲器(43)；一個比較器(44)，用于比較從所述開關(42)輸入的所述相關數值與所述閾值，并在所述相關數值第一次變得大于閾值時輸出一個第一輸出信號，又在所述第一接收時間之后所述被計算的相關數值第一次變得小于所述閾值時輸出一個第二輸出信號；一個第一閂鎖電路(45)，用于取得并保持從所述接收窗口控制裝置(13)由所述比較器(44)的第一輸出信號發(fā)送的所述接收時間；一個第二閂鎖電路(46)，用于取得并保持從所述接收窗口控制裝置(13)由所述比較器(44)的第二輸出信號發(fā)送的所述接收時間；一個平均電路(47)，用于獲得保持在第一閂鎖電路(45)的接收時間和保持在第二閂鎖電路(46)的接收時間的平均值；以及一個窗口控制電路(48)，用于當所述比較器(44)的所述第二輸出信號輸入時輸出一個開關控制信號(k)以便使得所述開關(42)進入斷開狀態(tài)。
9.一種同步裝置，用于進行包含在接收信號中的一個第一已知模式和一個第二已知模式之間的相關處理，以便檢測所述被接收信號的接收定時，該裝置包括用于計算所述第一已知模式和第二已知模式之間的相關數值(a)的相關數值計算裝置(3)；接收定時檢測裝置(208)；以及用于向所述相關裝置(3)和所述接收定時檢測裝置(208)發(fā)送接收時間的接收窗口控制裝置(13)；其中所述相關數值計算裝置(3)計算每一接收時間處的相關數值(a)；以及所述接收定時檢測裝置(208)對所述被計算的相關數值進行內插，比較所述內插之后的所述相關數值與預定的閾值，并判定當所述內插之后相關數值變得大于所述閾值時的接收時間為所述被接收的信號的接收定時。
10.根據權利要求9的同步裝置，其中所述接收定時檢測裝置(208)包括一個用于對所述被計算的相關數值進行內插的內插器(209)；一個在其中存儲內插后的所述相關數值的第一存儲器(210)；一個地址控制電路(211)，用于對應于一個內插數控制來自所述第一存儲器(210)的內插后的所述相關數值的讀出；一個在其中存儲所述閾值的第二存儲器(213)；一個比較器(212)，用于比較從所述第一存儲器(210)讀出的內插后的所述相關數值與存儲在所述第二存儲器(213)中的所述閾值，并當內插后的所述相關數值變得大于所述閾值時，輸出一輸出信號；以及一個閂鎖電路(214)，用于取得并保持通過所述比較器(212)的輸出信號從所述接收窗口控制裝置(13)發(fā)送的所述接收時間，以及從所述地址控制電路(211)發(fā)送的所述內插數(D)。
11.根據權利要求9的同步裝置，其中所述接收定時檢測裝置(208)包括用于暫停在內插后的所述相關數值與所述判定后的所述閾值之間的比較，并保持被判定的接收時間作為接收定時。
12.根據權利要求11的同步裝置，其中所述接收定時檢測裝置(208A)進而包括一個裝設在所述內插器一輸入側的開關(218)，并且該開關的斷開和閉合由所述比較器(212)的輸出信號控制。
13.根據權利要求9的同步裝置，其中進而包括一個裝設在所述接收定時檢測裝置(208)的輸出側的定時滯后檢測裝置(219)；以及所述定時滯后檢測裝置(219)包括在其中存儲最優(yōu)接收時間的存儲裝置(220)；以及加法裝置(221)，用于獲得由所述接收定時檢測裝置(208)保持的接收時間與所述最優(yōu)接收時間之間的差。
14.根據權利要求11的同步裝置，其中進而包括一個裝設在所述接收定時檢測裝置(208)的輸出側的定時滯后檢測裝置(219)；以及所述定時滯后檢測裝置(219)包括在其中存儲最優(yōu)接收時間的存儲裝置(220)；以及加法裝置(221)，用于獲得由所述接收定時檢測裝置(208)保持的接收時間與所述最優(yōu)接收時間之間的差。
15.根據權利要求13的同步裝置，其中所述接收窗口控制裝置(13)包括一個用于計數時鐘的計數器(14)，并根據所述定時滯后檢測裝置(219)的輸出信號在其中設置初始值。
16.根據權利要求14的同步裝置，其中所述接收窗口控制裝置(13)包括一個用于計數時鐘的計數器(14A)，并根據所述定時滯后檢測裝置(219)的輸出信號在其中設置初始值。
全文摘要
一種同步裝置，進行包含在被接收信號中的一個第一已知模式和一個第二已知模式之間的相關處理，并檢測被接收的信號接收定時。一個相關數值計算部分(3)在每一接收時間計算第一已知模式和第二已知模式之間的相關數值。接收定時檢測部分(108)比較所計算的相關的數值與預定的閾值，確定當計算的相關數值變得大于閾值時的接收時間為所接收的信號的接收定時，并在確定之后暫停相關數值與閾值之間的比較，并保持所確定的接收時間作為接收定時。
文檔編號H04L7/04GK1162883SQ97103050
公開日1997年10月22日 申請日期1997年3月7日 優(yōu)先權日1996年3月7日
發(fā)明者平松勝彥, 上杉充, 二木貞樹, 鈴木博, 吉野仁 申請人:松下通信工業(yè)株式會社, Ntt移動通信網株式會社