專利名稱：數(shù)字濾波系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明系提供一種數(shù)字濾波系統(tǒng)，尤指一種用來對一四段頻移鍵控解調(diào)器(four-level frequency shift keying demodulator)的數(shù)字輸出做濾波處理的數(shù)字濾波系統(tǒng)。
請參考

圖1，圖1為一習(xí)知無線電接收器10的方框圖。無線電接收器10，用來接收四段頻移鍵控信號(four-level frequency-shift-keyingsignals)，其包含有一天線12用來接收四段頻移鍵控的射頻(radio-frequency)信號，一射頻轉(zhuǎn)換器14用來將接收到的射頻信號轉(zhuǎn)換成中頻(intermediatefrequency)信號經(jīng)由A端口輸出，一中頻解調(diào)器16用來將由A端口接收到的每一中頻信號轉(zhuǎn)換成兩個數(shù)字信號經(jīng)由B端口及C端口輸出，這兩個數(shù)字信號代表每一個已接收的四段頻移鍵控信號，一數(shù)字濾波系統(tǒng)18用來將已接收的數(shù)字信號中所含的雜訊濾除，以及一數(shù)字處理系統(tǒng)20用來處理該已濾波(filtered)的數(shù)字信號。
在數(shù)字濾波系統(tǒng)18中，從端口B接收到的每一數(shù)字信號系依據(jù)取樣時鐘電路22所產(chǎn)生的取樣時鐘信號，循序地被移位寄存器(shift register)24取樣并加以儲存，移位寄存器24是由復(fù)數(shù)個D型觸發(fā)器所構(gòu)成。對一傳輸速度為1200位元/秒(bit-per-second)的呼叫器而言，取樣頻率可定為每個位元16次，如此移位寄存器24即需要16個D型觸發(fā)器來儲存這些數(shù)字取樣信號。移位寄存器24的每一個D型觸發(fā)器均系電連接于一位元判定電路(bitdecision circuit)26，其系用來判定儲存于寄存器24中的數(shù)字取樣信號中，占多數(shù)的電壓電平以決定該已接收的數(shù)字信號的電壓電平。如果超過半數(shù)的取樣信號是“高”電位，則位元判定電路26的D端口會產(chǎn)生一個“高”電位，否則就會產(chǎn)生一個“低”電位。如此一來，該已接收的數(shù)字信號內(nèi)所含的雜訊都會被濾掉。若該已接收的數(shù)字信號的電壓電平與前一數(shù)字信號的電壓電平不同，則位元判定電路26會于E端口產(chǎn)生一個用來做輸入信號同步處理的脈沖信號。
對從C端口接收到的數(shù)字信號而言，數(shù)字濾波系統(tǒng)18的處理程序是相同的。寄存器30及位元判定電路32的功能與寄存器24及位元判定電路26一樣，因此不再重述。
兩個位元時鐘回復(fù)電路(bit recovery circuit)28及34的功能是相同的。位元時鐘回復(fù)電路28是用來于F端口產(chǎn)生一預(yù)定頻率的位元時鐘信號，該位元時鐘信號的輸出時間點(diǎn)會利用位元判定電路26所產(chǎn)生的脈沖信號來加以同步。由兩個位元時鐘回復(fù)電路28及34所產(chǎn)生的兩個位元時鐘信號，會由時鐘選擇電路(clock selection circuit)36來決定要選用那一個位元時鐘信號。被選用的位元時鐘信號會被傳送到兩個D型觸發(fā)器38及40，用來將兩個位元判定電路26及32所產(chǎn)生的數(shù)字輸出存入兩個D型觸發(fā)器38及40。而兩個D型觸發(fā)器38及40的數(shù)字輸出，與時鐘選擇電路36所產(chǎn)生的位元時鐘信號，將會輸入數(shù)字處理系統(tǒng)20以做更進(jìn)一步的處理。
請參考圖2。圖2為圖1所示中頻解調(diào)器16的輸入及輸出信號圖。四段頻移鍵控信號共有四個從低到高的不同頻率，B端口及C端口產(chǎn)生的兩個輸出信號代表從A端口輸入的每一個四段頻移鍵控信號的電平(level)。B端口產(chǎn)生的數(shù)字輸出是代表每一電平的最高有效位元(most significant bit)，而C端口產(chǎn)生的數(shù)字輸出是代表每一電平的最低有效位元(least significant bit)。B端口及C端口產(chǎn)生的四個電平(level)“00”，“01”，“11”及“10”代表四個從低頻到高頻的四段頻移鍵控信號。
在圖2中，當(dāng)兩個頻移鍵控信號“00”及“10”先后從A端口被接收到時，C端口會產(chǎn)生一個雜訊42。另外當(dāng)兩個頻移鍵控信號“10”及“00”先后從A端口被接收到時，C端口會產(chǎn)生另一個雜訊44。以上情況是因?yàn)轭l移鍵控信號是模擬信號，因此頻率在連續(xù)的兩個不同電平(level)的頻移鍵控信號之間會連續(xù)地改變。當(dāng)一個“00”頻移鍵控信號后接另一個“10”頻移鍵控信號時，“00”頻移鍵控信號的頻率會連續(xù)地改變成“10”頻移鍵控信號的頻率，在連續(xù)改變的過程中，會經(jīng)過“01”及“11”頻移鍵控信號的頻率。因此在連續(xù)改變的過程中，中頻解調(diào)器16會在B端口及C端口產(chǎn)生“01”及“11”頻移鍵控信號的數(shù)字以反映這種電平變化。中頻解調(diào)器16在連續(xù)改變的過程中會在B端口及C端口產(chǎn)生下列型式的數(shù)字輸出B端口 0011C端口 0110在C端口產(chǎn)生的雜訊42是由四個數(shù)字輸出“0110”中的“11”所形成。而C端口產(chǎn)生的另一雜訊44也是以相同方式在兩個頻移鍵控信號“10”及“00”間的轉(zhuǎn)換過程中產(chǎn)生的，雜訊42及44的寬度可以是一個正常頻移鍵控信號的十分之一到三分之一。
如圖1所述，從C端口輸入的每一個數(shù)字信號會循序地被轉(zhuǎn)換成一復(fù)數(shù)個數(shù)字取樣信號并儲存于寄存器30中。而位元判定電路32會決定該已接收的數(shù)字信號是高電位或是低電位以濾除該已接收的數(shù)字信號內(nèi)所含的所有雜訊。由圖2可以看出雜訊42或44經(jīng)常存在于“00”及“10”頻移鍵控信號之間或是“10”及“00”頻移鍵控信號之間，而每一雜訊的寬度可以是一個正常頻移鍵控信號的十分之一到三分之一不等。這表示當(dāng)雜訊42或44發(fā)生時，儲存于寄存器30內(nèi)的數(shù)字取樣信號有十分之一到三分之一是不正確的。如果該已接收的數(shù)字信號內(nèi)含有極少雜訊，則這種狀況對位元判定電路32來說不會使它產(chǎn)生錯誤的判斷，因?yàn)閮Υ嬖诩拇嫫?0內(nèi)的數(shù)字取樣信號除了少部分受到雜訊42或44的影響外，其余大多都是正確的。但是如果信號接收的環(huán)境是非常吵雜以致于該已接收的數(shù)字信號內(nèi)含有許多雜訊存在，則從該已接收的數(shù)字信號中所取得的不正確的數(shù)字取樣信號會因?yàn)殡s訊42或44的存在而可輕易地超過百分之五十，因而使位元判定電路32產(chǎn)生一錯誤的數(shù)字輸出，這會使信號傳輸效率大大地降低。由此可知，雜訊42及44會降低習(xí)知無線電接收器10的信號傳輸效率。
因此，本發(fā)明的主要目的在于提供一種數(shù)字濾波系統(tǒng)，其可用來對一四段頻移鍵控解調(diào)器的數(shù)字輸出提供一種新的濾波處理方式以解決上述雜訊所衍生的問題。
本發(fā)明提供的一種數(shù)字濾波系統(tǒng)，用來對一頻移鍵控解調(diào)器所產(chǎn)生的第一及第二數(shù)字信號加以濾波，以產(chǎn)生第一及第二已濾波的數(shù)字信號，該頻移鍵控解調(diào)器系用來將一四段頻移鍵控信號解調(diào)變成該第一及第二數(shù)字信號，該系統(tǒng)包含有(1)一第一寄存器用來將該第一數(shù)字信號記錄成復(fù)數(shù)個數(shù)字取樣信號；(2)一第一位元判定電路，用來依據(jù)儲存于該第一寄存器的數(shù)字取樣信號來產(chǎn)生一第一電壓電平，若該第一電壓電平與該第一數(shù)字信號之前一數(shù)字信號所產(chǎn)生的電壓電平不同時，該第一位元判定電路會產(chǎn)生一脈沖信號；(3)一位元時鐘回復(fù)電路用來依據(jù)一預(yù)定的頻率來產(chǎn)生一位元時鐘信號，前述第一位元判定電路所產(chǎn)生的脈沖信號系用來將該位元時鐘回復(fù)電路所產(chǎn)生的位元時鐘信號加以同步；(4)一第一D型觸發(fā)器，用來在該位元時鐘信號出現(xiàn)時，將該第一位元判定電路所產(chǎn)生的第一電壓電平加以儲存，并依據(jù)該第一電壓電平產(chǎn)生前述的第一已濾波數(shù)字信號；(5)一第二寄存器用來將該第二數(shù)字信號記錄成復(fù)數(shù)個數(shù)字取樣信號；(6)一第二位元判定電路，用來依據(jù)儲存于該第二寄存器的復(fù)數(shù)個預(yù)定的數(shù)字取樣信號來產(chǎn)生一第二電壓電平；以及(7)一第二D型觸發(fā)器，用來在該位元時鐘信號出現(xiàn)時，將該第二位元判定電路所產(chǎn)生的第二電壓電平加以儲存，并依據(jù)該第二電壓電平產(chǎn)生前述的第二已濾波數(shù)字信號。
結(jié)合附圖描述本發(fā)明的實(shí)施例，以使更清楚地理解本發(fā)明。
附圖簡要說明圖1為用來接收四段頻移鍵控信號的傳統(tǒng)無線電接收器的方框圖；圖2為圖1所示中頻解調(diào)器的輸入及輸出信號；圖3為本發(fā)明無線電接收器的方框圖；圖4為圖3所示無線電接收器的時序圖。
圖3為本發(fā)明無線電接收器50的方框圖。無線電接收器50包含有一天線12用來接收四段頻移鍵控的射頻信號，一射頻轉(zhuǎn)換器14用來將已接收的射頻信號轉(zhuǎn)換成中頻信號，一中頻解調(diào)器16用來將從A端口接收到的每一中頻信號轉(zhuǎn)變成B端口及C端口輸出的兩個數(shù)字信號，以代表每一已接收的四段頻移鍵控信號的電平(level)，一數(shù)字濾波系統(tǒng)52用來將已接收的數(shù)字信號內(nèi)所含的各種雜訊濾掉，及一數(shù)字處理系統(tǒng)20用來處理已濾波的數(shù)字信號。
在數(shù)字濾波系統(tǒng)52中，取樣時鐘電路22，寄存器24，位元判定電路26及寄存器30的功能，與圖1數(shù)字濾波系統(tǒng)18中相對應(yīng)的電路功能相同。系統(tǒng)52中有兩部分和系統(tǒng)18有所不同。第一個差別是，位元時鐘回復(fù)電路28被用來代替系統(tǒng)18中的位元時鐘回復(fù)電路28和34及時鐘選定電路36，而第二個差別是系統(tǒng)52有一新的位元判定電路54用來代替系統(tǒng)18的位元判定電路32。
在圖1中，每一個位元時鐘回復(fù)電路28和34都是用來產(chǎn)生相同預(yù)定頻率的位元時鐘信號，而且每一位元時鐘回復(fù)電路都是被與其相連的位元判定電路26或32所產(chǎn)生的脈沖信號加以同步。由于位元判定電路26或32所產(chǎn)生的每一個脈沖信號都是依據(jù)中頻解調(diào)器16的B端口或C端口所產(chǎn)生的數(shù)字信號的前緣(leading edge)來產(chǎn)生，因此兩個位元時鐘回復(fù)電路28及34所產(chǎn)生的兩個位元時鐘信號之間的時間差異，與一個頻移鍵控信號的時間寬度來相比是微不足道的。況且在C端口產(chǎn)生的數(shù)字信號的前緣時常會被圖2所示的雜訊42或44干擾，而在B端口產(chǎn)生的數(shù)字信號則無類似情況。因此在圖3中，位元時鐘回復(fù)電路28所產(chǎn)生的位元時鐘信號被選為兩個D型觸發(fā)器38和40的位元時鐘信號的唯一來源，而圖1所示的位元時鐘回復(fù)電路34及時鐘選定電路36則被除去。
位元判定電路54包含有三個輸入端口56，電連接于寄存器30的中間三個D型觸發(fā)器(未標(biāo)示)之上。位元判定電路54包含有三個“與”門(ANDgate)58及一個“或”門(OR gate)60用來決定是否有兩個或兩個以上的“1”從三個輸入端口56輸入。與圖3之位元判定電路26相比較，位元判定電路26電連接于寄存器24的所有D型觸發(fā)器，而位元判定電路54則僅電連接于寄存器30的中間三個D型觸發(fā)器之上，這是因?yàn)閳D2顯示由C端口所輸入的數(shù)字信號的前緣或后緣都有可能受到雜訊42及44的影響，因此這些由一個C端口輸入的數(shù)字信號的前緣或后緣部分所產(chǎn)生的數(shù)字取樣信號，都被位元判定電路54忽略，以減少錯誤的數(shù)字取樣信號。
請參考圖4。圖4為圖3所示無線電接收器50的時序圖。在此一時序圖中，三組數(shù)字信號“00”，“10”及“00”由中頻解調(diào)器16的B端口及C端口連續(xù)地輸入。當(dāng)數(shù)字信號從“00”到“10”以及從“10”到“00”的轉(zhuǎn)換過程中，中頻解調(diào)器16會于C端口上產(chǎn)生雜訊42及44，這與圖2所示的雜訊42及44產(chǎn)生原因相同。由位元時鐘回復(fù)電路28以一預(yù)定頻率所產(chǎn)生的位元時鐘信號標(biāo)示于F端口。當(dāng)B端口輸入的前緣62或后緣64被位元判定電路26偵測到時，其會產(chǎn)生一脈沖信號(未顯示)來將位元時鐘回復(fù)電路28加以同步，圖4顯示由位元時鐘回復(fù)電路28輸出的兩個位元時鐘信號66及68與B端口輸入的前緣62及后緣64大略地同步。
由取樣時鐘電路22產(chǎn)生的取樣時鐘信號顯示于J端口。當(dāng)寄存器24收到一個取樣時鐘信號時，寄存器24會將從B端口輸入的數(shù)字信號取樣并將取樣所得的數(shù)字取樣信號存入寄存器24中。當(dāng)寄存器30收到同樣的取樣時鐘信號時，寄存器30也會將從C端口輸入的數(shù)字信號取樣并將取樣所得的數(shù)字取樣信號存入寄存器30中。所有寄存器24的D型觸發(fā)器(未標(biāo)示)皆電連接于位元判定電路26，其將決定儲存在寄存器24內(nèi)的一個已接收的數(shù)字信號的數(shù)值。當(dāng)儲存在寄存器24中數(shù)字取樣信號超過一半是“1”時，在位元判定電路26中由D端口輸出一個數(shù)字信號“1”，如編號70所示。位元判定電路26在D端口上所產(chǎn)生的數(shù)字信號輸出大約比從B端口輸入的數(shù)字信號慢半個周期。
寄存器30中所含的D型觸發(fā)器數(shù)量與寄存器24相同，但是只有中間三個D型觸發(fā)器與位元判定電路54相連，因此位元判定電路54的輸出將由中間三個D型觸發(fā)器內(nèi)所存的數(shù)字取樣信號來決定，而不是由全部D型觸發(fā)器來決定。位元判定電路54之輸出如H端口所示，兩個同時與前緣62及后緣64一起產(chǎn)生的雜訊42及44會被忠實(shí)地在H端口上再轉(zhuǎn)換成雜訊72及74。位元判定電路54在H端口上所產(chǎn)生的數(shù)字信號輸出也大約比從C端口輸入的數(shù)字信號慢半個周期。
D型觸發(fā)器38及40的儲存時間是被位元時鐘回復(fù)電路28所產(chǎn)生的位元時鐘信號所控制。由于F端口所示的每一個位元時鐘信號大約與B端口及C端口輸入的每一數(shù)字信號的起始點(diǎn)同步，而且和位元判定電路24及54從D端口及H端口輸出的每一數(shù)字信號的中間點(diǎn)同步，因此被存入兩個D型觸發(fā)器的數(shù)字信號和從B端口及C端口輸入的前一個數(shù)字信號完全相同。
舉例來說，當(dāng)位元時鐘信號68出現(xiàn)時，兩個數(shù)字信號“10”已經(jīng)由B端口及C端口完全輸入，而此時由D及H端口所產(chǎn)生的輸出則分別地被存入D型觸發(fā)器38及40中。在此一儲存過程中，再生于H端口的雜訊72會被濾掉。同樣的，當(dāng)位元時鐘信號76出現(xiàn)時，另外兩個數(shù)字信號“00”在D端口及H端口所產(chǎn)生的輸出會分別地被存入D型觸發(fā)器38及40中，而在H端口再生的雜訊74也在此被濾掉。
由C端口輸入的數(shù)字信號中所含的雜訊42及44以及其它雜訊之所以會被數(shù)字濾波系統(tǒng)52濾掉的原因是因?yàn)?，可能被雜訊42及44影響到的數(shù)字信號的前緣及后緣部分所產(chǎn)生的數(shù)字取樣信號，在存入D型觸發(fā)器40時，都已被位元判定電路54忽略，位元判定電路54在此時僅依據(jù)該數(shù)字信號之中間部分所產(chǎn)生的三個數(shù)字取樣信號來決定該已接收數(shù)字信號的電壓電平。由位元時鐘回復(fù)電路28產(chǎn)生的位元時鐘信號是用來標(biāo)定存入D型觸發(fā)器40的時間點(diǎn)。位元判定電路54用來決定該已接收數(shù)字信號的電壓電平所需要的數(shù)字取樣信號的數(shù)量可隨著一個數(shù)字信號中間部分的寬度而改變，這個中間部分是指該數(shù)字信號不會受到前緣及后緣的雜訊42及44所影響的部分。
權(quán)利要求
1.一種數(shù)字濾波系統(tǒng)，用來對一頻移鍵控解調(diào)器所產(chǎn)生的第一及第二數(shù)字信號加以濾波，以產(chǎn)生第一及第二已濾波的數(shù)字信號，該頻移鍵控解調(diào)器系用來將一四段頻移鍵控信號解調(diào)變成該第一及第二數(shù)字信號，該系統(tǒng)包含有(1)一第一寄存器，用來將該第一數(shù)字信號記錄成復(fù)數(shù)個數(shù)字取樣信號；(2)一第一位元判定電路，用來依據(jù)儲存于該第一寄存器的數(shù)字取樣信號來產(chǎn)生一第一電壓電平，若該第一電壓電平與該第一數(shù)字信號之前一數(shù)字信號所產(chǎn)生的電壓電平不同時，該第一位元判定電路會產(chǎn)生一脈沖信號；(3)一位元時鐘回復(fù)電路，用來依據(jù)一預(yù)定的頻率來產(chǎn)生一位元時鐘信號，前述第一位元判定電路所產(chǎn)生的脈沖信號系用來將該位元時鐘回復(fù)電路所產(chǎn)生的位元時鐘信號加以同步；(4)一第一D型觸發(fā)器，用來在該位元時鐘信號出現(xiàn)時，將該第一位元判定電路所產(chǎn)生的第一電壓電平加以儲存，并依據(jù)該第一電壓電平產(chǎn)生前述的第一已濾波數(shù)字信號；(5)一第二寄存器，用來將該第二數(shù)字信號記錄成復(fù)數(shù)個數(shù)字取樣信號；(6)一第二位元判定電路，用來依據(jù)儲存于該第二寄存器的復(fù)數(shù)個預(yù)定的數(shù)字取樣信號來產(chǎn)生一第二電壓電平；以及(7)一第二D型觸發(fā)器，用來在該位元時鐘信號出現(xiàn)時，將該第二位元判定電路所產(chǎn)生的第二電壓電平加以儲存，并依據(jù)該第二電壓電平產(chǎn)生前述的第二已濾波數(shù)字信號。
2.如權(quán)利要求1所述的數(shù)字濾波系統(tǒng)，其中，該第一及第二數(shù)字信號系被用來形成四個電平以代表四個不同頻率的四段頻移鍵控信號，該第一數(shù)字信號代表一電平的最高有效位元，而該第二數(shù)字信號代表一電平的最低有效位元。
3.如權(quán)利要求2所述的數(shù)字濾波系統(tǒng)，其中，該四個不同頻率的四段頻移鍵控信號，從低頻到高頻的電平為“00”，“01”，“11”及“10”。
4.如權(quán)利要求3所述的數(shù)字濾波系統(tǒng)，其中，當(dāng)該頻移鍵控信號從“00”變成“10”或從“10”變成“00”時，該解調(diào)器在該第二數(shù)字信號之前緣會產(chǎn)生一雜訊。
5.如權(quán)利要求4所述的數(shù)字濾波系統(tǒng)，其中，該第二位元判定電路所依據(jù)的用來產(chǎn)生該第二電壓電平的復(fù)數(shù)個預(yù)定的數(shù)字取樣信號，系屬于儲存于該第二寄存器的所有數(shù)字取樣信號中，未受該雜訊影響的數(shù)字取樣信號。
6.如權(quán)利要求1所述的數(shù)字濾波系統(tǒng)，其中，該第一位元判定電路系依據(jù)儲存于該第一寄存器中的復(fù)數(shù)個數(shù)字取樣信號中，占多數(shù)的電壓電平來產(chǎn)生該第一電壓電平。
7.如權(quán)利要求1所述的數(shù)字濾波系統(tǒng)，其中，該第二位元判定電路系依據(jù)儲存于該第二寄存器中的復(fù)數(shù)個預(yù)定的數(shù)字取樣信號中，占多數(shù)的電壓電平來產(chǎn)生該第二電壓電平。
8.如權(quán)利要求1所述的數(shù)字濾波系統(tǒng)，其中，另包含有一取樣時鐘電路用來產(chǎn)生一預(yù)設(shè)頻率的取樣時鐘信號，該第一及第二寄存器中系依據(jù)該取樣時鐘電路所產(chǎn)生的取樣時鐘信號來對該第一及第二數(shù)字信號取樣并將其循序儲存。
全文摘要
一種數(shù)字濾波系統(tǒng),包含第一寄存器,將第一數(shù)字信號記錄;第一位元判定電路,依據(jù)第一數(shù)字取樣信號產(chǎn)生第一電壓電平,若該電平不同于第一數(shù)字信號前的一數(shù)字信號產(chǎn)生的電壓電平時,產(chǎn)生脈沖信號;位元時鐘回復(fù)電路,產(chǎn)生位元時鐘信號;第一D型觸發(fā)器,產(chǎn)生第一已濾波數(shù)字信號;第二寄存器將第二數(shù)字信號記錄;第二位元判定電路,產(chǎn)生第二電壓電平;以及第二D型觸發(fā)器,產(chǎn)生第二已濾波數(shù)字信號。
文檔編號H04L25/06GK1193860SQ9712000
公開日1998年9月23日 申請日期1997年9月29日 優(yōu)先權(quán)日1997年3月18日
發(fā)明者陳長安, 謝炳義 申請人:勁杰科技股份有限公司