專利名稱：數(shù)據(jù)信號傳送的發(fā)射裝置和接收裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字調(diào)頻無線廣播領(lǐng)域，圖文信息按規(guī)約(或稱幀結(jié)構(gòu))生成數(shù)據(jù)信號，數(shù)據(jù)信號通過信道傳送的發(fā)射裝置和接收裝置，發(fā)射裝置包括信息源和發(fā)射電路，接收裝置包括接收電路和收信者。
圖文信息傳送的方法很多，如傳真、電報、計算機(jī)網(wǎng)絡(luò)、圖文電視(電子報紙)等，把圖文信息通過發(fā)射裝置無線發(fā)射，用戶利用專門的接收裝置接收，則有目前廣泛應(yīng)用的無線訊呼系統(tǒng)，所有這些，其傳送原理都相同，就是首先對圖文信息進(jìn)行編碼，編碼格式按規(guī)約(或稱幀結(jié)構(gòu))執(zhí)行，發(fā)射裝置把編碼產(chǎn)生的數(shù)據(jù)信號發(fā)射出去，專門的接收裝置通過信道接收、譯碼，還原成圖文信息并輸出。不同的規(guī)約(或稱幀結(jié)構(gòu))其發(fā)射裝置和接收裝置不同?！秷D像通信》一書(人民郵電出版社，1993年出版)有詳細(xì)介紹。
由于現(xiàn)有的規(guī)約(或稱幀結(jié)構(gòu))決定了現(xiàn)有發(fā)射裝置和接收裝置只能依次發(fā)射和接收圖文信息，且發(fā)射裝置和接收裝置結(jié)構(gòu)復(fù)雜、體積大、成本高。
本發(fā)明的目的是針對目前圖文信息傳送的缺陷，設(shè)計了一種特定的規(guī)約(或稱幀結(jié)構(gòu))，針對這種規(guī)約(或稱幀結(jié)構(gòu))，而專門設(shè)計的數(shù)據(jù)信號傳送的發(fā)射裝置和接收裝置。
本發(fā)明是把多種圖文信息按專門設(shè)計的規(guī)約(或稱幀結(jié)構(gòu))進(jìn)行編碼，利用數(shù)字調(diào)頻無線廣播頻段的一個頻點，通過專門的發(fā)射裝置把數(shù)據(jù)信號發(fā)射出去，專門的接收裝置接收并輸出、存儲。
發(fā)射裝置包括信息源和發(fā)射電路，信息源按規(guī)約(或稱幀結(jié)構(gòu))對圖文信息進(jìn)行編碼，并產(chǎn)生相應(yīng)的數(shù)據(jù)，發(fā)射電路發(fā)射數(shù)據(jù)信號到信道中，其特征是信息源為計算機(jī)系統(tǒng)，圖文信息經(jīng)計算機(jī)系統(tǒng)編碼產(chǎn)生異步并行輸出數(shù)據(jù)，計算機(jī)系統(tǒng)與發(fā)射電路間還有數(shù)據(jù)緩沖系統(tǒng)，數(shù)據(jù)緩沖系統(tǒng)包括a·接收數(shù)據(jù)的雙口存儲器，雙口存儲器兩塊以上，數(shù)據(jù)經(jīng)計算機(jī)總線從一端寫入雙口存儲器，從雙口存儲器的另一端讀出數(shù)據(jù)，兩塊以上的雙口存儲器寫讀交替進(jìn)行；b·控制往雙口存儲器寫和從雙口存儲器讀數(shù)據(jù)的現(xiàn)場可編程門陣列(FPGA)；c·現(xiàn)場可編程門陣列(FPGA)由指令設(shè)置相應(yīng)的邏輯電路，計算機(jī)系統(tǒng)提供的控制信息、地址信息經(jīng)現(xiàn)場可編程門陣列(FPGA)產(chǎn)生寫、讀雙口存儲器數(shù)據(jù)的地址代碼、寫讀信號和控制信號；d·現(xiàn)場可編程門陣列(FPGA)還由指令設(shè)置相應(yīng)的并、串變換邏輯電路，從雙口存儲器讀出的數(shù)據(jù)輸入現(xiàn)場可編程門陣列(FPGA)進(jìn)行并串變換；e·現(xiàn)場可編程門陣列(FPGA)輸出同步串行碼流到發(fā)射電路。
與數(shù)據(jù)信號傳送的發(fā)射裝置相應(yīng)的接收裝置，包括接收電路和收信者，其特征是接收電路還包括a·完成數(shù)據(jù)信號的混頻、濾波、中頻限幅放大、正交檢波、靜噪、數(shù)據(jù)整形的頻率鍵控(FSK)單片接收器，數(shù)據(jù)信號經(jīng)諧振放大器輸入頻率鍵控(FSK)單片接收器；b·完成數(shù)據(jù)信號的時鐘提取、碼流同步、幀同步、頁同步、提取數(shù)字信息、通道信息、狀態(tài)信息、進(jìn)行糾錯處理、最后完成串并轉(zhuǎn)換的現(xiàn)場可編程門陣列(FPGA)，數(shù)據(jù)信號由頻率鍵控(FSK)單片接收器輸入現(xiàn)場可編程門陣列(FPGA)，現(xiàn)場可編程門陣列(FPGA)由指令設(shè)置相應(yīng)的邏輯電路；c·單片計算機(jī)系統(tǒng)，數(shù)據(jù)信號經(jīng)數(shù)據(jù)緩沖區(qū)，由單片計算機(jī)系統(tǒng)控制圖文信息的顯示、打印和圖文、控制信息的存儲；d·顯示圖文信息的顯示系統(tǒng)；e·輸出圖文信息的打印系統(tǒng)；f·存儲圖文、控制信息的存儲系統(tǒng)。
這種專門設(shè)計的規(guī)約(或稱幀結(jié)構(gòu))對多種圖文信息糾錯編碼、對數(shù)據(jù)交織編碼，使發(fā)射裝置和接收裝置能同時發(fā)射和接收多種圖文信息。大規(guī)模集成電路的采用，使得發(fā)射裝置和接收裝置結(jié)構(gòu)簡單，體積小、成本低。
圖1是發(fā)射裝置原理框圖。
圖2是接收裝置原理框圖。
圖3是接收裝置的另一原理框圖。
本發(fā)明的最佳實施例結(jié)合


如下發(fā)射裝置多種圖文信息經(jīng)計算機(jī)系統(tǒng)編碼，產(chǎn)生異步并行輸出數(shù)據(jù)到計算機(jī)數(shù)據(jù)總線，數(shù)據(jù)緩沖系統(tǒng)中的兩塊雙口存儲器IDT7132寫讀交替進(jìn)行，即一塊雙口存儲器IDT7132寫入計算機(jī)數(shù)據(jù)總線的數(shù)據(jù)，另一塊雙口存儲器IDT7132中的數(shù)據(jù)則讀出到現(xiàn)場可編程門陣列(FPGA)PGA84，讀入到現(xiàn)場可編程門陣列(FPGA)PGA84的數(shù)據(jù)進(jìn)行并串變換，現(xiàn)場可編程門陣列(FPGA)PGA84由指令設(shè)置相應(yīng)的并、串變換邏輯電路，現(xiàn)場可編程門陣列(FPGA)PGA84還由指令設(shè)置相應(yīng)的邏輯電路，使由計算機(jī)系統(tǒng)提供的控制信息、地址信息經(jīng)現(xiàn)場可編程門陣列(FPGA)PGA84產(chǎn)生寫、讀雙口存儲器數(shù)據(jù)的地址代碼、寫讀信號和控制信號，數(shù)據(jù)經(jīng)數(shù)據(jù)緩沖系統(tǒng)輸出同步串行碼流到發(fā)射電路。
接收裝置數(shù)據(jù)信號經(jīng)諧振放大器輸入頻率鍵控(FSK)單片接收器MC3356，完成數(shù)據(jù)信號的混頻、濾波、中頻限幅放大、正交檢波、靜噪、數(shù)據(jù)整形，然后輸入現(xiàn)場可編程門陣列(FPGA)EPF10K10，完成數(shù)據(jù)信號的時鐘提取、碼流同步、幀同步、頁同步、提取數(shù)字信息、通道信息、狀態(tài)信息、進(jìn)行糾錯處理、最后完成串并轉(zhuǎn)換，現(xiàn)場可編程門陣列(FPGA)EPF10K10由指令設(shè)置相應(yīng)的邏輯電路，數(shù)據(jù)信號經(jīng)數(shù)據(jù)緩沖區(qū)，由單片計算機(jī)AT89C51系統(tǒng)控制圖文信息的顯示、打印和圖文、控制信息的存儲；接收裝置中的現(xiàn)場可編程門陣列(FPGA)、單片計算機(jī)系統(tǒng)、顯示圖文信息的顯示系統(tǒng)中的控制電路、存儲圖文和控制信息的存儲系統(tǒng)也可集成為一特制的大規(guī)模集成電路(ASIC)芯片。
權(quán)利要求
1．由信息源、發(fā)射電路組成的數(shù)據(jù)信號傳送的發(fā)射裝置，其特征是信息源為計算機(jī)系統(tǒng)，多種圖文信息經(jīng)計算機(jī)系統(tǒng)按專門設(shè)計的規(guī)約(或稱幀結(jié)構(gòu))編碼產(chǎn)生異步并行輸出數(shù)據(jù)，計算機(jī)系統(tǒng)與發(fā)射電路間還有數(shù)據(jù)緩沖系統(tǒng)，數(shù)據(jù)緩沖系統(tǒng)包括a．接收數(shù)據(jù)的雙口存儲器，雙口存儲器兩塊以上；b．控制往雙口存儲器寫和從雙口存儲器讀數(shù)據(jù)的現(xiàn)場可編程門陣列(FPGA)；c．計算機(jī)系統(tǒng)提供的控制信思、地址信息經(jīng)現(xiàn)場可編程門陣列產(chǎn)生寫、讀雙口存儲器中數(shù)據(jù)的地址代碼、寫讀信號、控制信號，現(xiàn)場可編程門陣列由指令設(shè)置相應(yīng)的邏輯電路；d．現(xiàn)場可編程門陣列還由指令設(shè)置相應(yīng)的并、串變換邏輯電路，從雙口存儲器讀出的數(shù)據(jù)輸入現(xiàn)場可編程門陣列進(jìn)行并串變換；e．現(xiàn)場可編程門陣列輸出同步串行碼流到發(fā)射電路。
2．按權(quán)利要求1所述的發(fā)射裝置，其特征是現(xiàn)場可編程門陣列為PGA84、雙口存儲器為兩塊IDT7132。
3．與數(shù)據(jù)信號傳送的發(fā)射裝置相應(yīng)的接收裝置，其特征是接收電路還包括a·完成數(shù)據(jù)信號的混頻，濾波，中頻限幅放大，正交檢波，靜噪，數(shù)據(jù)整形的頻率鍵控(FSK)單片接收器；b·完成數(shù)據(jù)信號的時鐘提取，碼流同步，幀同步，頁同步，提取數(shù)字信息，通道信息，狀態(tài)信息，進(jìn)行糾錯處理，最后完成串并轉(zhuǎn)換的現(xiàn)場可編程門陣列；c·單片計算機(jī)系統(tǒng)，數(shù)據(jù)信號經(jīng)數(shù)據(jù)緩沖區(qū)，由單片計算機(jī)系統(tǒng)控制圖文信息的顯示、打印和圖文、控制信息的存儲。d·顯示圖文信息的顯示系統(tǒng)；e·打印圖文信息的打印系統(tǒng)；f·存儲圖文、控制信息的存儲系統(tǒng)；
4．按權(quán)利要求3所述的接收裝置，其特征是頻率鍵控單片接收器為MC3356，現(xiàn)場可編程門陣列為EPF10K10，單片計算機(jī)系統(tǒng)的單片機(jī)為AT89C51。
5．按權(quán)利要求3所述的接收裝置，其特征是現(xiàn)場可編程門陣列、單片計算機(jī)系統(tǒng)、顯示圖文信息的顯示系統(tǒng)中的控制電路、存儲圖文和控制信息的存儲系統(tǒng)集成為一特制的大規(guī)模集成電路芯片。
全文摘要
本發(fā)明涉及數(shù)字調(diào)頻無線廣播領(lǐng)域,按規(guī)約(或稱幀結(jié)構(gòu))生成數(shù)據(jù)信號,數(shù)據(jù)信號通過信道傳送的發(fā)射裝置和接收裝置。針對專門設(shè)計的、對多種圖文信息糾錯編碼、數(shù)據(jù)交織編碼的規(guī)約(或稱幀結(jié)構(gòu))所生成的數(shù)據(jù)信號,利用數(shù)字調(diào)頻無線廣播頻段的一個頻點,發(fā)射裝置把交織多種圖文信息的數(shù)據(jù)信號發(fā)射出去,接收裝置接收并顯示、打印、存儲。大規(guī)模集成電路的采用,使得發(fā)射裝置和接收裝置結(jié)構(gòu)簡單,體積小，成本低。
文檔編號H04N1/00GK1226116SQ9812572
公開日1999年8月18日 申請日期1998年12月12日 優(yōu)先權(quán)日1998年1月8日
發(fā)明者宋世鵬, 張良震, 張繼創(chuàng) 申請人:深圳奧沃國際科技發(fā)展有限公司