專利名稱：處理低功率偽隨機碼序列信號的方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及處理低功率偽隨機碼序列信號或偽隨機數(shù)據(jù)序列的方法和裝置，本發(fā)明特別適用于有應(yīng)答能力的電信系統(tǒng)，例如蜂窩電話系統(tǒng)、便攜式數(shù)字信號處理裝置和數(shù)字尋呼系統(tǒng)，當然也可用于別處。
背景技術(shù)：
以擴頻信號或偽隨機碼序列形式傳輸信號的優(yōu)點是幾種信號可以同時在唯一的載頻上傳輸，每種信號可以用各種技術(shù)恢復(fù)，比如相關(guān)技術(shù)，相關(guān)技術(shù)包括使接收信號與碼序列組中的每個碼元進行比較或相乘，并用逐步逼近處理法解擴由比如用付里葉分析那樣的技術(shù)檢測到的每個信號。
本發(fā)明特別適用于例如在PCT專利說明書WO96/14716中公開的類型的應(yīng)答消息的尋呼系統(tǒng)，當然本發(fā)明也可用于別處，在WO96/14716專利說明書中，主站向從站傳輸消息，從站以偽隨機碼序列的形式傳輸?shù)怯浾埱蠛?或?qū)ο⒌暮唵蔚膽?yīng)答。在主站收到的強度在可接受的容錯范圍內(nèi)的擴頻信號可以作為一組來處理。該方法需要通過從收到信號的大量碼序列中匹配出一個有關(guān)的碼序列來解擴信號，并例如通過決定選用碼序列或使用付里葉變換技術(shù)來檢測出登記請求和/或應(yīng)答信號。這兩階段的信號處理是高強度的計算。要做的付里葉變換的數(shù)量限制了系統(tǒng)的容量。這樣，要處理1000個偽隨機碼序列將意味著有時間的代價，時間的代價限制了系統(tǒng)的容量，或者如果為了減少時間的損失，需要增強處理器的能力。因而系統(tǒng)運營者面臨的問題是由于處理每個偽隨機碼序列花費的時間相對的長而造成的運營費用上升，或與為了更快處理偽隨機碼序列所需的強大的處理器聯(lián)系在一起的額外的裝置和運行費用。
發(fā)明的公開本發(fā)明的目的是以更有效的方法幫助處理同時收到的偽隨機碼序列信號。
本發(fā)明的第一方面提供了一種通信系統(tǒng)，該通信系統(tǒng)包括一個主站，該主站具有發(fā)送和接收裝置、以及用于格式化要由所述發(fā)送裝置進行發(fā)送的消息的裝置；還包括一個或多個從站，這個或每個從站具有用于接收來自主站的消息的接收裝置、以及用于以偽隨機碼序列形式發(fā)送信號的裝置，所說的主站的接收裝置適合接收并且同時解碼和檢測接收到的每個偽隨機碼序列。
本發(fā)明的第二方面提供了一種在通信系統(tǒng)中使用的主站，該通信系統(tǒng)包括至少所說的主站和至少一個從站，該從站具有用于以偽隨機碼序列形式發(fā)送信號的裝置，該主站包括發(fā)送和接收裝置、以及用于格式化要由所述發(fā)送裝置進行發(fā)送的消息的裝置；所說的接收裝置適合接收并同時解碼和檢測這個、或多個中的每一個接收到的偽隨機碼序列。
本發(fā)明的第三方面提供了一種用于區(qū)分多個基本上同時出現(xiàn)的不同偽隨機碼序列信號中的每一個信號的方法，包括同時解擴和檢測接收到的偽隨機碼序列信號。
本發(fā)明是建立在這樣的認識之上的，如果作快速付里葉變換(FFT)時，乘法器中使用的常數(shù)考慮到解擴的需要，則處理接收到的偽隨機碼序列信號的全部處理量將減少。
同時解碼和檢測偽隨機碼序列信號的計算機仿真已經(jīng)證明，用這種方法處理偽隨機碼序列信號可以少用20％的計算量，也就是說，用相同的計算裝置投資至少可以多處理10％的信號，這對系統(tǒng)運營者來說非常有益。
當發(fā)送長的數(shù)據(jù)消息到各個不同的地址時，系統(tǒng)控制器可以利用已經(jīng)分配到各地址的用于應(yīng)答的偽隨機碼序列信號來計算常數(shù)。如果應(yīng)答的特性可以預(yù)期，例如YES(是)或NO(否)，這樣，計算量將會進一步減少，因為必須計算的常數(shù)減少了。
在應(yīng)答階段，這些常數(shù)在用于解擴和FFT的“蝶型運算”(butterfly)之中使用。
在本發(fā)明的實施方案中，接收到信號的數(shù)字化形式是通過使用解擴碼和預(yù)先計算好的常數(shù)的組合來同時進行解擴和檢測的。
附圖簡述現(xiàn)在參照附圖，以舉例方式闡述本發(fā)明，其中

圖1是傳輸數(shù)據(jù)消息的傳輸系統(tǒng)示意圖。
圖2是包括系統(tǒng)控制器和基站收發(fā)信機的主站的原理框圖。
圖3是從站的原理框圖。
圖4是“蝶型運算”示意圖。
圖5是實現(xiàn)快速付里葉變換(FFT)的示意圖，和圖6是表明當輸入信號被解擴后FFT的輸出的頻率-幅度圖。
這些圖中，同樣的參考數(shù)字用于表示相應(yīng)的特性。
實現(xiàn)發(fā)明的方式圖1所示可以是傳輸相對長的數(shù)據(jù)消息的系統(tǒng)，例如新聞廣播稿(telescript)，電子郵件或?qū)ず粝到y(tǒng)。為描述的方便，本發(fā)明將參考一高速尋呼系統(tǒng)，該高速尋呼系統(tǒng)是遵循申請人知道的先進的尋呼運營者碼(Advanced Paging Operators Code，即APOC)的協(xié)議來運行的，該協(xié)議規(guī)定發(fā)送的地址碼字和鏈接的消息碼字周期循環(huán)，其周期為6.8秒。每周期包含許多組，例如每周期有持續(xù)時間相等的三組。每組包含一同步碼字，接著有n幀，每幀有m碼字。
尋呼系統(tǒng)至少包括和一個基站收發(fā)信機12相連接的尋呼系統(tǒng)控制器10，如果必要，可以是陸地連接或其它的連接方式。如果有多于一個的基站收發(fā)信機，可以地理位置上分開，并以準同步的方式運行。
所提供的選擇呼叫接收機或從站SS1,SS2的每一個包含一個基站收發(fā)信機，能夠接收來自基站收發(fā)信機12的傳輸并能夠以明顯低于基站收發(fā)信臺12的輸出功率(例如，低于30dB)發(fā)送有限種類的消息，包括確認。發(fā)送的消息是以擴頻信號的形式、特別以偽隨機碼序列的形式，其典型的消息速率是基站收發(fā)信機12傳輸?shù)南⑺俾实?/1000，并且是每比特104數(shù)量級(例如8191時間片)的碼序列長度。
選擇呼叫接收機或從站SS1,SS2的發(fā)送響應(yīng)于尋呼系統(tǒng)控制器10發(fā)出的邀請信號。在一種實現(xiàn)方案里，對第一次邀請信號的清晰地接收的響應(yīng)在第二次重復(fù)邀請信號中確認，從而使得沒有收到確認的那些從站SS1,SS2可以重發(fā)它們的響應(yīng)，這樣，收到確認的從站知道它們發(fā)送的消息已由尋呼系統(tǒng)控制器處理。
圖2表示一系統(tǒng)控制器10和基站收發(fā)信機12相連的安排圖，基站收發(fā)信機12將發(fā)送數(shù)據(jù)消息到特定的從站。系統(tǒng)控制器10包括數(shù)據(jù)消息輸入端18，使輸入的數(shù)據(jù)消息通過基站收發(fā)信臺12的發(fā)送部分12T進行中繼。消息存在存儲器20，從存儲器20輸出到格式化部分22，在格式化部分22給消息添加地址碼字，將消息分成許多按預(yù)定義長度的連續(xù)的碼字，每個碼字包括檢錯/糾錯比特和可選的偶數(shù)奇偶校驗比特。地址碼字存放在存儲器24。所提供的處理器26根據(jù)存放在存儲器28中的程序控制系統(tǒng)控制器的運行。連接到處理器26的還有時鐘/定時器30、邀請信號生成器32、以及用于存貯當解碼和檢測響應(yīng)信號時要使用的預(yù)先計算好的常數(shù)的存儲器34，這些將在后面討論。一旦存儲器20中的數(shù)據(jù)消息在級22中格式化，處理器26使它們通過發(fā)送部分12T進行中繼。數(shù)據(jù)消息的形式可以與任何已知的消息格式一致，這些格式例如APOC,CCIR無線尋呼1號碼(也叫做POCSAG)，或任何其它已知格式或尚未設(shè)計出的格式。一旦消息已被發(fā)送，處理器26安排發(fā)送在32產(chǎn)生的邀請-應(yīng)答信號。
處理器26在傳送完邀請信號后，切換基站收發(fā)信機12去接收并準備好接受基站收發(fā)信機12的接收部分12R收到的信號，到所有從站的出網(wǎng)傳播路徑基本上與入網(wǎng)傳播路徑一致。為了識別以偽隨機碼序列形式發(fā)送的每個響應(yīng)，需要同時解擴每個碼序列并檢測響應(yīng)消息，這些將在后面描述。
接收部分12R的輸出與模擬/數(shù)字轉(zhuǎn)換器13相連，該模擬/數(shù)字轉(zhuǎn)換器13的輸出與微處理器26相連。一個響應(yīng)存儲器27與微處理器26相連，用于存儲檢測到的響應(yīng)，等待以合適的方法(例如電子郵件)發(fā)至指定的接收者。
圖3是從站SS的原理框圖，該從站SS有以偽隨機碼序列形式發(fā)送對邀請信號響應(yīng)的能力。從站SS包括天線36，該天成36與接收級38相連。該接收級38的輸出與解碼器40的輸入相連。微處理器42與解碼器40的輸出相連，并根據(jù)保存在只讀存貯器(ROM)44中的程序控制從站的運行。微處理器42的輸入/輸出與適當?shù)耐ㄖb置46(通知裝置可以是聲音、圖象和/或觸覺形式的)、鍵盤48、數(shù)據(jù)輸出裝置(例如與LCD驅(qū)動器50，它與LCD面板52相連)、以及用于存儲收到和解碼的任何消息的隨機接入存貯器56相連。
在運行中，接收部分38根據(jù)從站SS所遵循的特定的節(jié)約電源的協(xié)議供電。可選的，解碼器40和微處理器42當不需要時可以“睡眠”，微處理器42由內(nèi)部定時器(圖中沒有示意)或中斷信號叫醒，并去叫醒從站的其他部分。當收到一個地址碼字時，該地址碼字被解調(diào)、解碼、糾錯并判斷是否是分配給該從站的地址碼字，或請求從站向主站發(fā)消息的邀請。假定這是一個分配給該從站的地址碼字，根據(jù)微處理器42的程序，通知裝置46可能被激活并通知用戶收到一呼叫。然而，用戶按鍵盤48的一個鍵或數(shù)個鍵可以禁止通知裝置的一個或多個輸出裝置。如果與地址碼字具有相同數(shù)據(jù)速率的短消息緊接著尋呼呼叫被接收，一旦解碼和檢錯/糾錯后，微處理器42使解碼消息存在隨機存儲器RAM56中。通過按鍵盤48上的一個鍵或數(shù)個鍵，用戶可以通知微處理器42從RAM56中讀出消息，送至LCD驅(qū)動器50，使消息在屏52上顯示。迄今為止，所描述的操作非常典型地符合POCSAG標準的多字母數(shù)字尋呼接收機。
圖中所示從站SS包括一低功率發(fā)送器58，由此確認和/或短消息可被中繼至該范圍內(nèi)的一個或任何基站收發(fā)信機。實際的確認或消息由微處理器42產(chǎn)生，將以擴頻信號的形式發(fā)送。一個或更多的近正交偽隨機碼序列可以存儲或產(chǎn)生于級60之中。微處理器42控制從級60中讀出選定的或產(chǎn)生的碼序列，級60與發(fā)送器58相連。碼序列可以是選定的或生成的序列的時移型式序列。碼序列可以代表從站的識別標志和/或收到的消息數(shù)和/或應(yīng)答編碼，如下所述。
碼序列1--該區(qū)域內(nèi)的從站，只用于登記。
碼序列2--收到的最新消息。
碼序列3--讀消息。
碼序列4--應(yīng)答“Yes”(是)。
碼序列5--應(yīng)答“No”(否)。
碼序列6--重發(fā)最新消息。
實際情況中，消息串點對點順序地傳輸?shù)讲煌膹恼?，并在需要從站的?yīng)答的情況下，可能的應(yīng)答數(shù)可以變化。因而，在系統(tǒng)控制器10(圖1和圖2所示)中解碼和檢測接收信號的計算量是很顯著的。
根據(jù)本發(fā)明，來自模數(shù)變換器ADC13(圖2)的數(shù)字信號在微處理器26處理，從而同時解碼和檢測每個偽隨機碼序列，并且在轉(zhuǎn)發(fā)響應(yīng)到響應(yīng)存儲器27之前分配接收者標識。以前，解擴和檢測偽隨機碼序列是通過兩個分立的運算來完成的。第一個運算解擴該序列，第二個運算是執(zhí)行付里葉變換分析以用于檢測。這兩個分立的運算是高強度的。本發(fā)明通過在付里葉變換過程中解擴序列來簡化處理過程，從而減少了處理時間。
付里葉變換(FT)是一種強有力的數(shù)學(xué)工具，可以用于分析時域信號的頻譜，為在有其它信號或噪聲時檢測信號提供基礎(chǔ)。理論上的實現(xiàn)意味著在時間上連續(xù)地、無限期的信號分析。微處理器26記錄數(shù)字的時域采樣形式的模擬信號的表示，這樣，變換可以以有限長度的DFT(分立的付里葉變換)來執(zhí)行。通過利用DFT的對稱性，可以將變換減縮為一些2點DFT，以便使計算機運算量最小。最小2點DFT運算稱為“蝶型運算”，全部變換都執(zhí)行蝶型運算的叫作FFT。因此，F(xiàn)FT是包括許多2點DFT的DFT的數(shù)學(xué)實現(xiàn)。在大量的碼序列中檢測每個偽隨機碼序列可能需要大量的FFT運算，這可以通過有效的解擴和檢測過程加以減少。圖4所示為一簡化的基(radix)2時間分樣(DIT)FFT蝶型運算，其中P和Q是輸入變量，WNK是常數(shù)，有時叫作“旋轉(zhuǎn)因子”(twiddle factor)。
每個蝶型運算包括乘法和數(shù)據(jù)重分配操作。用于乘法處理的旋轉(zhuǎn)因子(或常數(shù))可以預(yù)先計算或在查閱表中得到。
2點DFT(蝶型運算)的一部分運算包含以一個常數(shù)(或旋轉(zhuǎn)因子)來乘數(shù)據(jù)，該常數(shù)由三角函數(shù)(正弦或余弦)導(dǎo)出。這些常數(shù)取決于FFT的總長度。為了使運算速度更快，這些常數(shù)通常預(yù)先計算好并存在存儲器34，存儲器34與微處理器26相連，或被構(gòu)成作為微處理器26的一部分。圖5所示為8點FFT的實現(xiàn)，解擴碼與預(yù)算常數(shù)相組合以用于FFT內(nèi)第一輪2點DFT，由此減少解擴和檢測算法的計算量。此外，在預(yù)計算常數(shù)時可以包括窗函數(shù)或定標函數(shù)，在不增加計算量的情況下進一步增強算法的功能。解擴/FFT運算可以使用更高階基的蝶型運算(例如4或8)來實現(xiàn)，從而加快處理速度?；倪x擇取決于FFT的長度。
圖5所示FFT實現(xiàn)，包括第一組4個乘法器62,64,66,和68,其中包含實數(shù)值的成對的輸入變量X(0),X(4)；X(1),X(5)；X(2),X(6)；和X(3),X(7)分別與同旋轉(zhuǎn)因子組合的解擴碼一起按箭頭70所示加到乘法器上。更具體的是，變量X(0)到X(7)包含了接收到的模擬偽隨機碼序列的數(shù)字化表示，解擴碼是計算機生成碼或從存儲器中讀出的時間片序列。另一組乘法器72,74,76，和78的成對輸入與乘法器62,66；64,68；62,66和64,68成對輸出中的之一分別相連。通常的旋轉(zhuǎn)因子按箭頭80所示加到乘法器上。另一組乘法器82,84,86,和88的成對輸入與乘法器72,74；72,74；76,78和76,78成對輸出中的之一分別相連。乘法器82,84,86,和88的輸出分別包括實數(shù)X(0),X(4),X(2),X(6),X(1),X(5),X(3)和X(7)。
圖6所示為包含由表示成功地解擴后信號的實數(shù)部分所格式化的頻譜的FFT的輸出。信號的頻域出現(xiàn)峰值。因為微處理器26知道生成或選擇了哪個解擴碼，它能決定應(yīng)答的特性和正在被應(yīng)答的消息的始發(fā)者，因而它能中繼對始發(fā)者的應(yīng)答。
為了完整起見，如果信號沒有成功地解擴，頻譜將代表噪聲，沒有可辨識的峰值。
通過閱讀本發(fā)明，其它的改進對本領(lǐng)域的技術(shù)人員來說是很明顯的。這些改進可以包括其它特征，這些特征可能在電信系統(tǒng)及其部件的設(shè)計、制造和應(yīng)用已經(jīng)得知，并且這些特征可能取代或附加到上述特征上。
工業(yè)應(yīng)用有應(yīng)答能力的電信系統(tǒng)，例如蜂窩電話系統(tǒng)、便攜式數(shù)字信號處理裝置和數(shù)字尋呼系統(tǒng)。
權(quán)利要求
1．一種通信系統(tǒng)，包括一個主站，該主站具有發(fā)送和接收裝置、以及用于格式化要由所述發(fā)送裝置進行發(fā)送的消息的裝置；還包括一個或多個從站，這個或每個從站具有用于接收來自主站的消息的接收裝置、及以用于以偽隨機碼序列形式發(fā)送信號的裝置，所說的主站的接收裝置適合接收并且同時解碼和檢測接收到的每個偽隨機碼序列。
2．權(quán)利要求1的通信系統(tǒng)，其特征在于，主站的接收裝置包括用于以一序列的乘法和數(shù)據(jù)重分配操作的方式來執(zhí)行快速付里葉變換(FFT)、并且用預(yù)定義碼序列來乘接收到的偽隨機碼序列的裝置。
3．權(quán)利要求2的通信系統(tǒng)，其特征在于，用于乘法運算的系數(shù)保存在查閱表中。
4．一種在通信系統(tǒng)中使用的主站，該通信系統(tǒng)包括至少所說的主站和至少一個從站，從站具有用于以偽隨機碼序列形式發(fā)送信號的裝置，主站包括發(fā)送和接收裝置、以及用于格式化要由所述發(fā)送裝置進行發(fā)送的消息的裝置；所說的接收裝置適合接收并同時解碼和檢測這個、或多個中的每一個接收到的偽隨機碼序列。
5．權(quán)利要求4的主站，其特征在于，主站接收裝置包括用于以一序列乘法和數(shù)據(jù)重分配操作的方式來執(zhí)行快速付里葉變換(FFT)、并且用預(yù)定義碼序列來乘接收到的偽隨機碼序列的裝置。
6．權(quán)利要求5的主站，其特怔在于，用于乘法運算的系數(shù)保存在查閱表中。
7．一種用于區(qū)分多個基本上同時出現(xiàn)的不同偽隨機碼序列信號中的每一個信號方法，包括同時解擴和檢測接收到的偽隨機碼序列信號。
8．權(quán)利要求7的方法，其特征在于，同時解擴和檢測包括用預(yù)定義的碼序列同時來乘接收到的偽隨機碼序列信號，并以一序列乘法和數(shù)據(jù)重分配操作的方式來應(yīng)用快速付里葉變換。
全文摘要
通信系統(tǒng)包括具有發(fā)送和接收裝置(12)的主站(10)、用于格式化成要由發(fā)送裝置進行發(fā)送的消息的裝置、以及一個或多個的從站(SS1,SS2),這個或每個從站具有用于接收來自主站消息的接收裝置、以及用于以偽隨機碼序列形式發(fā)送信號的裝置,所說的主站的接收裝置適合接收并且同時解碼和檢測收到的這個或每個偽隨機碼序列。該同時解擴和檢測過程包括用預(yù)定義的碼序列同時對接收到的偽隨機碼序列的數(shù)字化樣本進行相乘并執(zhí)行快速付里葉變換。
文檔編號H04B1/707GK1219311SQ98800285
公開日1999年6月9日 申請日期1998年1月7日 優(yōu)先權(quán)日1997年1月15日
發(fā)明者P·M·雷爾夫 申請人:皇家菲利浦電子有限公司