專利名稱：用于轉(zhuǎn)接數(shù)據(jù)幀的設(shè)備與方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于將來自多條輸入線路的輸入數(shù)據(jù)幀轉(zhuǎn)接為多條輸出線路上的輸出數(shù)據(jù)幀的設(shè)備與方法。具體地，提供一種用于轉(zhuǎn)接包括分為幾個子信道時隙的數(shù)據(jù)幀的設(shè)備與方法。本發(fā)明的設(shè)備與方法能以任意速率(即以正常的時隙速率或以子信道的子速率)執(zhí)行這樣的數(shù)據(jù)幀的有效轉(zhuǎn)接。
這樣的正常速率或子速率轉(zhuǎn)接在電信網(wǎng)絡(luò)中特別有益，特別是在使用PCM鏈路(脈碼調(diào)制鏈路)的電信網(wǎng)絡(luò)中特別有益。而且，發(fā)現(xiàn)本發(fā)明的設(shè)備與方法對于測試與仿真設(shè)備有廣泛的應(yīng)用，其中數(shù)據(jù)幀需要在多條輸入線路與多條輸出線路之間進(jìn)行轉(zhuǎn)接。
在給定結(jié)構(gòu)的電信網(wǎng)絡(luò)中，在連接更多的用戶而不擴(kuò)展電信網(wǎng)絡(luò)的設(shè)施時，要求更多的容量。這對于其中以快速率增加新的(移動)用戶給網(wǎng)絡(luò)的移動蜂窩電信網(wǎng)絡(luò)尤為真實(shí)。能認(rèn)為每個新用戶將新信道用于信息的發(fā)送與接收，并因此一旦增加新用戶，顯而易見的要求增加信道的數(shù)量。
電信網(wǎng)絡(luò)核心中(例如，交換機(jī)與基站之間或基站發(fā)射機(jī)站與移動用戶之間)的物理連接通常是基于幀的數(shù)據(jù)發(fā)送與接收的PCM鏈路(脈碼調(diào)制鏈路)。即，在PCM鏈路或PCM線路上在以例如125us(8kHz)(2048kb/s)的固定幀速率發(fā)送/接收的連續(xù)幀中發(fā)送數(shù)據(jù)。此幀能根據(jù)系統(tǒng)類型將該幀細(xì)分為一定數(shù)量的時隙(也稱為信道)，一般為32或24個時隙。每個時隙具有已是正常電話語音質(zhì)量的8kb/s的速率傳送信息數(shù)據(jù)(即語音數(shù)據(jù))的容量。例如，一個時隙由8比特組成并對應(yīng)于一個單條PCM鏈路上64kb/s的傳輸速率(全速率)，其中將語音分別在每個時隙中編碼為8比特的信息數(shù)據(jù)。
然而，現(xiàn)代壓縮/解壓縮技術(shù)允許將語音數(shù)據(jù)壓縮/解壓縮為比8比特更少數(shù)量的比特，即利用較小數(shù)量的比特將語音代碼轉(zhuǎn)接為較低數(shù)據(jù)速率。因此，在要連接新的用戶站時，不在移動電信系統(tǒng)中增加一個另外的完全新的信道，網(wǎng)絡(luò)中資源的更有益與有效的使用是執(zhí)行語音數(shù)據(jù)的壓縮/解壓縮，并將時隙進(jìn)一步細(xì)分為幾個子時隙或子信道。
可以將時隙細(xì)分為子時隙或子信道的另一方面是在也使用PCM鏈路上的時隙的系統(tǒng)中的模塊之間信令信息的傳輸。此信令信息能以較低速率發(fā)送，即利用每秒較少比特發(fā)送，將整個時隙用于此信令數(shù)據(jù)是資源的浪費(fèi)。
在一個時隙例如由8個比特組成并對應(yīng)于PCM鏈路上64kb/s(以全速率)的傳輸速率時，則使用4比特的子時隙(子信道)將使用相應(yīng)的32kb/s的速率(子速率)，其中一個時隙分為兩個子時隙。同樣地，1比特的子時隙給出8kb/s的速率且每個時隙8個子時隙。如果一個信道具有n*8kb/s的帶寬，其中n＝1…7，則n＝1可稱為具有半速率的子速率信道，n＝2可稱為具有全速率的子速率信道，并且2＜n＜8可稱為具有增強(qiáng)速率的子速率信道。正常速率信道(全信道)具有64kb/s的速率。顯然，參見一條PCM鏈路，一系列幀之中各個幀均可以不同地細(xì)分為不同子速率的子信道。
在電信網(wǎng)絡(luò)中，需要許多交換機(jī)與轉(zhuǎn)接設(shè)備，例如將來自多條輸入線路的輸入數(shù)據(jù)幀轉(zhuǎn)接為多條輸出線路上的輸出數(shù)據(jù)幀。已有良好建立的技術(shù)用于全速率轉(zhuǎn)接，即轉(zhuǎn)接具有許多(32或24)相等帶寬(例如64kb/s)的時隙的分組或幀。然而，使用具有不同子速率的子信道的技術(shù)是最近研制的新想法，并對轉(zhuǎn)接設(shè)備中的硬件提出了新的要求，因?yàn)榕f的全速率轉(zhuǎn)接設(shè)備一般不能處理進(jìn)一步細(xì)分為子時隙或子信道的時隙的轉(zhuǎn)接。
因而，需要研制不僅處理正常速率轉(zhuǎn)接而且也處理子速率轉(zhuǎn)接的新的轉(zhuǎn)接結(jié)構(gòu)。
使用常規(guī)的正常速率轉(zhuǎn)接器的子速率轉(zhuǎn)接圖1表示用于在輸入與輸出線路i1，o1；i2，o2上利用具有負(fù)責(zé)子信道或子時隙轉(zhuǎn)接的附加子速率轉(zhuǎn)接器SRS的正常速率轉(zhuǎn)接器NRS，將數(shù)據(jù)幀從一個轉(zhuǎn)接網(wǎng)絡(luò)終端SNT A轉(zhuǎn)接到另一轉(zhuǎn)接網(wǎng)絡(luò)終端SNT B的組轉(zhuǎn)接子系統(tǒng)GSS。
利用均包含許多時隙的一條或多條物理鏈路將該子速率轉(zhuǎn)接器SRS連到正常的轉(zhuǎn)接器。此子速率轉(zhuǎn)接器SRS能將來自正常速率轉(zhuǎn)接器的任一時隙的任一比特回連到此正常速率轉(zhuǎn)接器NRS的任一時隙中的任一比特。
圖2表示20kb/s子速率連接中輸入數(shù)據(jù)幀IDF中的一個時隙與輸出數(shù)據(jù)幀ODF的一個時隙的示例。使用至正常速率轉(zhuǎn)接器NRS的子速率轉(zhuǎn)接分機(jī)，能利用以下三個步驟建立從轉(zhuǎn)接網(wǎng)絡(luò)終端SNT A的子速率信道X至轉(zhuǎn)接網(wǎng)絡(luò)終端SNT B上的子速率信道Y的連接1、在正常速率轉(zhuǎn)接器中建立從包含子信道X的SNT A上的時隙至子速率轉(zhuǎn)接器SRS上的任一空閑時隙的64kb/s連接。
2、在正常速率轉(zhuǎn)接器NRS中，建立從子速率轉(zhuǎn)接器SRS上的任何其他空閑時隙至包含子信道Y的SNT B上的時隙的連接。
3、在子速率轉(zhuǎn)接器SRS中，在步驟1與2中選擇的時隙的比特位置的合適比特之間進(jìn)行連接。
圖3表示利用64K實(shí)施的組轉(zhuǎn)接子系統(tǒng)GSS。子速率轉(zhuǎn)接器SRS(由每個平面的子速率轉(zhuǎn)接模塊SRSM構(gòu)成)通過8對時分轉(zhuǎn)接模塊TSM連到正常轉(zhuǎn)接器，以給出4K個位置MPU。時分轉(zhuǎn)接模塊TSM使以新接口替代的DL2接口具有512時隙，但未改變其轉(zhuǎn)接功能。RR表示地區(qū)處理器，并且SPM是空分轉(zhuǎn)接模塊，而CLM是在組轉(zhuǎn)接子系統(tǒng)GSS內(nèi)提供同步的時鐘模塊。
由于子速率轉(zhuǎn)接器能將任何一個時隙連到任何一個時隙，所以不需要連接時分轉(zhuǎn)接模塊ISM中的語音存儲器。對于每個輸出時隙的每個比特，子速率轉(zhuǎn)接器SRS必須在控制存儲器中具有一個存儲位置。此控制存儲位置的入口定義了應(yīng)讀出的轉(zhuǎn)接模式存儲器中的特定比特。因此，為了連接大于8kb/s的信道，必須也寫入許多控制存儲位置。例如，為了建立圖2所示的24kb/s連接，要求寫入三個控制存儲位置。然而，保證子信道的比特在輸出時隙中處于與輸入時隙中相同的順序。
如所意識到的，(組轉(zhuǎn)接系統(tǒng)GSS中的)時分轉(zhuǎn)接模塊TSM是僅用于全速率信道的時分轉(zhuǎn)接模塊。圖1、3中的附加模塊SRS與SRSM能進(jìn)行子速率轉(zhuǎn)接。例如，附加模塊SRSM處理輸入的8條PCM鏈路和輸出的8條PCM鏈路。因此，SRSM由8個相同的基本模塊組成(圖3)，每個模塊處理輸入的8條PCM鏈路并生成輸出的一條PCM鏈路。這首先要求存儲所有信道的一個幀并隨后以不同的順序讀出此數(shù)據(jù)。
圖3的子速率轉(zhuǎn)接模塊的結(jié)構(gòu)更具體地表示在圖4中。圖4涉及權(quán)利要求1與權(quán)利要求21的前序特征a)、b)、c)。這里，將來自多條輸入線路i1，i2…iN(N＝8)的輸入數(shù)據(jù)幀轉(zhuǎn)接為多條輸出線路O1，O2…OM(M＝8)上的輸出數(shù)據(jù)幀。一般地，N≠M(fèi)是有效的，然而，在下面，將考慮N＝M的情況。如從圖4中能看出的，為了將8條PCM鏈路轉(zhuǎn)接為8條PCM輸出鏈路，必須使用64個幀存儲緩沖器FSB，每個FSB存儲相應(yīng)輸入數(shù)據(jù)幀的一個完整幀。第一轉(zhuǎn)接模式存儲器SPM選擇將在此時隙中讀出的比特位置(即，對應(yīng)于此時隙中的子時隙的比特)，而第二轉(zhuǎn)接模式存儲器SPM′從存儲在相應(yīng)幀存儲緩沖器FSB中的(32或24)時隙中選擇時隙。如從圖4中看出的，硬件要求是擴(kuò)展這樣的子速率轉(zhuǎn)接器。而且，子速率轉(zhuǎn)接模塊SRSM限制為8條PCM鏈路并依賴于時分轉(zhuǎn)接模塊TSM來轉(zhuǎn)接子速率信道。例如，16條PCM鏈路的子速率轉(zhuǎn)接器必須使用兩個TSM模塊和兩個SPSM模塊。而且，對于每條輸出PCM鏈路，必須緩沖來自所有8條輸入PCM鏈路的整個PCM幀，如圖4所示。
使用附加子速率轉(zhuǎn)接器到常規(guī)全速率轉(zhuǎn)接器(圖1)的優(yōu)點(diǎn)是能以一般為2Mb/s的PCM比特率完成幀存儲緩沖器FSB的讀。然而，硬件要求是例如擴(kuò)展涉及電路板水平的輸入的16條PCM鏈路和輸出的16條PCM鏈路實(shí)施，兩個子速率轉(zhuǎn)接模塊SRSM由16個假定為233×160mm2的標(biāo)準(zhǔn)歐洲印制電路板的電路板(加上兩個時分轉(zhuǎn)接模塊TSM)組成。如果此結(jié)構(gòu)應(yīng)增加為多于16的輸入與輸出的PCM鏈路，則顯然硬件要求甚至是利用附加到常規(guī)全速率轉(zhuǎn)接器的子速率轉(zhuǎn)接器的此結(jié)構(gòu)的更多擴(kuò)展。
因此，本發(fā)明的目的是提供執(zhí)行包括全速率與子速率時隙的數(shù)據(jù)幀的有效快速轉(zhuǎn)接而不需要擴(kuò)展硬件的一種轉(zhuǎn)接設(shè)備與轉(zhuǎn)接方法。
利用將來自多(N)條輸入線路的輸入數(shù)據(jù)幀轉(zhuǎn)接為多(M)條輸出線路上的輸出數(shù)據(jù)幀的設(shè)備來實(shí)現(xiàn)此目的，此設(shè)備包括a)幀存儲器，用于存儲輸入數(shù)據(jù)幀；b)轉(zhuǎn)接模式存儲器，用于存儲預(yù)定的轉(zhuǎn)接模式；和c)控制裝置，用于從所述存儲的輸入數(shù)據(jù)幀的比特位置中選擇比特，并用于根據(jù)所述存儲的預(yù)定轉(zhuǎn)接模式將所述選擇的比特分配到輸出數(shù)據(jù)幀上的比特位置；其特征在于d)所述幀存儲器包括編號為j＝2-K的均存儲所有輸入線路的所有輸入數(shù)據(jù)幀的幀存儲器；e)所述轉(zhuǎn)接模式存儲器包括編號為j＝2-K的均存儲與相應(yīng)的一個所述幀存儲器相關(guān)的預(yù)定轉(zhuǎn)接模式的轉(zhuǎn)接模式單元；和f)所述控制裝置用于根據(jù)存儲在相關(guān)的第j轉(zhuǎn)接模式單元中的相應(yīng)轉(zhuǎn)接模式，從存儲在第j幀存儲器中的輸入數(shù)據(jù)幀中順序地選擇相應(yīng)數(shù)量的M/K個比特，其中j＝1-K，并同時將所述選擇的比特分配到包括M/K條輸出線路的預(yù)定輸出線路子組上的輸出數(shù)據(jù)幀上的比特位置。
而且，利用將來自多(N)條輸入線路的輸入數(shù)據(jù)幀轉(zhuǎn)接為多(M)條輸出線路上的輸出數(shù)據(jù)幀的一種方法來實(shí)現(xiàn)此目的，此方法包括以下步驟a)在幀存儲器中存儲輸入數(shù)據(jù)幀；b)在轉(zhuǎn)接模式存儲器中存儲預(yù)定的轉(zhuǎn)接模式；和c)由控制裝置從所述存儲的輸入數(shù)據(jù)幀的比特位置中選擇比特并根據(jù)所述存儲的預(yù)定轉(zhuǎn)接模式將所述選擇的比特分配到輸出數(shù)據(jù)幀上的比特位置；其特征在于以下步驟d)在編號為j＝2-K的幀存儲器中存儲所有輸入線路的所有輸入數(shù)據(jù)幀；e)在編號為j＝2-K的轉(zhuǎn)接模式單元中存儲與相應(yīng)一個所述幀存儲器相關(guān)的預(yù)定轉(zhuǎn)接模式；和f1)從存儲在第j幀存儲器中的輸入數(shù)據(jù)幀中順序選擇相應(yīng)數(shù)量的M/K比特；和f2)根據(jù)存儲在相關(guān)的第j轉(zhuǎn)接模式單元(SPMj)中的相應(yīng)轉(zhuǎn)接模式，將所述選擇的比特同時分配到包括M/K條輸出線路的預(yù)定輸出線路子組上輸出數(shù)據(jù)幀上的比特位置。
這樣的方法與這樣的設(shè)備能更經(jīng)濟(jì)、有效地利用不同的緩沖技術(shù)與特殊控制邏輯來執(zhí)行子速率轉(zhuǎn)接。能利用最少數(shù)量的標(biāo)準(zhǔn)部件在所建議的模塊中完成實(shí)施。作為比較，為了實(shí)施輸入的16條PCM鏈路和輸出的16條PCM鏈路，有關(guān)電路板水平，本發(fā)明的設(shè)備與方法僅占用一個標(biāo)準(zhǔn)歐洲印制電路板，而無需如上結(jié)合圖1-4所解釋的附加時分轉(zhuǎn)接模塊TSM。
本發(fā)明的設(shè)備與方法主要基于并行利用幾個幀存儲器和幾個轉(zhuǎn)接模塊單元并將輸出線路組合為許多子組的概念。與各自幀存儲器相關(guān)的轉(zhuǎn)接模塊單元則在已順序地從利用轉(zhuǎn)接模塊所表示的比特位置中讀出相應(yīng)的比特值之后同時分別分配輸出線路子組上的比特。
有益的是，以高于將比特讀入幀存儲器中的時鐘速率從存儲的輸入數(shù)據(jù)幀中順序選擇比特和同時分配所選擇的比特到輸出線路子組上的輸出數(shù)據(jù)幀上的比特位置。因而，能保證以比特與幀同步方式將比特分配到所有輸出數(shù)據(jù)幀上。
有益的是，對于16條PCM輸入鏈路與16條PCM輸出鏈路的系統(tǒng)，僅與前面圖4所示相同大小的一個轉(zhuǎn)接模式存儲器一起使用兩個并行工作幀存儲器。此轉(zhuǎn)接模式存儲器僅不同地分為分別用于相應(yīng)幀存儲器的奇與偶轉(zhuǎn)接模式的轉(zhuǎn)接模式單元。因此，由于僅有一個轉(zhuǎn)接模式存儲器和僅有兩個幀存儲器用于輸入的16條PCM鏈路和輸出的16條PCM鏈路，所以硬件要求顯著少于附加子速率轉(zhuǎn)接器中的硬件要求。
本發(fā)明的設(shè)備與方法的還一優(yōu)點(diǎn)是具有通用可調(diào)節(jié)的轉(zhuǎn)接功能而無負(fù)面影響。此設(shè)備與方法能以良好平衡的硬件設(shè)備來實(shí)施，其中使用最少量的標(biāo)準(zhǔn)部件，并且張馳定時要求預(yù)期在部件與電路板水平上沒有實(shí)際困難。此實(shí)施在電路板的部件利用與生產(chǎn)方面相當(dāng)經(jīng)濟(jì)。因而，由于轉(zhuǎn)接模塊分為并行工作單元，其中每個單元以高于PCM比特率的速率(例如，16輸入/輸出結(jié)構(gòu)中的PCM比特率的8倍)利用張馳定時工作在時間共享處理中，所以子速率轉(zhuǎn)接要求較少的硬件并且仍能以輸入PCM數(shù)據(jù)幀的比特率操作。
本發(fā)明的其他有益實(shí)施例與改善可以從從屬權(quán)利要求中獲取。下面，將結(jié)合其實(shí)施例并結(jié)合


本發(fā)明。
通過下面結(jié)合附圖的詳細(xì)描述，將會更好地完全理解本發(fā)明和它的許多優(yōu)點(diǎn)及目的。在這些附圖中圖1表示將子速率轉(zhuǎn)接器附加到常規(guī)正常速率轉(zhuǎn)接器NRS的建議；圖2表示24kb/s子速率連接的示例；圖3表示具有用于圖1中建議的附加結(jié)構(gòu)的子速率轉(zhuǎn)接模塊的組轉(zhuǎn)接子系統(tǒng)結(jié)構(gòu)；
圖4表示圖1所示的子速率轉(zhuǎn)接器SRS的邏輯結(jié)構(gòu)的示例；圖5表示本發(fā)明的子速率轉(zhuǎn)接器SRS的整體結(jié)構(gòu)；圖6表示圖1所示的子速率轉(zhuǎn)接器RSR的內(nèi)容的整體圖；圖7表示使用圖6的轉(zhuǎn)接模式存儲器SPM的子速率轉(zhuǎn)接；圖8-1表示根據(jù)本發(fā)明的包括用于將來自多(N)條輸入線路的輸入數(shù)據(jù)幀轉(zhuǎn)接為多(M)條輸出線路上的輸出數(shù)據(jù)幀的多(K)個并行工作單元的設(shè)備；圖8-2表示包括用于奇與偶PCM輸出鏈路的兩個幀存儲器的圖8-1中設(shè)備的實(shí)施例；圖9表示由圖8-1與圖8-2中的轉(zhuǎn)接模式存儲器SPM執(zhí)行的一般轉(zhuǎn)接功能；圖10-1表示控制單元為了順序地從存儲的輸入數(shù)據(jù)幀中選擇比特并用于同時將這些比特分配給子組的PCM輸出線路而執(zhí)行的比特處理；圖10-2表示圖8-2中使用的奇與偶轉(zhuǎn)接模式單元SPMo、SPMe的內(nèi)容；圖11表示由本發(fā)明設(shè)備的拷貝裝置執(zhí)行的廣播功能，其中使用修改的轉(zhuǎn)接模式以便同時地將輸入數(shù)據(jù)幀的一個比特拷貝到輸出數(shù)據(jù)幀上幾個比特位置。
在整個附圖中，相同或相似的標(biāo)號表示所有實(shí)施例中相同或相似的部件。
下面，首先將結(jié)合圖5說明本發(fā)明的子速率轉(zhuǎn)接設(shè)備的一般結(jié)構(gòu)。然而，應(yīng)注意本發(fā)明的設(shè)備是不限于僅處理子速率轉(zhuǎn)接或全速率轉(zhuǎn)接的一般結(jié)構(gòu)而是分為時隙的數(shù)據(jù)幀的任意組合，其中時隙又分成子信道，甚至在每個時隙中能使用不同的大小。實(shí)際上，本發(fā)明方法與設(shè)備是面向比特的而不是面向信道的，并因此執(zhí)行比特轉(zhuǎn)接而無需明確知道時隙實(shí)際上如何細(xì)分為子信道。在整個描述中，術(shù)語“轉(zhuǎn)接”和“交換”或“轉(zhuǎn)接設(shè)備”和“交換設(shè)備”等用于表示同一功能，即將任意輸入線路上的比特、子信道、全部信道或幀傳送到一條或多條任意輸出線路上。
本發(fā)明設(shè)備的一般結(jié)構(gòu)圖5表示本發(fā)明設(shè)備SRS的系統(tǒng)圖，此SRS是用于通過輸入接口INTi與輸出接口INTo將來自多(N)條輸入線路i1，i2…iN的輸入數(shù)據(jù)幀轉(zhuǎn)接為多(M)條輸出線路O1，O2…On，OM上的輸出數(shù)據(jù)幀的子速率轉(zhuǎn)接器。輸入線路與輸出線路能是包括具有任意組合的全速率或任何子速率時隙的速度高達(dá)2048Mb/s的數(shù)據(jù)幀的PCM鏈路。如上所述，本發(fā)明設(shè)備不是面向時隙而是面向比特的，所以PCM鏈路可以包括全速率或任何子速率的數(shù)據(jù)幀。
圖6表示類似于圖4的圖5所示的子速率轉(zhuǎn)接器SRS的內(nèi)容概圖，此子速率轉(zhuǎn)接器SRS包括用于存儲來自多條PCM輸入線路i1…iN的輸入數(shù)據(jù)幀的幀緩沖器FSB。轉(zhuǎn)接模式存儲器SPM類似于圖4的轉(zhuǎn)接模式存儲器SPM、SPM′，用于存儲預(yù)定的轉(zhuǎn)接模式SP(也參見圖7)?？刂蒲b置CU用于從幀存儲緩沖器FSB中存儲的輸入數(shù)據(jù)幀的比特位置中選擇比特并用于根據(jù)所述轉(zhuǎn)接模式存儲器SPM中存儲的預(yù)定轉(zhuǎn)接模式SP將所選擇的比特分配到PCM輸出線路上的輸出數(shù)據(jù)幀上的比特位置。圖6中的子速率轉(zhuǎn)接器SRS以如上所述由多達(dá)32個時隙(總共256個比特)構(gòu)成的PCM幀格式工作。幀存儲器FSB存儲來自所有輸入PCM線路i1…iN的所有輸入數(shù)據(jù)幀并且相應(yīng)數(shù)量的M條輸出PCM線路O1…OM上的輸出數(shù)據(jù)幀利用從任一輸入數(shù)據(jù)幀中的任一比特位置開始順比特方向的比特選擇并通過將選擇的比特分配到輸出數(shù)據(jù)幀上的特定比特位置來生成。
在圖6中，轉(zhuǎn)接模式存儲器SPM可以認(rèn)為是一個單獨(dú)的存儲單元并且?guī)鎯彌_器FSB可以認(rèn)為包含許多類似于圖4幀存儲器用于將每條輸入PCM線路交叉連接到每條PCM線路的幀存儲器。
本發(fā)明的第一實(shí)施例圖8-1表示本發(fā)明設(shè)備的第一實(shí)施例，具體地表示如一般在圖6中示出的轉(zhuǎn)接模式單元和幀存儲器的并行結(jié)構(gòu)。如圖8-1所示，子速率轉(zhuǎn)接設(shè)備SRS包括許多獨(dú)立定義的單元u1，u2…uj…uk。因此，子速率轉(zhuǎn)接設(shè)備SRS分成如可以從圖8-1中取出的并行工作單元。每個單元包含轉(zhuǎn)接模式單元SPMl…SPMj…SPMk和相關(guān)的幀存儲器FSMl…FSMj…FSMk。每個幀存儲器存儲如利用輸入PCM線路接口INTi與相應(yīng)幀存儲器之間的連接所示的所有輸入線路的所有輸入數(shù)據(jù)幀。每個轉(zhuǎn)接模式單元SPMj存儲預(yù)定轉(zhuǎn)接模式，用于從存儲的輸入數(shù)據(jù)幀中的比特位置中選擇比特并用于將相應(yīng)比特分配到在子組輸出線路上的輸出數(shù)據(jù)幀。如利用每個幀存儲器FSMj的輸出上的雙交叉線路所表示的，定義具有每個M/K輸出線路的K個輸出線路子組，其中K是總的輸出線路O1…OM的數(shù)量。輸出線路數(shù)量M可以等于輸入線路數(shù)量N或可以實(shí)際上是不同的數(shù)量(M＝N或M≠N)。
如在下面將看出的，圖8-1中的本發(fā)明設(shè)備的并行結(jié)構(gòu)包括與輸入線路數(shù)量N無關(guān)并與輸出線路數(shù)量M無關(guān)的許多單元uj，然而，必須至少提供兩個單元，即K至少為2。
控制裝置CU執(zhí)行與圖6的一般控制裝置CU類似的功能。即，此控制裝置根據(jù)存儲在相關(guān)轉(zhuǎn)接模式單元SPMj中的相應(yīng)轉(zhuǎn)接模式順序地從存儲在任何一個單元uj的幀存儲器中的輸入數(shù)據(jù)幀中選擇許多M/K比特。在從輸入數(shù)據(jù)幀中順序選擇相應(yīng)數(shù)量的比特之后，此控制裝置CU同時將這些比特分配在單元uj的輸出上的特定輸出線路子組的輸出數(shù)據(jù)幀上。因此，每個單元用于同時分配相應(yīng)子數(shù)量的M/K比特給相應(yīng)數(shù)量的M/K輸出線路。
如上所述，控制裝置在一個比特時間期間處理某一比特位置的所有PCM鏈路。將子速率轉(zhuǎn)接模塊分成并行工作單元保證此定時保持在其中在部件與電路板制造方面避免實(shí)施困難的水平上。
在圖8-1中，不進(jìn)行輸出線路M/K的特定優(yōu)選組合。然而，能以這樣一種方式執(zhí)行輸出線路的子組合，以使第一單元u1負(fù)責(zé)將比特分配到第一輸出線路O1和每個第(1+jM/k)輸出線路O(1+jM/k)的輸出數(shù)據(jù)幀上。第二單元u2用于將比特分配到第二輸出線路O2和每個第(2+jM/K)輸出線路O(2+jM/k)的輸出數(shù)據(jù)幀。第三單元u3分配比特到輸出線路O3和每個O(3+jM/k)輸出線路的輸出數(shù)據(jù)幀上，等等，其中j＝1，2，…K-1。
例如，在提供4個單元uj(K＝4)并使用16條輸入線路(N＝16)和16條輸出線路(M＝16)時，則單元u1的輸出線路子組1能包括具有編號1、5、9、13的輸出線路，單元u2的輸出線路子組2能包括具有編號2、6、10、14的輸出線路，…，并且單元u4的輸出線路子組4能包括具有編號4，8，12，16的輸出線路。即，由于利用K＝4單元一般能處理每單元總數(shù)為8的PCM線路，所以使用每模塊4條PCM線路不是最佳系統(tǒng)(＜8)。
從輸入數(shù)據(jù)幀讀入數(shù)據(jù)比特和將數(shù)據(jù)比特分配到輸出數(shù)據(jù)幀是比特同步的，即對于一個比特的每個并行讀入到所有幀存儲器FSMj來說，同時分配一個比特到所有輸出線路上的所有輸出數(shù)據(jù)幀的比特位置(參見圖10-1)。為保證此，以比輸入PCM線路i1…iN的比特率快M/K倍的速率執(zhí)行利用轉(zhuǎn)接模式單元的比特選擇。即，在讀入一個比特到相應(yīng)的幀存儲器FSMj期間，利用包含在相應(yīng)轉(zhuǎn)接模式單元SPMj中的轉(zhuǎn)接模式順序地從已存儲在幀存儲器中的數(shù)據(jù)幀中分別選擇M/K比特。下面將結(jié)合圖7進(jìn)一步解釋利用此轉(zhuǎn)接模式存儲器的比特的順序選擇和分配。
然而，分別包含在轉(zhuǎn)接模式單元SPMj中的轉(zhuǎn)接模式SP與來自相應(yīng)幀存儲器FSMj的相應(yīng)子組的輸出線路的輸出線路數(shù)量具有直接關(guān)系。即，包含在每個轉(zhuǎn)接模式單元中的順序轉(zhuǎn)接模式僅包含在相應(yīng)子組的M/K輸出線路上轉(zhuǎn)接比特所必需的轉(zhuǎn)接模式。相反地，每個幀存儲器FSMj包含每個幀周期中所有輸入PCM線路i1…iN的所有輸入數(shù)據(jù)幀。因而，每個幀存儲器FSMj具有至少n*N比特的存儲容量(n＝每幀的比特?cái)?shù))。幀存儲器是真正單獨(dú)的存儲單元，用于同時存儲所有輸入線路的所有輸入數(shù)據(jù)幀。轉(zhuǎn)接模式單元SPMj僅需要N/K存儲位置的存儲容量。因此，在圖6中并在圖7中也示出的整個轉(zhuǎn)接模式存儲器SPM可以僅僅細(xì)分為具有不同構(gòu)造的實(shí)體的幾個轉(zhuǎn)接模式單元，以致分別為相關(guān)的幀存儲器FSMj提供單獨(dú)的轉(zhuǎn)接模式SP。因此，轉(zhuǎn)接模式單元實(shí)際上是單獨(dú)的存儲設(shè)備，然而，在容量方面，這些單元一起僅要求與圖7和圖6中的單個存儲裝置相同的存儲容量。
然而，與圖4相反，圖8-1中的并行結(jié)構(gòu)顯著減少有關(guān)存儲器的硬件要求，這是因?yàn)椴辉傩枰總€交叉點(diǎn)上圖4的常規(guī)方案中所示的并行工作單元。在圖8-1中，此子速率轉(zhuǎn)接設(shè)備包括并行工作單元，其中每個單元在相應(yīng)子組的PCM輸出線路上執(zhí)行全速率或分速率轉(zhuǎn)接時利用M/K乘輸入PCM比特率的張馳定時工作在時間分享處理中。因而，本發(fā)明設(shè)備在部件使用和電路板制造方面相當(dāng)經(jīng)濟(jì)。
而且，圖8-1中的設(shè)備是用于輸入線路上和輸出線路上可變數(shù)量的PCM鏈路的可調(diào)節(jié)的通用子速率轉(zhuǎn)接設(shè)備。即，一般來說，在單元數(shù)量K與輸入和輸出線路數(shù)量N、M之間沒有固定的關(guān)系。因此，能以良好平衡的硬件設(shè)備實(shí)施此轉(zhuǎn)接設(shè)備，其中使用最少數(shù)量的標(biāo)準(zhǔn)部件，并且張馳定時要求是使得在部件與板水平上預(yù)期沒有實(shí)際困難。
最好，基本轉(zhuǎn)接設(shè)備可以包括8條輸入線路和8條輸出PCM線路并僅使用一個單元u1，其中以8倍的輸入比特率執(zhí)行比特的順序選擇，然而，具有一次能存儲大于8的輸入數(shù)據(jù)幀的可變緩沖容量。如果此基本單元擴(kuò)展為處理輸入的16條PCM鏈路和輸出的16條PCM鏈路，則此轉(zhuǎn)接設(shè)備可以包含兩個單元u1、u2，其中每個單元又以8倍的輸入比特率執(zhí)行比特的選擇并分配這些比特到相應(yīng)的輸出數(shù)據(jù)幀。如果另一方面要求例如具有32條輸入與輸出的PCM鏈路的較大的子速率轉(zhuǎn)接設(shè)備，則此設(shè)備由4個并行工作單元u1、u2…u4構(gòu)成，這又需要相應(yīng)幀存儲器FSMj中雙倍的容量。然而，這些單元仍以8倍的輸入比特率操作。根據(jù)用于實(shí)現(xiàn)這樣的轉(zhuǎn)接設(shè)備的電路板的大小，此轉(zhuǎn)接設(shè)備仍僅占用一個電路板并因而顯著減少例如圖4的附加子速率轉(zhuǎn)接器中所需的硬件要求。
雖然圖4中用于16條輸入PCM鏈路和16條輸出PCM鏈路的結(jié)構(gòu)仍要求由16個電路板構(gòu)成的兩個子速率轉(zhuǎn)接模塊SRSM(加上兩個轉(zhuǎn)接模塊TSM)，但圖8-1的本發(fā)明的轉(zhuǎn)接系統(tǒng)僅占用一個電路板而無需時分轉(zhuǎn)接模塊TSM。圖8-1的本發(fā)明轉(zhuǎn)接設(shè)備中這些減少的硬件要求是由于使用并行工作單元的事實(shí)，這些工作單元以高于PCM輸入鏈路的輸入比特率的速率順序從相應(yīng)的幀存儲器中選擇比特。
轉(zhuǎn)接模式存儲器的工作原理圖7表示在將轉(zhuǎn)接模式存儲器SPMj用于從輸入線路in上的輸入PCM數(shù)據(jù)幀IDF的比特位置中選擇比特并將這些比特分配到輸出線路Om中的輸出PCM數(shù)據(jù)幀ODF時子速率轉(zhuǎn)接設(shè)備的主要功能。應(yīng)理解圖7表示使用僅包括一個轉(zhuǎn)接模式存儲器與一個幀存儲器的基本單元示例的轉(zhuǎn)接模式存儲器SPMj中的轉(zhuǎn)接模式SP的總的工作原理。下面將結(jié)合圖8-2與圖10-2進(jìn)一步解釋使用兩個轉(zhuǎn)接模式單元和兩個幀存儲器的另一實(shí)施例。圖7用于解釋從一個輸入PCM數(shù)據(jù)幀IDF的各個時隙中順序選擇比特并將這些比特分配到一個輸出PCM數(shù)據(jù)幀ODF。
在圖7中，假定包括例如32個時隙(256個比特)的輸入PCM數(shù)據(jù)幀IDF已存儲在幀存儲器中。此基本功能是在由轉(zhuǎn)接模式存儲器SPMj控制的輸出PCM鏈路Om上生成輸出PCM數(shù)據(jù)幀ODF并從存儲在此幀存儲器中的輸入PCM數(shù)據(jù)幀IDF的比特位置中提取相應(yīng)的比特。應(yīng)注意執(zhí)行面向比特的選擇與分配，其中在轉(zhuǎn)接模式存儲器中定義每個輸出PCM鏈路的每個輸出數(shù)據(jù)幀中所有的256個比特。每個輸出PCM比特描述在它自己的有關(guān)數(shù)據(jù)源(即應(yīng)從哪個輸入PCM數(shù)據(jù)幀中選擇比特和這是哪個比特)的轉(zhuǎn)接模式存儲器的登錄項(xiàng)中。以與相應(yīng)PCM輸出線路Om的相應(yīng)輸出PCM數(shù)據(jù)幀中生成比特的相同順序組織轉(zhuǎn)接模式存儲器中的數(shù)據(jù)。如圖7中所示的，此轉(zhuǎn)接模式的結(jié)構(gòu)是第一PCM鏈路(相應(yīng)地其輸出數(shù)據(jù)幀)上的第一比特0，隨后第二PCM鏈路(其相應(yīng)輸出數(shù)據(jù)幀)上的比特0等等直至最后的PCM鏈路(相應(yīng)地其輸出數(shù)據(jù)幀)上的比特255如利用靠近轉(zhuǎn)接模式存儲器所示的表所表示的列出。
此轉(zhuǎn)接模式因此包括表示將從存儲的輸入數(shù)據(jù)幀中讀出的比特位置的編號的順序表，其中控制裝置CU將所述輸出數(shù)據(jù)幀的比特位置編號BPN用作用于尋址幀存儲器的地址、從所尋址的轉(zhuǎn)接模式單元的存儲位置中讀出比特位置并將此讀出的比特位置用于尋址幀存儲器中的存儲位置。然后，利用轉(zhuǎn)接模式存儲器控制的比特處理模塊讀出所尋址的幀存儲器的存儲位置的比特值，將此比特值分配到輸出數(shù)據(jù)幀的比特位置。除了僅是將比特值分配到輸出幀上所選擇的比特位置之外的類似倒置、設(shè)置、清除或三態(tài)讀出的比特值的比特操作實(shí)際上由轉(zhuǎn)接模式存儲器SPM順比特方向進(jìn)行控制(正如同要讀出的每個比特的地址功能)。即，利用輸出數(shù)據(jù)幀中所需的比特位置所尋址的存儲位置中的登錄項(xiàng)控制此比特處理模塊，此登錄項(xiàng)分別表示將從幀存儲器中讀出的比特值在分配到數(shù)據(jù)幀上所需的比特位置之前應(yīng)保持原樣、倒置、清除或三態(tài)。因此，能執(zhí)行除了只是將讀出的比特值寫到輸出數(shù)據(jù)幀之外的比特操作。
在圖7的示例中，填充在輸出PCM數(shù)據(jù)幀中的當(dāng)前比特位置編號是輸出PCM數(shù)據(jù)幀中第8時隙的編號5，此比特位置編號BPN用于尋址輸出表示將從特定輸入PCM數(shù)據(jù)幀IDF中讀出的比特位置是第15時隙中的比特位置2的數(shù)據(jù)值的轉(zhuǎn)接模式存儲器。隨后，控制裝置從此比特位置號2中讀出比特值并將此比特值分配到輸出PCM數(shù)據(jù)幀的第8時隙中的比特位置號5。
因此，轉(zhuǎn)接模式存儲器中每個存儲位置描述用于一個特定PCM輸出線路Om的輸出PCM數(shù)據(jù)幀中的一個比特，因而利用將轉(zhuǎn)接結(jié)構(gòu)數(shù)據(jù)模式(轉(zhuǎn)接模式)裝載到事先知道的轉(zhuǎn)接模式存儲器SPM中來構(gòu)造此轉(zhuǎn)接設(shè)備SRS?？刂蒲b置以高于輸入PCM比特率的時鐘速率工作，以使它在時間共享處理中在一個PCM比特時間期間能處理某一比特位置上所有輸入線路的所有PCM輸入數(shù)據(jù)幀。例如，在圖7中，轉(zhuǎn)接模式存儲器將處理8條輸入線路和8條輸出線路，則在(8條輸入線路的每個輸入數(shù)據(jù)幀的)一個輸入比特的讀入期間，將分別地將一個輸出比特同時分配在8條輸出線路的相應(yīng)8個輸出數(shù)據(jù)幀上。為了允許此比特同步的讀入與比特輸出，選擇處理必須以是輸入比特率8倍的時鐘速率運(yùn)行。
幀存儲緩沖器的工作原理根據(jù)比特同步的讀入與分配操作，理想地希望僅存儲每個幀周期的一個輸入數(shù)據(jù)幀。即，希望在讀入所有輸入線路的所有輸入數(shù)據(jù)幀的一個比特的處理期間，已同時將一個比特分配到所有輸入線路上的所有輸出數(shù)據(jù)幀。然而，由于當(dāng)前讀入的一個比特不能在存儲之前同時分配到輸出數(shù)據(jù)幀，所以這是不可能的。同樣，在存取還未寫入的比特位置時出現(xiàn)類似問題。
因此，幀存儲器必須至少存儲兩個連續(xù)的輸入數(shù)據(jù)幀，以允許以比特同步方式讀入比特、(以較高的時鐘速率)選擇比特和將比特分配到輸出數(shù)據(jù)幀。
而且，比特的讀入和存儲比特以及比特的選擇與分配要求一些處理時間，以致具有可能引起幀存儲器FSB中僅兩個存儲的輸入數(shù)據(jù)幀重疊的另一延遲。因此，為了保證比特同步的讀與寫，幀存儲緩沖器FSB必須為每條PCM線路總共存儲三個連續(xù)的輸入數(shù)據(jù)幀。因而，PCM輸入數(shù)據(jù)幀與PCM輸出數(shù)據(jù)幀之間的定時關(guān)系正好是兩個幀的延遲(250us)。然而，這保證所有輸入數(shù)據(jù)幀與所有輸出數(shù)據(jù)幀在幀與比特電平上進(jìn)行同步。而且，兩個數(shù)據(jù)幀的時間延遲不引起電信鏈路中的任何問題。
應(yīng)觀察到結(jié)合圖7的一個令人感興趣的方面。盡管圖7基本上能執(zhí)行子速率轉(zhuǎn)接，但不單獨(dú)處理各個時隙或甚至不單獨(dú)處理子時隙。轉(zhuǎn)接模式存儲器不關(guān)心所選擇的比特是屬于全速率的時隙還是屬于較小比特率的子時隙(或子信道)。完全如上所述順比特方向和比特同步地完成轉(zhuǎn)接。
K＝2的轉(zhuǎn)接設(shè)備的實(shí)施例如上所述，控制裝置得在一個比特時間期間處理某一比特位置的所有PCM鏈路。為保證此，定時保持在其中在部件與電路板制造方面避免實(shí)施困難的水平上并且如一般在圖8-1中所示的將子速率轉(zhuǎn)接設(shè)備SRS分成并行工作單元。
在圖8-2中示出使用兩個單元(即一個奇單元和一個偶單元)的實(shí)施例。這里，假定N＝M(參見圖8-1)，即輸入線路數(shù)量與輸出線路數(shù)量相同。由于K＝2，所以將只有兩個輸入線路子組。根據(jù)圖8-2，組合輸出線路子組，以使幀存儲器FSBo用于只分配比特給奇編號的輸出線路，即分配給具有編號1，3，5，7，9…的輸出線路。同樣，F(xiàn)SBe僅用于分配比特在偶編號輸出線路(即具有編號2，4，6，8，10，12的輸出線路)的輸出數(shù)據(jù)幀上。而且，此轉(zhuǎn)接模式存儲器包括兩個轉(zhuǎn)接模式單元，即奇與偶SPMo、SPMe，這兩個單元均只包含用于將比特僅分配給偶或奇輸出線路上的輸出數(shù)據(jù)幀的轉(zhuǎn)接模式SP。
總之，奇與偶轉(zhuǎn)接模式單元要求與圖7所示的單個轉(zhuǎn)接模式存儲器相同的存儲容量，然而，不同地構(gòu)造各個奇與偶轉(zhuǎn)接模式自身。即，如圖10-2中所示的，控制裝置CU僅利用奇編號輸出線路的輸出數(shù)據(jù)幀上的比特位置尋址奇轉(zhuǎn)接模式單元SPMo。同樣，僅利用偶編號輸出線路的輸出數(shù)據(jù)幀上的比特位置尋址偶轉(zhuǎn)接模式單元SPMe。
雖然圖8-2表示N＝M＝16的示例，但對K＝2不限制輸入與輸出線路數(shù)量。如上所述，基本單元包括8條輸入線路與8條輸出線路和一個轉(zhuǎn)接模式單元與一個幀存儲器(K＝1)，下一個重新?lián)Q算的基本轉(zhuǎn)接大小包括具有兩個轉(zhuǎn)接模式單元和兩個幀存儲器(K＝2)的16條輸入與16條輸出線路…。即，重新?lián)Q算基本單元K次產(chǎn)生用于利用K個單元(即K個轉(zhuǎn)接模式單元和K個幀存儲器)將K×8條輸入線路子速率與全速率轉(zhuǎn)接為K*8輸出線路的轉(zhuǎn)接設(shè)備。
比特同步操作圖9表示16條輸入與16條輸出線路情況中圖8-2中實(shí)施例的比特同步操作。如從圖9中明白的，幀存儲器FSM包含用于存儲連續(xù)地在三個幀周期t0、t-1、t-2上輸入的數(shù)據(jù)幀的三個幀存儲單元FSB′、FSB″、FSB。
FSB′存儲在當(dāng)前幀周期t0上從輸入線路讀入的輸入數(shù)據(jù)幀，F(xiàn)SB″存儲在t0之前的一個幀周期(即在t-1上)的輸入數(shù)據(jù)幀，而FSB″存儲在t0之前兩個幀周期(即在t-2上)的輸入數(shù)據(jù)幀。因此，F(xiàn)SB存儲用于在將比特讀入FSB′的同時將比特分配給輸出數(shù)據(jù)幀(即，用于子速率轉(zhuǎn)接功能)的早兩個幀周期讀入的幀。FSB是循環(huán)緩沖器。
幀存儲器和輸出數(shù)據(jù)幀中陰影部分表示從所有輸入數(shù)據(jù)幀同時讀入一個比特X和同時將一個比特X分配(寫)到所有輸出PCM線路1，2，…16上所有輸出數(shù)據(jù)幀ODF。即，在將一個比特X讀入幀存儲緩沖器FSB′的同時，控制裝置將轉(zhuǎn)接模式存儲器SPM用于選擇存儲在幀存儲單元FSB中的輸入數(shù)據(jù)幀的一個比特，以便將此比特分配到輸出數(shù)據(jù)幀ODF中同一(！)比特位置X。
如圖9所示，有可能從在時間t-2存儲的任一輸入數(shù)據(jù)幀中選擇任何一個比特。即，在僅從PCM線路2與PCM線路3的時間t-2上的輸入數(shù)據(jù)幀中選擇和分配一個比特的同時，有可能從一個輸入數(shù)據(jù)幀或?qū)嶋H上從一個時隙或兩個不同時隙或同時從一個時隙的不同子信道中選擇兩個不同的比特，如PCM線路9的t-2的輸入數(shù)據(jù)幀所示的。由于利用轉(zhuǎn)接模式存儲器的選擇與分配是分別對于奇與偶組合的輸出數(shù)據(jù)線路的順序處理，所以明白相應(yīng)子組的輸出線路的比特的分配與選擇必須以高于并行和幀與比特同步到達(dá)輸入數(shù)據(jù)幀的輸入比特率的時鐘速率運(yùn)行。
這在圖10-1中進(jìn)一步示出。圖10-1表示比特處理電平上圖8-2的結(jié)構(gòu)。即，轉(zhuǎn)接模式單元奇SPMo用于奇編號PCM輸出線路1，3，5，7，9，11，13，15的輸出數(shù)據(jù)幀中比特的順序比特選擇和比特分配(比特處理)。同樣，偶轉(zhuǎn)接模式存儲器SPMe用于預(yù)定用于偶編號PCM輸出線路2，4，6，8，10，12，14，16上輸出數(shù)據(jù)幀的比特的比特選擇與比特分配(比特處理)。比特處理模塊從在時間t-2分別存儲在第三幀存儲單元FSBo與FSBe中的輸入數(shù)據(jù)幀中選擇比特。
圖9表示在將幀寫到幀存儲器并生成得到的輸出幀時的整個定時。如圖9所示，由于對于輸入數(shù)據(jù)幀與輸出數(shù)據(jù)幀中一個比特位置X同時完成比特的讀入與分配，所以此操作完全在比特電平上并從而在幀電平上同步。
圖10-1表示兩個并行工作單元如何操作。在每個單元中，在是1/2048＝488ns的輸入幀的一個比特時間期間順序處理8個比特(8條PCM輸入線路之中每條線路一個比特)。這使每個模塊中的基本比特處理速率(用于選擇與分配的時鐘速率)為488us/8＝61ns。
比特處理模塊因而根據(jù)存儲在轉(zhuǎn)接模式存儲器中的轉(zhuǎn)接模式以8倍于PCM比特頻率的時鐘頻率工作，于是在一個輸入PCM比特時間期間能處理所有8條PCM鏈路。控制數(shù)據(jù)流的控制裝置CU主要由兩個狀態(tài)機(jī)構(gòu)成，一個狀態(tài)機(jī)用于將輸入數(shù)據(jù)幀讀入到幀存儲器中，而另一個狀態(tài)機(jī)用于選擇和分配(即生成)輸出線路上輸出數(shù)據(jù)幀上的比特。所有PCM鏈路以比特電平和幀周期電平進(jìn)行同步。
本發(fā)明的子速率轉(zhuǎn)接設(shè)備使用都能僅從一條輸入PCM線路中提取的比特率時鐘和幀時鐘。
子速率轉(zhuǎn)接器利用TTL電平信號加上單獨(dú)的比特率時鐘和單獨(dú)的幀速率時鐘使用輸入與輸出的PCM線路。在此單元外面完成時鐘的提取與信號變換為TTL。
本質(zhì)上用于比特的順序選擇的基本時鐘(在圖9與圖10-1中對于N＝M，8倍X比特率時鐘)能從鎖定到此比特率時鐘的鎖相環(huán)單元中生成。由于能如此從輸入數(shù)據(jù)幀中提取內(nèi)部時鐘速率，所以數(shù)據(jù)幀的轉(zhuǎn)接完全在比特電平與幀電平上進(jìn)行同步。在轉(zhuǎn)接數(shù)據(jù)幀時，在時隙與子時隙之間沒有區(qū)別，總是因?yàn)橐悦嫦虮忍氐姆绞綀?zhí)行轉(zhuǎn)接，而不考慮如上結(jié)合圖4中的可選建議所述的單獨(dú)的時隙(參見時隙選擇器SPM′)。如圖8所示，原則上存儲的數(shù)據(jù)幀的任一比特位置的任一比特值能利用轉(zhuǎn)接模式存儲器讀出并寫(分配)到任一輸出數(shù)據(jù)幀上任何一個任意比特位置。因此，原則上能從幾個幀中選擇數(shù)據(jù)(比特值)，以執(zhí)行多幀轉(zhuǎn)接(這是有可能的，但復(fù)雜)。
此面向比特的轉(zhuǎn)接允許進(jìn)一步的擴(kuò)展，如下面結(jié)合圖11所討論的。
包括拷貝功能的轉(zhuǎn)接設(shè)備的實(shí)施例在圖8-1、圖7、圖8-2中，控制裝置CU能包含用于將從存儲的輸入數(shù)據(jù)幀中選擇的一個特定比特分配到同一輸出數(shù)據(jù)幀中或?qū)嶋H上兩個不同輸出數(shù)據(jù)幀中至少兩個比特位置的拷貝裝置。此拷貝裝置也能將此選擇的比特分配到不同時隙中至少兩個比特位置或分配給同一輸出數(shù)據(jù)幀上的幾個時隙，在圖11中示意地表示。輸入PCM數(shù)據(jù)幀中時隙14的第一比特位置號3的比特值拷貝到相應(yīng)輸出PCM數(shù)據(jù)幀的第7時隙、第12時隙、第19時隙與第29時隙中的比特位置。同樣，此輸入數(shù)據(jù)幀的第14時隙中的第6比特值拷貝到輸出PCM數(shù)據(jù)幀ODF的第7、第12、第19與第29時隙。
即，輸出數(shù)據(jù)幀ODF的第12時隙能包含比特位置號1中的比特值，這是不拷貝到任何其他時隙中的比特值。比特位置號2、3的比特值對應(yīng)從輸入數(shù)據(jù)幀IDF的時隙14的比特位置號3、5中拷貝的比特值。
用于利用轉(zhuǎn)接模式存儲器實(shí)施拷貝或廣播功能的操作類似于在圖7與圖10-2中使用的操作。即，所需要滿足的分別是輸出數(shù)據(jù)幀ODF中的比特位置或分別在此輸出數(shù)據(jù)幀ODF的時隙或子時隙中的比特位置。因此，例如，用于尋址轉(zhuǎn)接模式存儲器的時隙12的比特位置號2導(dǎo)致輸入數(shù)據(jù)幀的時隙14的比特位置號2的比特值的選擇與分配。當(dāng)控制裝置將選擇與分配比特給輸出數(shù)據(jù)幀ODF的時隙19時。利用時隙19的比特位置號尋址的轉(zhuǎn)接模式存儲器登錄項(xiàng)又包含表示輸入數(shù)據(jù)幀IDF的時隙14的比特位置號2的同一數(shù)據(jù)值。因此，時隙14的比特位置號2的比特值也寫入(即，拷貝)到此輸出數(shù)據(jù)幀的第二時隙19中。
此拷貝功能也與圖10-1或圖8-2中一個或兩個轉(zhuǎn)接模式單元SPMo、SPMe中轉(zhuǎn)接模式的結(jié)構(gòu)無關(guān)。此拷貝功能僅表示轉(zhuǎn)接模式存儲器包含表示將不只一次而至少兩次或有可能多次(在圖11的示例中，例如，三次)從存儲的輸入數(shù)據(jù)幀中讀出的特定比特位置的登錄項(xiàng)。完全可以自由地選擇拷貝此比特值的時隙和輸出數(shù)據(jù)幀。因此，僅通過將特殊拷貝轉(zhuǎn)接模式裝載到轉(zhuǎn)接模式存儲器中來實(shí)現(xiàn)此拷貝功能。由于轉(zhuǎn)接功能如上所述工作在比特電平上，所以此拷貝功能僅是轉(zhuǎn)接模式存儲器中轉(zhuǎn)接模式的特殊實(shí)施而無附加的存儲要求。
因此，在轉(zhuǎn)接設(shè)備中進(jìn)行幀或分組轉(zhuǎn)接時，例如，能同時將一個特定輸入數(shù)據(jù)幀拷貝到兩條不同的輸出線路。因而，例如，移動電信系統(tǒng)中的呼叫能同時轉(zhuǎn)接到兩個單個用戶，這在壓縮語音時也是真的，以致各個用戶僅占用子時隙(或子信道)，總是因?yàn)榭截惞δ芡瑯涌闪己玫貞?yīng)用于單個時隙或單個子時隙的拷貝。這是由于轉(zhuǎn)接設(shè)備是面向比特的而不是面向時隙或幀的事實(shí)。
除開將子速率拷貝到幾條PCM輸出線路上幾個時隙的拷貝功能之外，由于面向比特處理，所以比特處理模塊能執(zhí)行比特操作，例如已如上所述的倒置、設(shè)置、清除或三態(tài)操作。即，在轉(zhuǎn)接模式存儲器中具有登錄項(xiàng)而不僅是讀和分配讀出的比特值到相應(yīng)的輸出數(shù)據(jù)幀。
還有，能執(zhí)行檢錯，能確定幀同步差錯并可以檢測PCM時鐘滑動。而且，順比特處理允許數(shù)據(jù)差錯檢測的奇偶比特評估。還有，為了增加冗余度，均如圖8-1、圖8-2構(gòu)造的兩個子速率轉(zhuǎn)接模式可以用于并行工作。在這種情況中，轉(zhuǎn)接模式存儲器SPM實(shí)際上具有在“運(yùn)行”舊的轉(zhuǎn)接模式的同時能寫入新的轉(zhuǎn)接模式的兩個部分。以幀同步啟動(在另一部分中)新模式。
工業(yè)實(shí)用性本發(fā)明轉(zhuǎn)接設(shè)備與方法在電信網(wǎng)絡(luò)中(尤其在移動蜂窩電信網(wǎng)絡(luò)中)或在作為各個幀中各個比特發(fā)送數(shù)據(jù)的測試與模擬系統(tǒng)中找到廣泛應(yīng)用性。此轉(zhuǎn)接設(shè)備能通過使用均操作在時間共享處理中的并行工作單元利用最少的硬件要求完成全速率或子速率轉(zhuǎn)接。此實(shí)施在因此使用的電路部件利用和電路板制造方面相當(dāng)經(jīng)濟(jì)。即，本發(fā)明轉(zhuǎn)接設(shè)備能實(shí)施在233×160mm2的標(biāo)準(zhǔn)歐洲印制電路板(PCB)上或在ASIC設(shè)備中實(shí)施。
本發(fā)明不限于本文所述的特定實(shí)施例與示例，并且本領(lǐng)域技術(shù)人員鑒于上面的教導(dǎo)在所附權(quán)利要求書定義的本發(fā)明范疇內(nèi)能進(jìn)行各種修改與變化。
權(quán)利要求書中的標(biāo)號僅用于示意目的并且不限制所附權(quán)利要求書的范疇。
權(quán)利要求
1.用于將來自多(N)條輸入線路(i1，i2，…in，iN)的輸入數(shù)據(jù)幀(IDF)轉(zhuǎn)接為多(M)條輸出線路(O1，O2，…On，OM)上的輸出數(shù)據(jù)幀(ODF)的一種設(shè)備(SRS；圖8-1，8-2)，包括a)幀存儲器(FSB)，用于存儲輸入數(shù)據(jù)幀；b)轉(zhuǎn)接模式存儲器(SPM)，用于存儲預(yù)定的轉(zhuǎn)接模式(SP)；和c)控制裝置(CU)，用于從所述存儲的輸入數(shù)據(jù)幀的比特位置(0-255)中選擇比特，并用于根據(jù)所述存儲的預(yù)定轉(zhuǎn)接模式(SP)將所述選擇的比特分配到輸出數(shù)據(jù)幀上的比特位置(0-255)；其特征在于d)所述幀存儲器(FSB)包括編號為j＝2-K的均存儲所有輸入線路的所有輸入數(shù)據(jù)幀的幀存儲器(FSBl，F(xiàn)SBj，F(xiàn)SBk)；e)所述轉(zhuǎn)接模式存儲器(SPM)包括編號為j＝2-K的均存儲與相應(yīng)的一個所述幀存儲器相關(guān)的預(yù)定轉(zhuǎn)接模式(SP)的轉(zhuǎn)接模式單元(SPMl，SPMj，SPMk)；和f)所述控制裝置(CU)用于根據(jù)存儲在相關(guān)的第j轉(zhuǎn)接模式單元(SPMj)中的相應(yīng)轉(zhuǎn)接模式從存儲在第j幀存儲器中的輸入數(shù)據(jù)幀中順序地選擇相應(yīng)數(shù)量的M/K個比特，其中j＝1-K，并用于同時將所述選擇的比特分配到包括M/K條輸出線路的預(yù)定輸出線路子組上的輸出數(shù)據(jù)幀上的比特位置。
2.根據(jù)權(quán)利要求1的設(shè)備(圖8-1)，其特征在于通過分別將每條第j輸出線路一起組合在一個子組中來將所述輸出線路組合為所述子組，其中所述控制裝置根據(jù)存儲在第j轉(zhuǎn)接模式存儲器(SMPj)中的轉(zhuǎn)接模式同時將所述選擇的比特分配到每條第j輸出線路上。
3.根據(jù)權(quán)利要求1的設(shè)備(圖8-2)，其特征在于對于K＝2，所述幀存儲器(FSB)包括第一與第二幀存儲器(FSBe，F(xiàn)SBo)，并且所述轉(zhuǎn)接模式存儲器(SPM)包括第一與第二轉(zhuǎn)接模式單元(SPMe，SPMo)，分別用于存儲奇轉(zhuǎn)接模式以便分配比特給第一子組的M/2條奇輸出線路(1，3，5，…M-1)和用于存儲偶轉(zhuǎn)接模式以便分配比特給第二子組的M/2條偶輸出線路(2，4，6，…M)。
4.根據(jù)權(quán)利要求2或3的設(shè)備(圖8-2)，其特征在于K＝2與N＝M＝16，其中所述控制裝置(CU)將所述奇轉(zhuǎn)接模式用于分配比特給具有編號1，3，5，7，9，11，13，15的輸出線路上的輸出數(shù)據(jù)幀，并將所述偶轉(zhuǎn)接模式用于分配比特給具有編號2，4，6，8，12，14，16的輸出線路上的輸出數(shù)據(jù)幀。
5.根據(jù)權(quán)利要求1的設(shè)備(圖9)，其特征在于所述j＝1-K幀單元(FSMl，F(xiàn)SMj，F(xiàn)SMk)之中每一個單元分為第一、第二與第三幀存儲單元(FSB′，F(xiàn)SB″，F(xiàn)SB)，用于分別存儲來自所有所述輸入線路的三個連續(xù)輸入數(shù)據(jù)幀(t0，t-1，t-2)。
6.根據(jù)權(quán)利要求5的設(shè)備(圖9，3)，其特征在于時鐘模塊(CLM)用于提供內(nèi)部時鐘，其中所述控制裝置(CU)將來自所有輸入線路的輸入數(shù)據(jù)幀的相應(yīng)比特位置的一個比特讀入到所述第一幀存儲單元(FSB′)的相應(yīng)比特位置中，同時將分別從所述第三幀存儲單元(FSB)中選擇的一個比特分配到與所述內(nèi)部時鐘同步的所述輸出數(shù)據(jù)幀上相應(yīng)的比特位置。
7.根據(jù)權(quán)利要求6的設(shè)備(圖9)，其特征在于在分配輸出數(shù)據(jù)幀的所有比特時，所述控制裝置通過輸出接口(INT0)將所述輸出數(shù)據(jù)幀輸出到所述輸出線路，而且將存儲的輸入數(shù)據(jù)幀從所述第二幀存儲單元移位到所述第三幀存儲單元并將存儲的輸入數(shù)據(jù)幀從所述第一幀存儲單元移位到所述第二幀存儲單元(FSM″→FSB；FSM′→FSB″)。
8.根據(jù)權(quán)利要求6的設(shè)備(圖9)，其特征在于由所述控制裝置(CU)以比特同步方式執(zhí)行比特的所述讀入、所述選擇與分配，并由所述控制裝置(CU)利用所述內(nèi)部時鐘(CLM)以幀同步方式完成存儲的輸入數(shù)據(jù)幀的所述輸出與移位。
9.根據(jù)權(quán)利要求1的設(shè)備(圖7，11)，其特征在于所述輸入數(shù)據(jù)幀與所述輸出數(shù)據(jù)幀包括均包含預(yù)定數(shù)量比特(0-7)的許多(例如，32或24)時隙，其中所述轉(zhuǎn)接模式單元分別包含用于從輸入幀的一個時隙的比特位置中選擇比特的轉(zhuǎn)接模式，并且所述控制單元(CU)將所述選擇的比特分配給輸出數(shù)據(jù)幀的相應(yīng)時隙。
10.根據(jù)權(quán)利要求1的設(shè)備(圖7)，其特征在于所述轉(zhuǎn)接模式單元分別包含表示將從所述存儲的輸入數(shù)據(jù)幀中讀出的比特位置的編號的順序表作為所述轉(zhuǎn)接模式，其中所述控制單元(CU)使用所述輸出數(shù)據(jù)幀的比特位置編號(BPN)作為用于尋址相關(guān)的幀存儲器的地址、從所述轉(zhuǎn)接模式單元的所述尋址的存儲位置中讀出比特位置、將所述讀出的比特位置用于尋址所述幀存儲器中的存儲位置、讀出所述幀存儲器的所述尋址的存儲位置的比特值并將此比特值分配給所述輸出數(shù)據(jù)幀的所述比特位置。
11.根據(jù)權(quán)利要求10與9的設(shè)備(圖7)，其特征在于所述轉(zhuǎn)接模式單元包含所述輸出數(shù)據(jù)幀的時隙的比特位置的順序表，其中表示將從所述輸入數(shù)據(jù)幀中讀出的所述比特位置是存儲的輸入數(shù)據(jù)幀的任一時隙的任意比特位置。
12.根據(jù)權(quán)利要求1的設(shè)備(圖11)，其特征在于所述控制裝置(CU)包括拷貝裝置(CM)，用于將從所述存儲的輸入數(shù)據(jù)幀中選擇的比特分配到同一輸出幀中至少兩個位置。
13.根據(jù)權(quán)利要求12與9的設(shè)備(圖11)，其特征在于所述拷貝裝置(CM)選擇一個輸入數(shù)據(jù)幀的一個時隙的一個比特并將此比特分配到所述同一輸出數(shù)據(jù)幀的不同時隙中至少兩個比特位置。
14.根據(jù)權(quán)利要求12與9的設(shè)備(圖11)，其特征在于所述拷貝裝置(CM)選擇一個輸入數(shù)據(jù)幀的一個時隙的幾個比特并將這些比特分配到所述同一輸出數(shù)據(jù)幀的幾個時隙中的比特位置。
15.根據(jù)權(quán)利要求12的設(shè)備(圖11)，其特征在于所述拷貝裝置(CM)將從所述存儲的輸入數(shù)據(jù)幀中選擇的比特分配到至少兩個不同輸出數(shù)據(jù)幀中至少兩個比特位置。
16.根據(jù)權(quán)利要求9的設(shè)備(圖7)，其特征在于所述時隙分別包含不同數(shù)量的比特。
17.根據(jù)權(quán)利要求9的設(shè)備(圖7)，其特征在于所述時隙進(jìn)一步分為子信道，每一個子信道均包含所述時隙中包含的預(yù)定子數(shù)量的所述比特。
18.根據(jù)權(quán)利要求4的設(shè)備(圖5)，其特征在于所述輸入線路是具有預(yù)定比特率(2Mb/s)的PCM鏈路，其中用于選擇比特并將比特分配到所述輸出數(shù)據(jù)幀的所述內(nèi)部時鐘是此比特率的8倍(61ns)。
19.根據(jù)權(quán)利要求10的設(shè)備，其特征在于表示將從所述存儲的輸入數(shù)據(jù)幀中讀出的預(yù)定比特位置的所述轉(zhuǎn)接模式存儲器(SPM)中的每個編號具有相關(guān)的比特處理登錄項(xiàng)，表示所讀出的比特值在分配給輸出數(shù)據(jù)幀之前的預(yù)定比特處理功能。
20.根據(jù)權(quán)利要求19的設(shè)備，其特征在于所述比特處理功能表示所述讀出的比特值在分配給所述輸出數(shù)據(jù)幀之前的直接寫入、倒置、設(shè)置、清除或三態(tài)。
21.用于將來自多(N)條輸入線路(i1，i2，…in，iN)的輸入數(shù)據(jù)幀(IDF)轉(zhuǎn)接為多(M)條輸出線路(O1，O2，…On，OM)上的輸出數(shù)據(jù)幀(ODF)的一種方法(圖8-1，8-2)，包括以下步驟a)在幀存儲器(FSB)中存儲輸入數(shù)據(jù)幀；b)在轉(zhuǎn)接模式存儲器(SPM)中存儲預(yù)定的轉(zhuǎn)接模式(SP)；和c)由控制裝置(CU)從所述存儲的輸入數(shù)據(jù)幀的比特位置(0-255)中選擇比特并根據(jù)所述存儲的預(yù)定轉(zhuǎn)接模式(SP)將所述選擇的比特分配到輸出數(shù)據(jù)幀上的比特位置(0-255)；其特征在于以下步驟d)在編號為j＝2-K的幀存儲器(FSBl，F(xiàn)SBjFSBk)中存儲所有輸入線路的所有輸入數(shù)據(jù)幀；e)在編號為j＝2-K的轉(zhuǎn)接模式單元(SPMl，SMj，SPMk)中存儲與相應(yīng)一個所述幀存儲器相關(guān)的預(yù)定轉(zhuǎn)接模式(SP)；和f1)從存儲在第j幀存儲器中的輸入數(shù)據(jù)幀中順序選擇相應(yīng)數(shù)量的M/K比特；和f2)根據(jù)存儲在相關(guān)的第j轉(zhuǎn)接模式單元(SPMj)中的相應(yīng)轉(zhuǎn)接模式同時將所述選擇的比特分配到包括M/K條輸出線路的預(yù)定輸出線路子組上輸出數(shù)據(jù)幀上的比特位置。
全文摘要
本發(fā)明涉及用于將來自多(N)條輸入線路(i
文檔編號H04Q11/08GK1276958SQ98810312
公開日2000年12月13日 申請日期1998年8月20日 優(yōu)先權(quán)日1997年8月21日
發(fā)明者D·安東松, F·馬爾姆奎斯特 申請人:艾利森電話股份有限公司