專利名稱：一種基于64Kbps數(shù)據(jù)交換的開銷處理裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及光傳輸系統(tǒng)，具體地說，涉及SDH(Synchronous Digital Hierarchy同步數(shù)字體系)中具有SDH幀結(jié)構(gòu)的開銷處理。
在SDH中，SDH傳輸幀結(jié)構(gòu)中含有豐富的開銷字節(jié)，可以供用戶進行維護、管理、控制等操作，也可充分利用尚未定義的字節(jié)進行數(shù)據(jù)、音頻等信息的傳送，滿足用戶對額外業(yè)務(wù)的需求，開銷處理在SDH傳輸系統(tǒng)中占有重要的地位。傳統(tǒng)的SDH開銷處理裝置如

圖1所示，包括光電處理模塊、數(shù)據(jù)處理模塊、音頻處理模塊和開銷交叉處理模塊，光電處理模塊外接光纖，數(shù)據(jù)處理模塊和音頻處理模塊外接用戶接口，光電、數(shù)據(jù)、音頻處理模塊都和開銷交叉處理模塊相連。光電處理模塊將各光方向上的開銷信號送到開銷交叉處理模塊進行統(tǒng)一處理，每個光電處理模塊負(fù)責(zé)處理一個光方向上的開銷信號。開銷交叉處理模塊包括交叉處理單元、雙端口緩存處理器和接口電路。由于交叉處理單元只能對統(tǒng)一相位的信號進行交叉處理，而各個光方向上的信號之間必然存在相位差，因此需要有一個雙端口緩存處理器對從光電處理模塊得到的信號進行緩存以調(diào)整到統(tǒng)一的相位。接口電路的功能主要是進行串/并轉(zhuǎn)換，與數(shù)據(jù)處理模塊和音頻處理模塊相連。在開銷交叉處理模塊中，交叉處理單元是用可編程器件來實現(xiàn)開銷信號的交叉、直通、提取和插入操作的，如FPGA(Field Programmable GateArray現(xiàn)場可編程門陣列)或EPLD(Erasable programmable logic device)電路，其中多用FPGA電路實現(xiàn)。傳統(tǒng)的開銷處理裝置存在下列不足1、每個光電處理模塊或數(shù)據(jù)、音頻處理模塊均有多根數(shù)據(jù)線與開銷交叉提取模塊相連，故電路連接復(fù)雜；2、由于開銷信號的交叉、直通、提取和插入需要占用大量的FPGA資源，所以用FPGA實現(xiàn)的交叉處理單元交叉容量小，且難以做到完全無阻塞的交叉處理；3、因為每個模塊都只有特定的接口，所以接口擴充的靈活性差，光電處理模塊與數(shù)據(jù)、音頻處理模塊間不兼容。如果要做到接口兼容，在每個接口都需要用一組專用的通訊線，每增加一個光電處理模塊或數(shù)據(jù)、音頻處理模塊，都要增加這組線，操作起來很復(fù)雜，不方便。
本發(fā)明的目的是提出一種電路連接簡單，大容量，能做到完全無阻塞交叉，并具有靈活擴充接口的基于64Kbps數(shù)據(jù)交換的開銷處理裝置。
本發(fā)明提出一種基于64Kbps數(shù)據(jù)交換的開銷處理裝置，包括64Kbps數(shù)據(jù)交換模塊、光電處理模塊、數(shù)據(jù)處理模塊和音頻處理模塊；64Kbps數(shù)據(jù)交換模塊向光電處理模塊、數(shù)據(jù)處理模塊和音頻處理模塊發(fā)送時鐘和幀脈沖信號，并通過2M數(shù)據(jù)線與上述三個模塊相連。
上面所述的64Kbps數(shù)據(jù)交換模塊是用專用大規(guī)模交換芯片及其輔助電路實現(xiàn)的；所述的每個光電處理模塊包括兩個雙端口緩存處理器和光電處理單元；雙端口緩存處理器的讀寫時鐘是5.184MHZ和2.048MHZ。
上面所述的數(shù)據(jù)處理模塊包括接口電路和數(shù)據(jù)處理單元；音頻處理模塊包括接口電路和音頻處理單元。
下面結(jié)合附圖對本發(fā)明做進一步的詳細(xì)說明。
圖1是傳統(tǒng)的SDH開銷處理裝置結(jié)構(gòu)示意圖；圖2是本發(fā)明所提出的SDH開銷處理裝置結(jié)構(gòu)示意圖；圖3是光電處理模塊示意圖；圖4是64Kbps數(shù)據(jù)交換模塊示意圖；圖5是數(shù)據(jù)和音頻處理模塊示意圖。
圖1在前面部分已經(jīng)做過說明。如圖2所示，開銷處理裝置包括64Kbps數(shù)據(jù)交換模塊、光電處理模塊、數(shù)據(jù)處理模塊和音頻處理模塊；64Kbps數(shù)據(jù)交換模塊向光電處理模塊、數(shù)據(jù)處理模塊和音頻處理模塊發(fā)送時鐘和幀脈沖信號，并通過2M數(shù)據(jù)線與上述三個模塊進行通訊。每個光電處理模塊包括兩個雙端口緩存處理器和光電處理單元；數(shù)據(jù)處理模塊包括接口電路和數(shù)據(jù)處理單元；音頻處理模塊包括接口電路和音頻處理單元。
先介紹一下本發(fā)明裝置各組成模塊的功能和作用。如圖3所示，光電處理模塊包括光/電、電/光轉(zhuǎn)換部分，凈荷處理部分，開銷處理部分和雙端口緩存處理器，主要負(fù)責(zé)進行光/電和電/光轉(zhuǎn)換以及開銷信號的分離與合成。光/電、電/光轉(zhuǎn)換部分處理的是155Mbps、622Mbps或2.5Gbps的標(biāo)準(zhǔn)SDH信號，它把光纖送來的光信號進行光/電轉(zhuǎn)換，然后送入凈荷及開銷處理部分。凈荷及開銷處理是對SDH幀信號的處理，將用于管理和維護的開銷從SDH幀結(jié)構(gòu)中提取出來，將凈荷信號進行串并和并串轉(zhuǎn)換，并提取出5.184Mbps的開銷信號送入雙端口緩存處理器。開銷信號也可以看成是并行信號，因為在處理155Mbps的SDH幀信號時得到的是5.184Mbps的串行碼流，但在處理622Mbps的SDH幀信號時得到的是4個5.184Mbps的并行碼流，處N理2.5Gbps的SDH幀信號時得到的是16個5.184Mbps的碼流。在雙端口緩存處理器中，從5.184Mbps的開銷碼流中提取32個64Kbps的字節(jié)，變成2.048Mbps的信號。傳統(tǒng)的開銷處理裝置是將5.184Mbps的開銷碼流直接送給交叉處理模塊，為了能進行交叉處理，需要在交叉處理模塊對各光電處理模塊的數(shù)據(jù)進行相位對齊，即需要多個雙端口緩存處理器進行相位對齊，本發(fā)明將雙端口緩存處理器移到了光電處理模塊上實現(xiàn)。與前面相對應(yīng)的過程是將處理后的開銷信號經(jīng)雙端口緩存處理器進行速率調(diào)整后與凈荷信號一起合成SDH幀信號，而后轉(zhuǎn)換成光信號通過光纖送往其它站點。
雙端口緩存處理器主要進行相位調(diào)整和速率的轉(zhuǎn)換。利用64Kbps數(shù)據(jù)交換模塊送來的2.048MHZ的時鐘信號對開銷處理部分送出的5.184Mbps的信號進行速率和相位的適配，再送數(shù)據(jù)交換模塊。雙端口緩存處理器允許讀寫時鐘不同步，本發(fā)明的裝置中讀寫時鐘是5.184MHZ和2.048MHZ，即從81個64Kbps開銷字節(jié)提取32個64Kbps字節(jié)，或?qū)?2個64Kbps字節(jié)插入到81個64Kbps字節(jié)的碼流中，利用緩存及讀寫時鐘不同步來達(dá)到相位調(diào)整和速率的轉(zhuǎn)換的目的。所有的雙端口緩存處理器統(tǒng)一由數(shù)據(jù)交換模塊送來的幀脈沖和時鐘進行相位和速率的調(diào)整，以便于以相同的相位進行交換處理。提取電路和插入電路是獨立的，因此每個光電處理模塊包括兩個獨立的雙端口緩存處理器。
64Kbps數(shù)據(jù)交換模塊采用專用大規(guī)模交換芯片及其輔助電路實現(xiàn)。如圖4所示，數(shù)據(jù)交換模塊包含了串/并，并/串的功能，輸入、輸出是標(biāo)準(zhǔn)的2Mbps數(shù)據(jù)信號，含32個64Kbps的時隙，能作到真正無阻塞的交叉，直通，提取和插入處理。在傳統(tǒng)的開銷處理裝置中，用FPGA實現(xiàn)的交叉處理部分受到容量的限制，因為交叉處理需要占用大量的FPGA資源，如果要做到大容量交叉，則必須使用多個FPGA芯片，不但使結(jié)構(gòu)更加復(fù)雜，而且難以做到無阻塞交叉；本發(fā)明的貢獻是將交換領(lǐng)域的用于時隙交換的專用大規(guī)模交換芯片引入SDH開銷處理的交叉處理中，這不但可以很好地解決交叉容量的限制，更可以做到無阻塞的交叉處理。目前使用的專用大規(guī)模交換芯片有MT8985(可以做到128×128個64K的無阻塞交叉)、MT8986(可以做到256×256個64K的無阻塞交叉)、MT8980(可以做到256×256個64K的無阻塞交叉)，處理能力更強的MT90820能做到2048×2048個64K的無阻塞交叉，這不但大大提高了交叉處理的容量更提高了交叉處理的質(zhì)量。專用大規(guī)模交換芯片的數(shù)據(jù)線是標(biāo)準(zhǔn)的2Mbps的HW(Highway)信號線，開銷信號經(jīng)過雙端口緩存處理器后成為相位統(tǒng)一的2.048Mbps的數(shù)據(jù)碼流，進入交換芯片。如果將2Mbps的碼流速度進行提升，如提升到4Mbps或8Mbps，交叉處理的容量可以進一步擴大，而系統(tǒng)僅需將雙端口緩存處理器的2MHZ時鐘提升到4MHZ或8MHZ，因此系統(tǒng)的升級是非常方便的。
圖5是數(shù)據(jù)和音頻處理模塊示意圖。如圖5所示，數(shù)據(jù)處理模塊和音頻處理模塊都包括串/并、并/串電路和用戶接口。串/并轉(zhuǎn)換電路完成串/并轉(zhuǎn)換功能，將2 048Mbps的串行信號轉(zhuǎn)換成64Kbps的并行信號，然后傳給相應(yīng)的用戶接口；數(shù)據(jù)處理模塊輸出到數(shù)據(jù)接口，音頻處理模塊輸出到模擬接口。串/并轉(zhuǎn)換電路的讀寫時鐘是同步的，數(shù)據(jù)和音頻處理模塊的工作時鐘都是由數(shù)據(jù)交換模塊提供的。傳統(tǒng)的開銷處理裝置中，數(shù)據(jù)、音頻處理模塊與數(shù)據(jù)交換模塊的通訊是5.184Mbps的數(shù)據(jù)碼流，本發(fā)明中為2.048Mbps。它們的速率主要由光電處理模塊與數(shù)據(jù)交換模塊的速率來決定，為了提高兼容性，它們的接口速率設(shè)計成與光電處理模塊的接口速率一致。由于數(shù)據(jù)交換模塊對各種來源的信號是平等對待的，所以各個光電處理模塊上的信號可以直接交叉到數(shù)據(jù)或音頻處理模塊；同樣，數(shù)據(jù)或音頻處理模塊的信號可以通過數(shù)據(jù)交換模塊直接送到各光電處理模塊，通過SDH的光信號進行傳輸，為用戶提供各種靈活的音頻業(yè)務(wù)和數(shù)據(jù)業(yè)務(wù)。數(shù)據(jù)處理單元和音頻處理單元分別處理利用開銷字節(jié)為用戶提供的額外的數(shù)據(jù)業(yè)務(wù)和音頻業(yè)務(wù)。它以64K為最小單位進行處理，必要時可將多個64K的開銷信號合并使用，為用戶提供高速接口。
本發(fā)明將交換機中的時隙交換原理引入到SDH的開銷處理中，采用專用大規(guī)模交換芯片對SDH開銷信號進行處理。本發(fā)明將原來在開銷交叉處理模塊中的雙端口緩存處理器移到光電處理模塊實現(xiàn)，將接口電路移到數(shù)據(jù)處理模塊和音頻處理模塊上實現(xiàn)。一方面減輕了開銷交叉處理模塊的負(fù)擔(dān)，另一方面，使開銷交叉處理模塊和光電處理模塊、數(shù)據(jù)處理模塊和音頻處理模塊之間的通訊采用相同速率和格式的2Mbps數(shù)據(jù)碼流。對64Kbps數(shù)據(jù)交換模塊而言，各模塊送來的2Mbps數(shù)據(jù)碼流是平等的，在內(nèi)部的交叉、直通、提取、插入等處理是同等對待的。光電處理模塊送來的碼流中含有所需要提取的開銷字節(jié)，在64Kbps數(shù)據(jù)交換模塊交叉處理后通過2Mbps的HW線送到數(shù)據(jù)處理模塊和音頻處理模塊，數(shù)據(jù)處理模塊和音頻處理模塊再從2Mbps碼流中提取這些開銷字節(jié)并按用戶所要求的接口特性進行轉(zhuǎn)換。反之，用戶接口提供的各種數(shù)據(jù)送到數(shù)據(jù)處理模塊和音頻處理模塊后，轉(zhuǎn)換并插入到2Mbps的碼流中，再經(jīng)過64Kbps數(shù)據(jù)交換模塊交叉后送到相應(yīng)方向上的雙端口緩存處理器，經(jīng)過速率轉(zhuǎn)換然后通過光電處理單元送到光纖上。
由于本發(fā)明的裝置中光電處理模塊、數(shù)據(jù)處理模塊和音頻處理模塊與64Kbps數(shù)據(jù)交換模塊之間的通訊均采用相同速率和格式的2Mbps的HW線，因此簡化了電路連接結(jié)構(gòu)。正是因為各模塊與64Kbps數(shù)據(jù)交換模塊之間的通訊均采用相同的方式，使得本發(fā)明裝置具有靈活的擴展接口，光電處理模塊、數(shù)據(jù)處理模塊和音頻處理模塊之間相互兼容，在接口擴展時具有極大的靈活性。另外，因為采用專用大規(guī)模交換芯片來處理開銷信號，所以可以實現(xiàn)完全無阻塞的交叉、直通、提取和插入處理，而且處理容量也大大增加。例如，如果使用專用大規(guī)模交換芯片MT90820，在系統(tǒng)時鐘為2MHZ的情況下，本開銷處理裝置最多可以提供多達(dá)16個方向的無阻塞交叉，即可以同時處理的光電處理模塊、數(shù)據(jù)處理模塊和音頻處理模塊的數(shù)目可達(dá)16個；最多可處理16個光方向上的開銷信號，提供256個開銷字節(jié)在本站上下，足以滿足用戶的需求。
權(quán)利要求
1.一種基于64kbps數(shù)據(jù)交換的開銷處理裝置，其特征在于包括64kbps數(shù)據(jù)交換模塊、光電處理模塊、數(shù)據(jù)處理模塊和音頻處理模塊；64kbps數(shù)據(jù)交換模塊向光電處理模塊、數(shù)據(jù)處理模塊和音頻處理模塊發(fā)送時鐘和幀脈沖信號，并通過2M數(shù)據(jù)線與上述三個模塊相連。
2.如權(quán)利要求1所述的一種基于64kbps數(shù)據(jù)交換的開銷處理裝置，其特征在于所述的64kbps數(shù)據(jù)交換模塊是用專用大規(guī)模交換芯片及其輔助電路實現(xiàn)的。
3.如權(quán)利要求1所述的一種基于64kbps數(shù)據(jù)交換的開銷處理裝置，其特征在于所述的每個光電處理模塊包括兩個雙端口緩存處理器和光電處理單元。
4.如權(quán)利要求3所述的一種基于64kbps數(shù)據(jù)交換的開銷處理裝置，其特征在于所述的雙端口緩存處理器的讀寫時鐘是5.184MHZ和2.048MHZ。
5.如權(quán)利要求1所述的一種基于64kbps數(shù)據(jù)交換的開銷處理裝置，其特征在于所述的數(shù)據(jù)處理模塊包括接口電路和數(shù)據(jù)處理單元。
6.如權(quán)利要求1所述的一種基于64kbps數(shù)據(jù)交換的開銷處理裝置，其特征在于所述的音頻處理模塊包括接口電路和音頻處理單元。
全文摘要
一種基于64Kbps數(shù)據(jù)交換的開銷處理裝置,包括64Kbps數(shù)據(jù)交換模塊、光電處理模塊、數(shù)據(jù)處理模塊和音頻處理模塊;64Kbps數(shù)據(jù)交換模塊向另外三個模塊發(fā)送時鐘和幀脈沖,并通過2M數(shù)據(jù)線與這三個模塊通訊。64Kbps數(shù)據(jù)交換模塊用專用大規(guī)模交換芯片及輔助電路實現(xiàn);光電處理模塊包括雙端口緩存處理器和光電處理單元;數(shù)據(jù)、音頻處理模塊包括接口電路和數(shù)據(jù)、音頻處理單元。本發(fā)明電路連接簡單,容量大,能做到完全無阻塞交叉,并具有靈活的擴充接口。
文檔編號H04B10/12GK1273464SQ9912308
公開日2000年11月15日 申請日期1999年12月10日 優(yōu)先權(quán)日1999年12月10日
發(fā)明者趙毅, 倪春 申請人:深圳市中興通訊股份有限公司