基于wdm的信號互連方法及基帶單元的制作方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及通信技術(shù)領(lǐng)域，更具體的說，是涉及一種基于WDM (WavelengthDivis1n Multiplexing，波分復(fù)用)的信號互連方法及基帶單元。
【背景技術(shù)】
[0002]隨著無線通信技術(shù)的飛速發(fā)展，帶寬的需求也隨之增長，為了支持大數(shù)據(jù)量通信，現(xiàn)有技術(shù)是通過在不同印制電路板卡(PCB，Printed Circuit Board)間進行信號互連，以滿足大的吞吐量要求。由于PCB板間互連通道數(shù)目和速率制約著板間互連接口數(shù)據(jù)吞吐量的大小，所以在PCB板間進行互連設(shè)計時需要對接口的傳輸帶寬進行考慮。
[0003]目前，在基帶單元(BBU，BaseBand Unit)上業(yè)務(wù)電路板卡，如基帶處理板卡間的信號互連需要通過背板進行轉(zhuǎn)換，其主要通過在基帶處理板卡，主控板板卡與背板板卡上安裝配套的高低速連接器的方式來實現(xiàn)電氣互連?，F(xiàn)有技術(shù)中通常采用兩種方式來增加帶寬:一種方式，是通過增加信號傳輸通道的數(shù)量，即增加不同板卡間的銅互連線的數(shù)量，但是，采用該種專用集成電路方式的管腳數(shù)目會越來越多，PCB的層數(shù)也會增加，從而使得業(yè)務(wù)電路板卡間的信號互連復(fù)雜度和成本增加；另一種方式，是通過提高設(shè)備交換轉(zhuǎn)發(fā)的線速，如使用更高速率的輸入輸出接口電路等，采用這種方式會引發(fā)業(yè)務(wù)電路板卡間的信號互連的信號完整性問題，從而增加整個物理鏈路的設(shè)計難度。此外，高速背板的設(shè)計也面臨著復(fù)雜的信號完整性及EMC (Electro Magnetic Compatibility，電磁兼容)問題。
[0004]由上述可知，采用現(xiàn)有技術(shù)的方式進行業(yè)務(wù)電路板卡間的信號互連，不可避免的引發(fā)一系列的增加設(shè)備設(shè)計和制造的復(fù)雜度，增加成本，增加PCB設(shè)計難度，以及不可避免的高速電信號傳輸時帶來的信號完整性問題和EMC問題。

【發(fā)明內(nèi)容】

[0005]有鑒于此，本發(fā)明提供了一種基于WDM的信號互連方法及基帶單元，以克服由于現(xiàn)有技術(shù)中采用增加信號傳輸通道數(shù)量或采用高速電信號傳輸時，導(dǎo)致的增加系統(tǒng)設(shè)計復(fù)雜度，增加制造成本，增加PCB設(shè)計難度，以及不可避免的高速電信號傳輸時帶來的信號完整性和EMC問題。
[0006]為實現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案:
[0007]一種基于波分復(fù)用WDM的信號互連方法，應(yīng)用于基帶單元，所述基帶單元包括:基帶處理單元基帶處理板卡組、主控板單元主控板板卡和背板板卡，所述基帶處理單板卡組至少包括二塊基帶處理板卡，所述基帶處理板卡組，所述主控板板卡通過光纖與所述背板板卡相連，該方法包括:
[0008]所述基帶處理板卡組內(nèi)的各個基帶處理板卡將基帶處理板內(nèi)需要進行板卡間互連的信號分為低速信號，并行高速信號和串行高速信號，所述基帶處理板卡對所述并行高速信號進行并行轉(zhuǎn)串行處理得到第一信號，并對所述低速信號進行時分復(fù)用處理得到第二信號；
[0009]各個所述基帶處理板卡對各自處理得到的所述第一信號，所述串行高速信號和所述第二信號進行電/光轉(zhuǎn)換；
[0010]各個所述基帶處理板卡將經(jīng)電/光轉(zhuǎn)換后的第一信號調(diào)制至λ A光載波，將經(jīng)電/光轉(zhuǎn)換后的串行高速信號調(diào)制至λ B光載波，將經(jīng)電/光轉(zhuǎn)換后的第二信號調(diào)制至AC光載波，基于WDM技術(shù)將所述λ A光載波，λ B光載波和λ C光載波耦合至同一根光纖并通過所述光纖傳輸至所述背板板卡；其中，每一個所述基帶處理板卡與所述背板板卡通過一根光纖連接；
[0011]所述背板板卡基于WDM技術(shù)對接收的經(jīng)由同一根所述光纖傳輸?shù)男盘栠M行分離處理，獲取對應(yīng)的所述λ A光載波，λ B光載波和λ C光載波，并對所述λ A光載波，λΒ光載波和AC光載波進行光/電轉(zhuǎn)換，得到還原后的所述第一信號，所述串行高速信號和所述第二信號；
[0012]所述背板板卡將所述還原后的所述第一信號，所述串行高速信號和所述第二信號引入所述背板板卡上的第五現(xiàn)場可編程邏輯門陣列FPGA區(qū)處理后轉(zhuǎn)發(fā)。
[0013]優(yōu)選的，所述主控板板卡監(jiān)控所述基帶處理板卡組內(nèi)各個基帶處理板卡的基帶數(shù)據(jù)流量，當所述基帶處理板卡組內(nèi)任一基帶處理板卡基帶數(shù)據(jù)流量大于閾值時，確定其為數(shù)據(jù)擁塞基帶處理板卡；
[0014]所述主控板板卡向所述第五FPGA區(qū)發(fā)送基帶處理擁塞處理請求信息；
[0015]所述第五FPGA區(qū)接收所述基帶處理擁塞處理請求信息，并依據(jù)所述基帶處理擁塞處理請求信息將接收的所述數(shù)據(jù)擁塞基帶處理板卡上的信號，轉(zhuǎn)由所述基帶處理板卡組內(nèi)未發(fā)生數(shù)據(jù)擁塞的基帶處理板卡進行協(xié)同處理。
[0016]優(yōu)選的，所述基帶處理板卡上劃分有FPGA區(qū)和以太網(wǎng)交換區(qū)；
[0017]所述基帶處理板卡將所述并行高速信號引入所述FPGA區(qū)，在所述FPGA區(qū)內(nèi)對所述并行高速信號進行并行轉(zhuǎn)串行處理，獲得第一信號；
[0018]所述基帶處理板卡將所述低速信號引入所述FPGA區(qū)進行時分復(fù)用處理，獲得第二信號;
[0019]所述基帶處理板卡將所述串行高速信號引入所述以太網(wǎng)交換區(qū)進行轉(zhuǎn)發(fā)。
[0020]優(yōu)選的，各個所述基帶處理板卡上設(shè)置有電/光轉(zhuǎn)換芯片，各個所述基帶處理板卡對各自接收到的所述第一信號，所述串行高速信號和所述第二信號進行電/光轉(zhuǎn)換，包括:
[0021]采用速率為1Gbps或速率大于1Gbps的電/光轉(zhuǎn)換芯片對所述第一信號進行電/光轉(zhuǎn)換；
[0022]采用速率為1.25Gbps或2.5Gbps的電/光轉(zhuǎn)換芯片對所述串行高速信號和所述第二信號進行電/光轉(zhuǎn)換。
[0023]優(yōu)選的，所述背板板卡對應(yīng)各個基帶處理板卡劃分有相應(yīng)的基帶處理區(qū)，對應(yīng)各個基帶處理板卡的基帶處理區(qū)設(shè)置有光/電轉(zhuǎn)換芯片，所述背板板卡基于WDM技術(shù)對經(jīng)過分離處理獲取的所述λΑ光載波，λΒ光載波和λ C光載波進行光/電轉(zhuǎn)換，得到還原后的所述第一信號，所述串行高速信號和所述第二信號，包括:
[0024]采用速率為1Gbps或速率大于1Gbps的光/電轉(zhuǎn)換芯片對所述所述λ A光載波進行光/電轉(zhuǎn)換，得到還原后的第一信號；
[0025]采用速率為1.25Gbps或2.5Gbps的光/電轉(zhuǎn)換芯片對所述λ B光載波和λ C光載波進行光/電轉(zhuǎn)換，得到還原后的串行高速信號和第二信號。
[0026]優(yōu)選的，所述背板板卡上劃分有第五現(xiàn)場可編程邏輯門陣列FPGA區(qū)，且所述第五FPGA區(qū)設(shè)置有對應(yīng)各個基帶處理板卡的接口 Port H，接口 Port L和接口 Port GE，所述背板板卡將所述還原后的所述第一信號，所述串行高速信號和所述第二信號引入第五現(xiàn)場可編程邏輯門陣列FPGA處理后轉(zhuǎn)發(fā)，包括:
[0027]所述背板板卡將還原后的所述第一信號通過對應(yīng)的接口 Port H引入所述第五FPGA區(qū)，在所述第五FPGA區(qū)內(nèi)對所述第一信號進行串行轉(zhuǎn)并行處理，得到對應(yīng)的并行高速信號后轉(zhuǎn)發(fā)；
[0028]所述背板板卡將還原后的所述第二信號通過對應(yīng)的接口 Port L引入所述第五FPGA區(qū)，在所述第五FPGA區(qū)內(nèi)對所述第二信號進行時分解復(fù)用處理，得到對應(yīng)的低速信號后轉(zhuǎn)發(fā)；
[0029]所述背板板卡將還原后的所述串行高速信號通過對應(yīng)的接口 Port Ge引入所述第五FPGA區(qū)后轉(zhuǎn)發(fā)。
[0030]一種基帶單元，包括:基帶處理板卡組，主控板板卡和背板背板板卡；
[0031]所述基帶處理板卡組至少包括二塊基帶處理板卡，每一個所述基帶處理板卡與所述背板板卡間通過一根光纖連接；
[0032]各個所述基帶處理板卡內(nèi)包含需要進行板卡間互連的低速信號，并行高速信號和串行高速信號，所述基帶處理板卡，用于對所述并行高速信號進行并行轉(zhuǎn)串行處理得到第一信號，并對所述低速信號進行時分復(fù)用處理得到第二信號；以及對所述第一信號，所述串行高速信號和所述第二信號進行電/光轉(zhuǎn)換，并將轉(zhuǎn)換后的第一信號調(diào)制至λ A光載波，將轉(zhuǎn)換后的串行高速信號調(diào)制至λΒ光載波，將轉(zhuǎn)換后的第二信號調(diào)制至AC光載波；以及基于波分復(fù)用WDM技術(shù)耦合所述λ A光載波，λ B光載波和λ C光載波至同一根光纖并通過所述光纖傳輸至所述背板板卡；
[0033]所述背板板卡上劃分有與所述基帶處理板卡組中的基帶處理板卡分別通過光纖對應(yīng)連接的基帶處理區(qū)，及第五現(xiàn)場可編程邏輯門陣列FPGA區(qū)，及對應(yīng)所述主控板板卡劃分有主控板區(qū)；
[0034]所述基帶處理區(qū)，用于基于WDM技術(shù)對接收的經(jīng)由同一根光纖傳輸?shù)男盘栠M行分離處理，獲取對應(yīng)的所述λ A光載波，λ B光載波和λ C光載波，并對所述λ A光載波，λ B光載波和AC光載波進行光/電轉(zhuǎn)換，得到并將還原后的所述第一信號，所述串行高速信號和所述第二信號引入所述第五FPGA區(qū)處理后轉(zhuǎn)發(fā)；
[0035]其中，所述光纖依據(jù)光纖波長可劃分為λ A光載波，λ B光載波和λ C光載波三組光載波，每一組所述光載波內(nèi)至少分配2個波長，分別用于所承載信號的發(fā)送和接收。
[0036]優(yōu)選的，所述主控板板卡上至少劃分有第四FPGA區(qū)和以太網(wǎng)交換區(qū)，及與所述第四FPGA區(qū)和所述以太網(wǎng)交換區(qū)的輸出接口相連的電/光轉(zhuǎn)換芯片，合波器；
[0037]所述第四FPGA區(qū)包括接口 Port A和接口 Port B，所述接口 Port A，用于將在所述第四FPGA區(qū)內(nèi)進行時分復(fù)用處理后的信號發(fā)送至對應(yīng)的電/光轉(zhuǎn)換芯片上進行轉(zhuǎn)換，以使轉(zhuǎn)換后的信號調(diào)制到AD光載波上；
[0038]所述接口 Port B，用于將所述第四FPGA區(qū)接收到的基帶池配置管理信息發(fā)送至對應(yīng)電/光轉(zhuǎn)換芯片上進行轉(zhuǎn)換，以使轉(zhuǎn)換后的基帶池配置管理信號調(diào)制至λΕ光載波上；所述基帶池配置管理信號攜帶有當前是否存在數(shù)據(jù)擁塞基帶處理板卡的信息及對應(yīng)是否對所述基帶處理板卡組內(nèi)的基帶處理板卡進行數(shù)據(jù)協(xié)同調(diào)度的基帶處理擁塞處理請求信息;
[0039]所述以太網(wǎng)交換區(qū)，用于將接收到的業(yè)務(wù)數(shù)據(jù)和控制信令發(fā)送至對應(yīng)的電/光轉(zhuǎn)換芯片進行轉(zhuǎn)換，以使轉(zhuǎn)換后的信號調(diào)制到AF光載波上；
[0040]所述合波器，用于基于WDM技術(shù)將所述λ D光載波、所述λ E光載波和所述λ F光載波耦合至同一根光纖上，并通過所述光纖與所述背板板卡上的主控板區(qū)相連；
[0041]所述主控板區(qū)上設(shè)置有分波器和對應(yīng)所述AD光載波、所述λΕ光載波和所述AF光載波的光/電轉(zhuǎn)換芯片，所述分波器，用于接收并基于WDM技術(shù)對耦合后的λ D光載波、λ E光載波和λ F光載波進行分波處理，得到對應(yīng)所述λ D光載波、所述λ E光載波和所述λ F光載波，并發(fā)送至對應(yīng)的光/電轉(zhuǎn)換芯片；
[0042]對應(yīng)所述λ D光載波、所述λ E光載波和所述λ F光載波的所述光/電轉(zhuǎn)換芯片，用于對各自輸入的光載波進行光電轉(zhuǎn)換，并將得到的經(jīng)過時分復(fù)用處理的信號，基帶池配置管理信號和經(jīng)以太網(wǎng)交換區(qū)傳輸?shù)臉I(yè)務(wù)數(shù)據(jù)和控制信令發(fā)送至第五FPGA區(qū)；
[0043]第五FPGA區(qū)，用于依據(jù)所述基帶池配置管理信號判斷，當所述基帶池配置管理信號中攜帶有基帶處理擁塞處理請求信息時，確定所述基帶處理擁塞處理請求信息對應(yīng)的發(fā)生數(shù)據(jù)擁塞的基帶處理板卡，并將接收到的發(fā)生數(shù)據(jù)擁塞的基帶處理板卡上的信號轉(zhuǎn)由所述基帶處理板卡組內(nèi)未發(fā)生數(shù)據(jù)擁塞的基帶處理板卡進行處理，以及將所述業(yè)務(wù)數(shù)據(jù)和控制信令傳送至各個所述基帶處理板卡。
[0044]優(yōu)選的，所述基帶處理板卡組至少包括二塊基帶處理板卡，且每一個基帶處理板卡上至少劃分有現(xiàn)場可編程邏輯門陣列FPGA區(qū)和以太網(wǎng)交