塊32均為RJ45通信接口模塊。
[0019]結(jié)合圖3所示。上述的基于FPGA的雙網(wǎng)切換裝置進行雙網(wǎng)切換的方法，包括以下步驟:
a、初始化步驟，該初始化步驟具體進一步包括:
al、FPGA芯片I上電后，MicroBlaze軟核處理器11對MAC控制器12進行初始化，設(shè)置相應(yīng)的MAC地址；
a2、MAC控制器12在初始化之后，通過二選一控制器13分別對第一 PHY芯片21和第二 PHY芯片22初始化；其中，MAC控制器先通過二選一控制器將第一初始化控制信號發(fā)送給第一 PHY芯片，實現(xiàn)對第一 PHY芯片的初始化，然后再通過二選一控制器將第二初始化控制信號發(fā)送給第二 PHY芯片，實現(xiàn)對第二 PHY芯片的初始化；
b、建立連接的步驟:
bl、二選一控制器13將MAC控制器12輸出的連接測試信號傳送給第一 PHY芯片21，并在將MAC控制器12輸出的連接測試信號傳送給第一 PHY芯片21起經(jīng)過預(yù)定的時間Tl后，判斷第一 PHY芯片21與外部通信網(wǎng)絡(luò)的連接狀態(tài)是否正常，若連接狀態(tài)正常，則保持MAC控制器12與第一 PHY芯片21的連接；在一具體的實施例中，預(yù)定時間Tl為330?500微秒；
b2、若第一 PHY芯片21的連接狀態(tài)不正常，則二選一控制器將MAC控制器輸出的連接測試信號傳送給第二 PHY芯片22，并在將MAC控制器12輸出的連接測試信號傳送給第二PHY芯片22起經(jīng)過預(yù)定的時間Tl后，判斷第二 PHY芯片22與外部通信網(wǎng)絡(luò)的連接狀態(tài)是否正常，若連接狀態(tài)正常，則保持MAC控制器12與第二 PHY芯片22的連接；
b3、若第二 PHY芯片22的連接狀態(tài)不正常，則二選一控制器將MAC控制器12輸出的連接測試信號傳送給第一 PHY芯片21，并重復(fù)步驟bl和步驟b2，直至第一 PHY芯片和第二PHY芯片中的一者與外部通信網(wǎng)絡(luò)的連接狀態(tài)處于正常。
[0020]在完成建立連接步驟后，該基于FPGA的雙網(wǎng)切換裝置就進入了正常的工作階段，實現(xiàn)網(wǎng)絡(luò)通信功能。
[0021]在一種【具體實施方式】中，第一 PHY芯片21和第二 PHY芯片22均具有一反饋與外部通信網(wǎng)絡(luò)與PHY芯片的連接狀態(tài)是否正常的LINK管腳，該第一 PHY芯片21和第二 PHY芯片22的LINK管腳均與二選一控制器13連接。每一 PHY芯片在接收到二選一控制器傳送的上述連接測試信號后，通過LINK管腳輸出兩種不同的電平狀態(tài)表示PHY芯片與外部通信網(wǎng)絡(luò)的連接狀態(tài)正常與否，二選一控制器是根據(jù)該LINK管腳的電平狀態(tài)判斷出PHY芯片與外部通信網(wǎng)絡(luò)的連接狀態(tài)是否正常。
[0022]本發(fā)明是通過VHDL硬件描述語言在FPGA芯片中構(gòu)建MicroBlaze軟核處理器、MAC控制器和二選一控制器，讓FPGA芯片中的二選一控制器根據(jù)兩塊PHY芯片的連接狀態(tài)進行切換控制，達到了用硬件實現(xiàn)雙網(wǎng)切換的目的，整個切換時間小于10毫秒，大大提高了通信的實時性。
【主權(quán)項】
1.一種基于FPGA的雙網(wǎng)切換裝置，其特征在于，包括一塊FPGA芯片、第一 PHY芯片、第二 PHY芯片、第一通信接口模塊和第二通信接口模塊； 所述的FPGA芯片包括MicroBlaze軟核處理器、MAC控制器和二選一控制器；所述MicroBlaze軟核處理器與所述的MAC控制器雙向電連接，所述MAC控制器與所述二選一控制器雙向電連接，所述的二選一控制器分別與所述的第一 PHY芯片和第二 PHY芯片雙向電連接，該二選一控制器用于選擇性地將MAC控制器連接至第一 PHY芯片和第二 PHY芯片中的一者，該第一 PHY芯片和第二 PHY芯片一一對應(yīng)地分別與第一通信接口模塊和第二通信接口模塊雙向電連接。
2.如權(quán)利要求1所述的基于FPGA的雙網(wǎng)切換裝置，其特征在于，所述的第一通信接口模塊和第二通信接口模塊均為RJ45通信接口模塊。
3.如權(quán)利要求1所述的基于FPGA的雙網(wǎng)切換裝置，其特征在于，所述的二選一控制器用于將MAC控制器輸出的連接測試信號傳送給第一 PHY芯片，并在將MAC控制器輸出的連接測試信號傳送給第一 PHY芯片起經(jīng)過預(yù)定的時間Tl后，判斷第一 PHY芯片與外部通信網(wǎng)絡(luò)的連接狀態(tài)是否正常，若連接狀態(tài)正常，則保持MAC控制器與第一 PHY芯片的連接，若連接狀態(tài)不正常，則將MAC控制器輸出的連接測試信號傳送給第二 PHY芯片，并在將MAC控制器輸出的連接測試信號傳送給第二 PHY芯片起經(jīng)過預(yù)定的時間Tl后，判斷第二 PHY芯片與外部通信網(wǎng)絡(luò)的連接狀態(tài)是否正常，若連接狀態(tài)正常，則保持MAC控制器與第二 PHY芯片的連接，若連接狀態(tài)不正常，則在第一 PHY芯片與第二 PHY芯片之間反復(fù)切換，直至第一 PHY芯片和第二 PHY芯片中的一者與外部通信網(wǎng)絡(luò)的連接狀態(tài)處于正常。
4.如權(quán)利要求3所述的基于FPGA的雙網(wǎng)切換裝置，其特征在于，所述的第一PHY芯片和第二 PHY芯片均具有一反饋外部通信網(wǎng)絡(luò)與PHY芯片的連接狀態(tài)是否正常的LINK管腳，該第一 PHY芯片和第二 PHY芯片的LINK管腳均與所述二選一控制器連接。
5.如權(quán)利要求3或4所述的基于FPGA的雙網(wǎng)切換裝置，其特征在于，所述的預(yù)定時間Tl為330?500微秒。
6.一種如權(quán)利要求1至4中任何一項所述的基于FPGA的雙網(wǎng)切換裝置進行雙網(wǎng)切換的方法，其特征在于，包括: a、初始化步驟: a K FPGA芯片上電后，MicroBlaze軟核處理器對MAC控制器進行初始化； a2、MAC控制器在初始化之后，通過所述的二選一控制器分別對第一 PHY芯片和第二PHY芯片初始化； b、建立連接的步驟: bl、二選一控制器將MAC控制器輸出的連接測試信號傳送給第一 PHY芯片，并在將MAC控制器輸出的連接測試信號傳送給第一 PHY芯片起經(jīng)過預(yù)定的時間Tl后，判斷第一 PHY芯片與外部通信網(wǎng)絡(luò)的連接狀態(tài)是否正常，若連接狀態(tài)正常，則保持MAC控制器與第一 PHY芯片的連接； b2、若第一 PHY芯片的連接狀態(tài)不正常，則二選一控制器將MAC控制器輸出的連接測試信號傳送給第二 PHY芯片，并在將MAC控制器輸出的連接測試信號傳送給第二 PHY芯片起經(jīng)過預(yù)定的時間Tl后，判斷第二 PHY芯片與外部通信網(wǎng)絡(luò)的連接狀態(tài)是否正常，若連接狀態(tài)正常，則保持MAC控制器與第二 PHY芯片的連接； b3、若第二 PHY芯片的連接狀態(tài)不正常，則二選一控制器將MAC控制器輸出的連接測試信號傳送給第一 PHY芯片，并重復(fù)步驟bl和步驟b2，直至第一 PHY芯片和第二 PHY芯片中的一者與外部通信網(wǎng)絡(luò)的連接狀態(tài)處于正常。
7.如權(quán)利要求6所述的基于FPGA的雙網(wǎng)切換裝置進行雙網(wǎng)切換的方法，，其特征在于，所述的第一 PHY芯片和第二 PHY芯片均具有一反饋外部通信網(wǎng)絡(luò)與PHY芯片的連接狀態(tài)是否正常的LINK管腳，該第一 PHY芯片和第二 PHY芯片的LINK管腳均與所述二選一控制器電連接； 每一 PHY芯片在接收到二選一控制器傳送的所述連接測試信號后，通過LINK管腳輸出兩種不同的電平狀態(tài)表示PHY芯片與外部通信網(wǎng)絡(luò)的連接狀態(tài)正常與否；所述的二選一控制器是根據(jù)該LINK管腳的電平狀態(tài)判斷PHY芯片與外部通信網(wǎng)絡(luò)的連接狀態(tài)是否正常。
【專利摘要】本發(fā)明公開了一種基于FPGA的雙網(wǎng)切換裝置，包括一塊FPGA芯片、第一PHY芯片、第二PHY芯片、第一通信接口模塊和第二通信接口模塊。FPGA芯片包括MicroBlaze軟核處理器、MAC控制器和二選一控制器；MicroBlaze軟核處理器與MAC控制器雙向電連接，MAC控制器與二選一控制器雙向電連接，二選一控制器分別與第一和第二PHY芯片雙向電連接，二選一控制器用于選擇性地將MAC控制器連接至第一和第二PHY芯片中的一者，該第一和第二PHY芯片一一對應(yīng)地分別與第一和第二通信接口模塊雙向電連接。本發(fā)明還公開了上述基于FPGA的雙網(wǎng)切換裝置進行雙網(wǎng)切換的方法。本發(fā)明用硬件實現(xiàn)雙網(wǎng)切換，提高了通信的實時性。
【IPC分類】H04L12-26, H04L12-24
【公開號】CN104618141
【申請?zhí)枴緾N201410850327
【發(fā)明人】張益兵, 宋杰, 劉赟, 張平, 吳帆, 莊濤
【申請人】中國船舶重工集團公司第七一一研究所
【公開日】2015年5月13日
【申請日】2014年12月27日