一種并行解調(diào)位同步中的插值估計(jì)方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于衛(wèi)星數(shù)據(jù)傳輸領(lǐng)域,尤其是設(shè)及一種并行解調(diào)位同步中的插值估計(jì)方 法。
【背景技術(shù)】
[0002] 隨著衛(wèi)星通信技術(shù)的飛速發(fā)展,所需處理的數(shù)據(jù)量急劇增加,衛(wèi)星與地面之間實(shí) 時(shí)傳輸?shù)囊笠苍絹?lái)越高,使得地面接收系統(tǒng)趨向高速帶寬數(shù)字處理發(fā)展在高速數(shù)字通信 系統(tǒng)中,符號(hào)速率一般在幾百兆,經(jīng)過(guò)AD采樣后,采樣信號(hào)的數(shù)據(jù)速率就更高了。數(shù)據(jù)傳輸 系統(tǒng)是衛(wèi)星有效載荷的重要組成部分,調(diào)制解調(diào)技術(shù)是衛(wèi)星數(shù)據(jù)傳輸系統(tǒng)中的核屯、技術(shù)之 一,也是制約高速數(shù)據(jù)傳輸系統(tǒng)研究的瓶頸。由于常用數(shù)字處理器(如FPGA)可W穩(wěn)定工 作的時(shí)鐘頻率相對(duì)較低,串行方式已經(jīng)逐漸不能滿足需求,因此接收機(jī)必須對(duì)采樣后的數(shù) 據(jù)進(jìn)行多路并行處理。本發(fā)明正是針對(duì)多路信號(hào)的并行解調(diào)技術(shù),解決了并行解調(diào)位同步 中NCO的設(shè)計(jì)問(wèn)題和插值時(shí)刻的計(jì)算問(wèn)題。
[0003] 一、定時(shí)恢復(fù)【背景技術(shù)】。
[0004] 隨著衛(wèi)星有效載荷種類的增多和分辨率的不斷提高,需要傳輸?shù)男畔⒘吭絹?lái)越 大。為了將該些信息實(shí)時(shí)傳輸?shù)降孛?,?duì)星上數(shù)傳系統(tǒng)的要求越來(lái)越高。
[0005] 數(shù)據(jù)傳輸系統(tǒng)是衛(wèi)星有效載荷的重要組成部分,調(diào)制解調(diào)技術(shù)是衛(wèi)星數(shù)據(jù)傳輸系 統(tǒng)中的核屯、技術(shù)之一,也是制約高速數(shù)據(jù)傳輸系統(tǒng)研究的瓶頸。高速數(shù)據(jù)傳輸調(diào)制解調(diào)技 術(shù)的研究,不僅對(duì)于進(jìn)一步提高衛(wèi)星數(shù)據(jù)傳輸能力有著十分重要的意義,而且在我國(guó)未來(lái) 衛(wèi)星數(shù)據(jù)傳輸系統(tǒng)W及通信轉(zhuǎn)發(fā)系統(tǒng)中將有十分廣闊的應(yīng)用前景。所W高速解調(diào)器的研 發(fā),具有深遠(yuǎn)的意義。
[0006] 在數(shù)字通信系統(tǒng)中,發(fā)端按照確定的時(shí)間順序,逐個(gè)傳輸數(shù)字信號(hào)中的每個(gè)碼元。 而在接收端必須有準(zhǔn)確的抽樣判決時(shí)刻才能正確判決所發(fā)送的碼元,因此,接收端必須提 供一個(gè)確定抽樣判決時(shí)刻的定時(shí)脈沖序列。該個(gè)定時(shí)脈沖序列的重復(fù)頻率必須與發(fā)送的數(shù) 碼脈沖序列的碼元速率相同,同時(shí)在最佳判決時(shí)刻(或稱為最佳相位時(shí)刻)對(duì)接收碼元進(jìn) 行抽樣判決。在接收端產(chǎn)生該樣一個(gè)定時(shí)脈沖序列就是碼元同步,或稱位同步。實(shí)現(xiàn)位同 步的算法種類很多,按照處理方式的不同可分為模擬方式、半數(shù)字方式和全數(shù)字方式。
[0007] 二、現(xiàn)有技術(shù);Gar化er定時(shí)恢復(fù)算法。
[000引 1、基本思想。
[0009] Gar化er定時(shí)恢復(fù)算法基于內(nèi)插的位同步方式,全數(shù)字式的位同步算法模型中,固 定的本地采樣時(shí)鐘不能保證在信號(hào)的極值點(diǎn)處實(shí)現(xiàn)采樣,所W需要通過(guò)改變沖采樣時(shí)鐘或 者輸入信號(hào)來(lái)實(shí)現(xiàn)極值點(diǎn)處的采樣。Gar化er定時(shí)恢復(fù)算法就是通過(guò)改變輸入信號(hào)的方式 實(shí)現(xiàn),利用內(nèi)插濾波器恢復(fù)出信號(hào)的最大值再進(jìn)行重采樣,算法原理如圖1所示
[0010]為了得到插值器的模型,先來(lái)看看速率轉(zhuǎn)換的方法,上圖顯示了一個(gè)模型為半模 擬速率轉(zhuǎn)換模型,輸入信號(hào)X(mig經(jīng)過(guò)一個(gè)D/A轉(zhuǎn)換器和一個(gè)模擬濾波器h(t),將數(shù)字信 號(hào)恢復(fù)為模擬信號(hào)y(t)進(jìn)行重采樣,得到同步的輸出信號(hào)y化tTi)。其中
[0011]
[0012] 則新采樣值-插值器輸出可表示為
[001 引
【主權(quán)項(xiàng)】
1. 一種并行解調(diào)位同步中的插值估計(jì)方法,基于全數(shù)字式的位同步算法,其中,符號(hào)速 率為T的模擬輸入信號(hào)x(t)經(jīng)過(guò)本地固定時(shí)鐘周期Ts采樣后變?yōu)殡x散信號(hào)X(mTs);經(jīng)過(guò) 插值濾波器得出的值送入定時(shí)誤差檢測(cè)器得出輸入信號(hào)和本地時(shí)鐘的誤差T(n),再通過(guò) 一個(gè)環(huán)路濾波器濾除其中的噪聲及高頻成分,將得到的值e(n)送入控制器計(jì)算出整數(shù)采 樣時(shí)刻mk和插值濾波器插值點(diǎn)位置uk,從而得到定時(shí)輸出y(Wi);其特征在于,包括控制器 參數(shù)的設(shè)定以及插值時(shí)刻的設(shè)定: 控制器的參數(shù)定義如下: 串行方式下,定義當(dāng)前樣點(diǎn)1^!;時(shí)刻%0寄存器的值為n(mk),環(huán)路濾波器輸出的控制 字為W(mk),表示每次遞減的步進(jìn)W(mk),用差分公式可表示為 n(mk+l) =[n(mk)-ff(mk)]modl, 并行方式下:定義有N路信號(hào),那么數(shù)據(jù)率變?yōu)?/NTS,采樣周期Ts和符號(hào)周期T之比,
并定義當(dāng)前樣點(diǎn)NmTs時(shí)刻控制器的值為n(Nm),環(huán)路濾波器輸出的控制字為 W(Nm),表示每次遞減的步進(jìn)W(Nm),N(m+1)Ts時(shí)刻控制器的值為n(N(m+1)),則,控制器的 設(shè)置如下: q(Nn+1) =[q(Nn)-NW(Nn) ]modi,其中令mk=Nn; H(m+N-1) =n(Nn+N-1) =[n(Nn) - (N-I)W(Nn)]modi H(m+N+1) =n(Nn+N+1) =[n(Nn) -(N+l)W(Nn)]modi 以n(N(n+1)) =n(Nn+N)時(shí)刻來(lái)說(shuō),n(Nn+N-1)是它的前一時(shí)刻,相對(duì)于它滯后; n(Nn+N+1)是它的后一時(shí)刻,相對(duì)于它來(lái)說(shuō)超前; 插值時(shí)刻的設(shè)定:
2. 根據(jù)權(quán)利要求1所述的一種并行解調(diào)位同步中的插值估計(jì)方法,其特征在于,所述 q(Nm)取值范圍的確定方法如下: 串行方式下n(m+1) =[n(m)-W(m)]modl,0 <n(m) <W(m)時(shí),表示下一個(gè)符號(hào)周 期即將到來(lái),NCO會(huì)產(chǎn)生過(guò)零點(diǎn),將產(chǎn)生重采樣脈沖,進(jìn)行重采樣;以重采樣時(shí)刻為分界點(diǎn) 的話,重采樣時(shí)刻將兩個(gè)符號(hào)周期區(qū)分開(kāi)來(lái);n(m) >W(m)則說(shuō)明在上一個(gè)符號(hào)周期內(nèi),下 一個(gè)符號(hào)周期和重采樣時(shí)刻還未到來(lái);OSn(m) <W(m)則說(shuō)明表示下一個(gè)符號(hào)周期即將 到來(lái),將產(chǎn)生重采樣脈沖,進(jìn)行重采樣;通過(guò)判斷n(m)的取值范圍,也就是比較n(m)和 W(m)大小,決定是否輸出重采樣脈沖; 并行條件下,重采樣脈沖信號(hào)的物理意思變?yōu)榱硕嗦沸盘?hào)的選通信號(hào);也就說(shuō)在并行 條件下,通過(guò)確定n(Nn)的范圍來(lái)決定該如何對(duì)選通信號(hào)進(jìn)行調(diào)整:用比較之后的信號(hào)來(lái) 改變控制信號(hào)samp的輸出: 條件一:n(Nn)+1 < (N-0. 5) *W(Nn)時(shí),samp=-I,則最終選通信號(hào)(初始值為2)依 次輸出為2 - 1 -O- 3 - 2,如此循環(huán),逆序調(diào)節(jié);其中選通信號(hào)的0, 1,2, 3分別表示第 0、1、2、3路信號(hào);下同 條件二:當(dāng)(N-0. 5)*W(Nn) <n(Nn)+1 < (N+0. 5)*W(Nn)時(shí),samp= 0,則最終選通信 號(hào)(初始值為2)輸出為2,固定在2保持不變; 條件三:當(dāng)n(Nn)+1 > (N+0. 5)*W(Nn)時(shí),samp= 1,則最終選通信號(hào)(初始值為2) 依次輸出為2 - 3 - 0 - 1 - 2,如此循環(huán),順序調(diào)節(jié)。
【專利摘要】本發(fā)明屬于衛(wèi)星數(shù)據(jù)傳輸領(lǐng)域,尤其是涉及一種并行解調(diào)位同步中的插值估計(jì)方法。本方案將接收機(jī)采樣后的數(shù)據(jù)并行化,降低了FPGA里面的處理速率,解決了并行解調(diào)位同步中NCO的設(shè)計(jì)問(wèn)題和插值時(shí)刻的計(jì)算問(wèn)題。最主要的優(yōu)點(diǎn)就是能對(duì)接收機(jī)采集的高速數(shù)據(jù)進(jìn)行降速處理從而能在FPGA里面實(shí)現(xiàn)相應(yīng)的解調(diào)過(guò)程。
【IPC分類】H04L7-00, H04B7-185
【公開(kāi)號(hào)】CN104717051
【申請(qǐng)?zhí)枴緾N201410839599
【發(fā)明人】羅義軍, 李勁, 李勤, 謝左雷, 張享
【申請(qǐng)人】武漢大學(xué)
【公開(kāi)日】2015年6月17日
【申請(qǐng)日】2014年12月29日