Led發(fā)送卡級聯(lián)接口的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及LED顯示系統(tǒng)技術(shù)領(lǐng)域，特別是涉及一種LED發(fā)送卡級聯(lián)接口。
【背景技術(shù)】
[0002]LED(發(fā)光二極管)發(fā)送卡是LED顯示系統(tǒng)的重要部分。LED發(fā)送卡的功能包括:接收信號源發(fā)送的圖像或視頻信號，經(jīng)過緩存后發(fā)送給接收卡；負(fù)責(zé)對整個LED顯示系統(tǒng)的控制。此外發(fā)送卡還需要有級聯(lián)功能。當(dāng)發(fā)送卡輸出的最大圖像分辨率小于輸入圖像分辨率時，需要與其他發(fā)送卡級聯(lián)從而完成輸入圖像的顯示。例如，輸入圖像的分辨率是1920x960，發(fā)送卡的最大輸出能力是960x960，這樣就需要2塊發(fā)送卡相級聯(lián)才能輸出1920x960的圖像。如圖1所示，發(fā)送卡A接收到1920x960圖像信號，裁剪圖像信號的左半部分發(fā)送到LED墻的左半部分，發(fā)送卡A把1920x960圖像信號通過級聯(lián)接口發(fā)送給發(fā)送卡B，發(fā)送卡B裁剪圖像信號的右半部分發(fā)送到LED墻的右半部分，從而實現(xiàn)圖像信號的完整輸出。
[0003]現(xiàn)在LED發(fā)送卡的級聯(lián)功能一般是使用標(biāo)準(zhǔn)的DVI (Digital Visual Interface，數(shù)字視頻接口)或 HDMI (High Definit1n Multimedia Interface，高清晰度多媒體接口)實現(xiàn)。但是當(dāng)需要傳輸圖像較大時，現(xiàn)有的LED發(fā)送卡級聯(lián)接口的硬件電路較復(fù)雜，調(diào)試時往往問題較多。

【發(fā)明內(nèi)容】

[0004]基于此，有必要針對上述問題，提供一種硬件電路簡單的LED發(fā)送卡級聯(lián)接口。
[0005]一種LED發(fā)送卡級聯(lián)接口，包括物理層和FPGA上的鏈路層，物理層包括第一連接器、均衡芯片、第二連接器，鏈路層包括SERDES IP核、數(shù)據(jù)解綁定模塊、數(shù)據(jù)解碼模塊、第一時鐘域轉(zhuǎn)換模塊、第二時鐘域轉(zhuǎn)換模塊、數(shù)據(jù)編碼模塊；
[0006]第一連接器接收上一級發(fā)送卡或信號源發(fā)送的圖像數(shù)據(jù)，將圖像數(shù)據(jù)通過各SERDES鏈路發(fā)送至均衡芯片；均衡芯片對圖像數(shù)據(jù)進(jìn)行均衡處理，將均衡處理后的圖像數(shù)據(jù)通過各SERDES鏈路發(fā)送至SERDES IP核；SERDES IP核對均衡處理后的各路圖像數(shù)據(jù)進(jìn)行處理，將處理后的各路圖像數(shù)據(jù)發(fā)送至數(shù)據(jù)解綁定模塊；數(shù)據(jù)解綁定模塊根據(jù)處理后各路圖像數(shù)據(jù)中的通道綁定碼將各路圖像數(shù)據(jù)對齊，并將對齊后的各路圖像數(shù)據(jù)發(fā)送給數(shù)據(jù)解碼模塊；數(shù)據(jù)解碼模塊將對齊后的各路圖像數(shù)據(jù)中的控制碼元剔除，得到RGB數(shù)據(jù)，并發(fā)送給第一時鐘域轉(zhuǎn)換模塊；第一時鐘域轉(zhuǎn)換模塊將RGB數(shù)據(jù)轉(zhuǎn)換到FPGA應(yīng)用側(cè)的時鐘域；
[0007]第二時鐘域轉(zhuǎn)換模塊接收FPGA應(yīng)用側(cè)向鏈路層發(fā)送的圖像RGB數(shù)據(jù)，將圖像RGB數(shù)據(jù)轉(zhuǎn)換到SERDES IP核的時鐘域，并發(fā)送給數(shù)據(jù)編碼模塊；數(shù)據(jù)編碼模塊對時鐘域轉(zhuǎn)換后的圖像RGB數(shù)據(jù)進(jìn)行編碼處理并發(fā)送給SERDES IP核；SERDES IP核將編碼處理的圖像RGB數(shù)據(jù)通過各SERDES鏈路發(fā)送至第二連接器；第二連接器將接收的圖像RGB數(shù)據(jù)發(fā)送到下一級發(fā)送卡。
[0008]本發(fā)明LED發(fā)送卡級聯(lián)接口，基于高速SERDES接口進(jìn)行設(shè)計，支持SERDES串行鏈路，數(shù)據(jù)帶寬高，可支持分辨率為3840x2160及其以下的圖像信號級聯(lián)傳輸；包括物理層和鏈路層，簡化了 LED發(fā)送卡級聯(lián)接口的硬件電路，可靠性高，易于實現(xiàn)。在傳輸圖像較大時，相較于現(xiàn)有技術(shù)中LED發(fā)送卡級聯(lián)接口電路較復(fù)雜的缺陷，本發(fā)明實現(xiàn)的LED發(fā)送卡級聯(lián)接口的電路簡單，且能保證大圖像數(shù)據(jù)的高效傳輸。
【附圖說明】
[0009]圖1為現(xiàn)有技術(shù)中通過LED發(fā)送卡級聯(lián)實現(xiàn)圖像信號完整輸出的示意圖；
[0010]圖2為本發(fā)明LED發(fā)送卡級聯(lián)接口實施例的結(jié)構(gòu)示意圖；
[0011]圖3為本發(fā)明數(shù)據(jù)編碼模塊實施例的接收示意圖。
【具體實施方式】
[0012]為了更好的理解本發(fā)明解決的技術(shù)問題、采取的技術(shù)手段和達(dá)到的技術(shù)效果，下面結(jié)合附圖對本發(fā)明LED發(fā)送卡級聯(lián)接口的【具體實施方式】做詳細(xì)描述。需要說明的是，文中提及的第一、第二字眼僅僅為了區(qū)分同一類型器件，并不對器件的順序和數(shù)量加以限定。
[0013]如圖1所示，一種LED發(fā)送卡級聯(lián)接口，包括物理層100和FPGA(Field —Programmable Gate Array，現(xiàn)場可編程門陣列)上的鏈路層200，物理層100包括第一連接器110、均衡芯片120、第二連接器130，鏈路層200包括SERDES (SERializer/DESerializer，串行器 / 解串器)IP 核(Intellectual Property core) 210、數(shù)據(jù)解綁定模塊220、數(shù)據(jù)解碼模塊230、第一時鐘域轉(zhuǎn)換模塊240、第二時鐘域轉(zhuǎn)換模塊250、數(shù)據(jù)編碼模塊 260 ；
[0014]第一連接器110接收上一級發(fā)送卡或信號源發(fā)送的圖像數(shù)據(jù)，將圖像數(shù)據(jù)通過各SERDES鏈路發(fā)送至均衡芯片120 ;均衡芯片120對圖像數(shù)據(jù)進(jìn)行均衡處理，將均衡處理后的圖像數(shù)據(jù)通過各SERDES鏈路發(fā)送至SERDES IP核210 ； SERDES IP核210對均衡處理后的各路圖像數(shù)據(jù)進(jìn)行處理，將處理后的各路圖像數(shù)據(jù)發(fā)送至數(shù)據(jù)解綁定模塊220;數(shù)據(jù)解綁定模塊220根據(jù)處理后各路圖像數(shù)據(jù)中的通道綁定碼將各路圖像數(shù)據(jù)對齊，并將對齊后的各路圖像數(shù)據(jù)發(fā)送給數(shù)據(jù)解碼模塊230 ;數(shù)據(jù)解碼模塊230將對齊后的各路圖像數(shù)據(jù)中的控制碼元剔除，得到RGB (紅綠藍(lán))數(shù)據(jù)，并發(fā)送給第一時鐘域轉(zhuǎn)換模塊240 ;第一時鐘域轉(zhuǎn)換模塊240將RGB數(shù)據(jù)轉(zhuǎn)換到FPGA應(yīng)用側(cè)的時鐘域；
[0015]第二時鐘域轉(zhuǎn)換模塊250接收FPGA應(yīng)用側(cè)向鏈路層發(fā)送的圖像RGB數(shù)據(jù)，將圖像RGB數(shù)據(jù)轉(zhuǎn)換到SERDES IP核的時鐘域，并發(fā)送給數(shù)據(jù)編碼模塊260 ;數(shù)據(jù)編碼模塊260對時鐘域轉(zhuǎn)換后的圖像RGB數(shù)據(jù)進(jìn)行編碼處理并發(fā)送給SERDES IP核210 ；SERDES IP核210將編碼處理的圖像RGB數(shù)據(jù)通過各SERDES鏈路發(fā)送至第二連接器130 ;第二連接器130將接收的圖像RGB數(shù)據(jù)發(fā)送到下一級發(fā)送卡。
[0016]本發(fā)明提供的LED發(fā)送卡級聯(lián)接口基于SERDES接口進(jìn)行設(shè)計，包括物理層和邏輯層。SERDES是一種主流的點(diǎn)對點(diǎn)的高速串行通信技術(shù)，使用的電平標(biāo)準(zhǔn)為CML。為了方便描述，將接收信號源輸出數(shù)據(jù)的LED發(fā)送卡定義為第一級LED發(fā)送卡，將接收第一級LED發(fā)送卡輸出數(shù)據(jù)的LED發(fā)送卡定義為第二級LED發(fā)送卡，以此類推。當(dāng)圖2所示的LED發(fā)送卡級聯(lián)接口是第一級LED發(fā)送卡的級聯(lián)接口時，第一連接器110接收的是信號源發(fā)送的圖像數(shù)據(jù)，當(dāng)圖2所示的LED發(fā)送卡級聯(lián)接口是其它級LED發(fā)送卡的級聯(lián)接口時，第一連接器110接收的是上一級發(fā)送卡發(fā)送的圖像數(shù)據(jù)。另外，當(dāng)圖2所示的LED發(fā)送卡級聯(lián)接口是最后一級LED發(fā)送卡的級聯(lián)接口時，此LED發(fā)送卡級聯(lián)接口只負(fù)責(zé)接收數(shù)據(jù)，不再發(fā)送數(shù)據(jù)，即第二連接器130不再向外發(fā)送數(shù)據(jù)。
[0017]如圖2所示，物理層100包括第一連接器110、均衡芯片120、第二連接器130等。第一連接器110和第二連接器120可以采用標(biāo)準(zhǔn)的HDMI連接器。需要說明的是，使用標(biāo)準(zhǔn)HDMI連接器只是為了便于制作線纜，而并不是標(biāo)準(zhǔn)HDMI接口。均衡芯片120用來對接收的圖像數(shù)據(jù)進(jìn)行均衡處理，可以采用現(xiàn)有技術(shù)中已有的芯片實現(xiàn)。第一連接器110和均衡芯片120之間，均衡芯片120和鏈路層200之間，以及鏈路層200與第二連接器130之間，采用SERDES鏈路進(jìn)行數(shù)據(jù)傳輸，數(shù)據(jù)帶寬高。若SERDES鏈路的速率使用3Gbit/s(吉比特每秒)，第一連接器110和第二連接器130均用4條SERDES鏈路，則級聯(lián)口的數(shù)據(jù)速率為12Gbit/s，可支持分辨率為3840x2160及其以下的圖像信號傳輸。需要說明的是，本發(fā)明并不對SERDES鏈路的條數(shù)以及傳輸速率加以限定。
[0018]鏈路層200在FPGA中實現(xiàn)，F(xiàn)PGA還包括鏈路層200以外的其它電路部分。鏈路層200的功能是對級聯(lián)傳輸?shù)膱D像數(shù)據(jù)進(jìn)行處理，從而使圖像數(shù)據(jù)便于在SERDES鏈路中傳輸。鏈路層200的輸入和輸出數(shù)據(jù)格式都是標(biāo)準(zhǔn)的RGB數(shù)據(jù)格式，包括像素時鐘、VS(場同步信號)、HS(行同步信號)、DE(行數(shù)據(jù)有效信號)和48位像素數(shù)據(jù)等。如圖2所示，鏈路層200包括SERDES IP核210、數(shù)據(jù)解綁定模塊