物聯(lián)網(wǎng)增強(qiáng)型無(wú)線擴(kuò)頻收發(fā)系統(tǒng)及其pcb版圖結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及射頻電路設(shè)計(jì)領(lǐng)域，特別是一種物聯(lián)網(wǎng)增強(qiáng)型無(wú)線擴(kuò)頻收發(fā)系統(tǒng)及其PCB版圖結(jié)構(gòu)。
【背景技術(shù)】
[0002]在物聯(lián)網(wǎng)無(wú)線收發(fā)模塊領(lǐng)域中，無(wú)線收發(fā)模塊基本上采用傳統(tǒng)的調(diào)制方式進(jìn)行數(shù)據(jù)通信，但目前物聯(lián)網(wǎng)無(wú)線收發(fā)模塊在實(shí)際應(yīng)用中容易出現(xiàn)抗干擾性能差、保密性不強(qiáng)等一系列的問(wèn)題，從而導(dǎo)致通信質(zhì)量差。
[0003]另外，目前常用的無(wú)線收發(fā)模塊中，多采用兩層板的設(shè)計(jì)方式，這就不可避免的要使一些走線把兩層板的地層分割開(kāi)來(lái)，從而導(dǎo)致不能形成一個(gè)完整的參考地，因此采用這種設(shè)計(jì)方式的無(wú)線收發(fā)模塊在使用過(guò)程中極不穩(wěn)定。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于克服目前的物聯(lián)網(wǎng)無(wú)線收發(fā)模塊抗干擾性能差、保密性不強(qiáng)等問(wèn)題，提供一種抗干擾能力強(qiáng)的物聯(lián)網(wǎng)增強(qiáng)型無(wú)線擴(kuò)頻收發(fā)系統(tǒng)，包括天線、開(kāi)關(guān)電路、時(shí)鐘電路以及無(wú)線擴(kuò)頻芯片。
[0005]所述時(shí)鐘電路與所述無(wú)線擴(kuò)頻芯片連接；所述無(wú)線擴(kuò)頻芯片的輸入端和輸出端均通過(guò)所述開(kāi)關(guān)電路與天線連接。
[0006]無(wú)線擴(kuò)頻芯片的輸出端與所述開(kāi)關(guān)電路之間還設(shè)置有輸出阻抗匹配電路及功率放大電路；同時(shí)，所述無(wú)線擴(kuò)頻芯片的輸入端與所述開(kāi)關(guān)電路之間還依次串接有輸入阻抗匹配電路及低噪聲放大電路，所述低噪聲放大電路用于將接收到的信號(hào)進(jìn)行濾波放大。
[0007]所述功率放大電路包括第三表面濾波器及功率放大器。
[0008]所述輸出阻抗匹配電路包括第一輸入端口、第二輸入端口、輸出端口 ；
所述第一輸入端口、第二輸入端口分別與所述無(wú)線擴(kuò)頻芯片連接；所述第一輸入端口通過(guò)串接的第一電感、第二電感與所述第二輸入端口連接；同時(shí)，所述第一輸入端口還分別與第三電容、第四電容的一端連接，所述第三電容、第四電容的另一端接地；所述輸出端口和所述第二輸入端口之間依次串接有第一電容及所述第二電感；所述輸出端口同時(shí)還通過(guò)依次串接的所述第三表面濾波器、所述功率放大器與所述開(kāi)關(guān)電路連接。
[0009]所述功率放大器連接有兩個(gè)低壓線性穩(wěn)壓器，所述兩個(gè)低壓線性穩(wěn)壓器用于給所述功率放大器提供穩(wěn)定的電壓。
[0010]所述輸入阻抗匹配電路包括第九電容、第十電容和第五電感；所述低噪聲放大電路包括依次串接的第一表面波濾波器、低噪聲放大器及第二表面波濾波器；所述第一表面波濾波器與低噪聲放大器之間連接有一個(gè)LDO電路，其用于給所述低噪聲放大器供電。
[0011]所述無(wú)線擴(kuò)頻芯片的輸入端通過(guò)串接的第九電容、第十電容與第一表面波濾波器的輸出端連接；所述第一表面波濾波器的輸入端通過(guò)依次串接的低噪聲放大器、第二表面波濾波器與所述開(kāi)關(guān)電路的輸出端連接；所述無(wú)線擴(kuò)頻芯片的輸入端還與第五電感的一端連接，所述第五電感的另一端接地。
[0012]進(jìn)一步的，所述時(shí)鐘電路與所述無(wú)線擴(kuò)頻芯片之間設(shè)置有匹配電容，用于調(diào)整時(shí)鐘電路的精準(zhǔn)度，以增強(qiáng)物聯(lián)網(wǎng)無(wú)線擴(kuò)頻收發(fā)系統(tǒng)運(yùn)行時(shí)的環(huán)境適應(yīng)性。
[0013]進(jìn)一步的，所述開(kāi)關(guān)電路為單刀雙擲開(kāi)關(guān)電路。
[0014]進(jìn)一步的，所述無(wú)線擴(kuò)頻芯片為SX1278無(wú)線擴(kuò)頻芯片。
[0015]為了克服目前無(wú)線收發(fā)模塊中采用的兩層板設(shè)計(jì)方式，從而導(dǎo)致一些走線把兩層板的地層分割開(kāi)來(lái)導(dǎo)致的射頻信號(hào)的參考基準(zhǔn)不同的問(wèn)題，本發(fā)明還提供一種抗干擾能力強(qiáng)的，應(yīng)用如上所述的物聯(lián)網(wǎng)無(wú)線擴(kuò)頻收發(fā)系統(tǒng)的PCB版圖結(jié)構(gòu)，包括第一版圖層、第二版圖層、第三版圖層和第四版圖層；所述第一版圖層、第二版圖層、第三版圖層和第四版圖層之間通過(guò)過(guò)孔連接；所述第一版圖層為無(wú)線擴(kuò)頻收發(fā)系統(tǒng)電路層；所述第二版圖層為地層；所述第三版圖層為電源層；所述第四版圖層為信號(hào)控制走線層。
[0016]綜上所述，由于采用了上述技術(shù)方案，本發(fā)明的有益效果是:所述物聯(lián)網(wǎng)增強(qiáng)型無(wú)線擴(kuò)頻收發(fā)系統(tǒng)中，無(wú)線擴(kuò)頻芯片的輸出端與開(kāi)關(guān)電路之間設(shè)置有輸出阻抗匹配電路功率放大電路，輸入端與開(kāi)關(guān)電路之間設(shè)置有輸入阻抗匹配電路及低噪聲放大電路。通過(guò)設(shè)置輸入阻抗匹配電路、輸出阻抗匹配電路保證了輸入輸出鏈路阻抗的匹配性，發(fā)送鏈路中的功率放大器、接收鏈路中設(shè)置有LNA(低噪聲放大器)電路，使得模塊在同等發(fā)射功率的情況下，通信距離成倍延長(zhǎng)；同時(shí)，本發(fā)明提供的PCB版圖結(jié)構(gòu)采用四層布局方式，將所有的元器件布置于PCB板的同一層上，形成一個(gè)完整統(tǒng)一的參考地，也減少了射頻接收鏈路和射頻發(fā)射鏈路上的過(guò)孔數(shù)量，從而減小過(guò)孔帶來(lái)的寄生參量與阻抗突變，能有效的保證微帶線阻抗的一致性，進(jìn)一步提高了無(wú)線擴(kuò)頻收發(fā)系統(tǒng)的穩(wěn)定性。
【附圖說(shuō)明】
[0017]圖1是本發(fā)明的結(jié)構(gòu)示意圖。
[0018]圖2為本發(fā)明輸出阻抗匹配電路及功率放大電路的電路圖。
[0019]圖3為本發(fā)明輸入阻抗匹配電路及低噪聲放大電路的電路圖。
[0020]圖4為本發(fā)明開(kāi)關(guān)電路及天線電路圖。
[0021]圖5為本發(fā)明實(shí)施例中無(wú)線擴(kuò)頻芯片及時(shí)鐘電路電路圖。
[0022]圖6為本發(fā)明實(shí)施例中功率放大電路供電模塊電路圖。
【具體實(shí)施方式】
[0023]下面結(jié)合附圖，對(duì)本發(fā)明作詳細(xì)的說(shuō)明。
[0024]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0025]實(shí)施例1:如圖1所示，本發(fā)明的目的在于克服目前的物聯(lián)網(wǎng)無(wú)線收發(fā)模塊抗干擾性能差、保密性不強(qiáng)等問(wèn)題，提供一種抗干擾能力強(qiáng)的物聯(lián)網(wǎng)無(wú)線擴(kuò)頻收發(fā)系統(tǒng)，包括天線5、開(kāi)關(guān)電路4、時(shí)鐘電路6以及無(wú)線擴(kuò)頻芯片I (本實(shí)施例中所述無(wú)線擴(kuò)頻芯片采用SX1278無(wú)線擴(kuò)頻芯片)。
[0026]如圖4所示，本實(shí)施例中，所述開(kāi)關(guān)電路4采用單刀雙擲芯片U2(本實(shí)施例中為單刀雙擲芯片UPG2214TK);所述單刀雙擲芯片U2的Vl端口、V2端口分別為發(fā)送使能端口、接收使能端口，其分別用于接收發(fā)送使能信號(hào)TXEN及接收使能信號(hào)RXEN ;所述單刀雙擲芯片U2的RFCOM端口通過(guò)電容C14與天線Al連接。
[0027]如圖1、圖5所述時(shí)鐘電路6與所述無(wú)線擴(kuò)頻芯片I連接；所述無(wú)線擴(kuò)頻芯片I的輸入端RFI_LF和輸出端VR_PA、PA_B00ST均通過(guò)所述開(kāi)關(guān)電路4與天線5連接；
所述無(wú)線擴(kuò)頻芯片I的輸出端VR_PA、PA_B00ST與所述開(kāi)關(guān)電路4之間還設(shè)置有輸出阻抗匹配電路2及功率放大電路8 ;同時(shí)，所述無(wú)線擴(kuò)頻芯片I的輸入端與所述開(kāi)關(guān)電路4之間還依次串接有輸入阻抗匹配電路3及低噪聲放大電路7，所述低噪聲放大電路3用于將接收到的信號(hào)進(jìn)行濾波放大。
[0028]如圖2所示，所述輸出阻抗匹配電路2包括第一輸入端口、第二輸入端口、輸出端口、第一電感L1、第二電感L2、第一電容Cl、第三電容C3、第四電容C4、第五電容C5。
[0029]所述第一輸入端口、第二輸入端口分別與所述無(wú)線擴(kuò)頻芯片I的輸出端VR_PA、PA_B00ST連接；所述第一輸入端口通過(guò)串接的第一電感L1、第二電感L2與所述第二輸入端口連接同時(shí)，所述第一輸入端口還分別與第三電容C3、第四電容C4的一端連接，所述第三電容、第四電容的另一端接地；所述輸出端口和所述第二輸入端口之間依次串接有第一電容Cl及所述第二電感L2 ;所述第二電感L2與所述第一電容Cl之間與第五電容C5的一端連接，所述第五電容C5的另一端接地；所述輸出端口與所述功率放大電路8的輸入端連接；所述功率放大電路8中包括一次串接的第三表面濾波器F3及功率放大器T2，所述點(diǎn)表面濾波器F3