一種提高傳信率的多通道2fsk調制方法與多通道信號輸出系統(tǒng)的制作方法
【技術領域】
[0001] 本發(fā)明設及提高傳信率的多通道2FSK調制方法與多通道信號輸出系統(tǒng)。
【背景技術】
[0002] 當甲己兩個設備進行通信時，為了保證數(shù)字信號與信道的特性相匹配，往往需要 用模擬信號作為載波進行數(shù)字調制，即用數(shù)字基帶信號控制載波，把數(shù)字基帶信號變換為 帶通信號。數(shù)字調制方式中最常用的就是2FSK調制。它具有原理簡單、抗噪性能好、傳輸 距離遠、誤碼率低等優(yōu)點。
[0003] 2FSK(二進制頻移鍵控）是分別用兩個不同頻率的正弦載波傳送信號碼元"1"和 "0"的調制方式，其表達式為：
[0004]
【主權項】
1. 一種提高傳信率的多通道2FSK調制方法，其特征在于它按以下步驟實現(xiàn)： 一、 以多通道信號輸出系統(tǒng)為硬件平臺，設置碼元序列的參數(shù)； 其中，所述碼元序列的參數(shù)包括碼元序列A、碼元序列B、碼元序列中碼元的個數(shù)、碼 寬、頻率控制字1和頻率控制字2 ; 二、 根據(jù)設置的參數(shù)產(chǎn)生兩個頻率不同且幅值不同的正弦載波，傳送碼元序列；其中， 所述每個碼元序列有"〇〇"、"01"、" 10"、" 11"共4種取值； 三、 通過設置多路復用器進行通道切換，分時進行多通道2FSK調制。
2. -種提高傳信率的多通道信號輸出系統(tǒng)，其特征在于多通道信號輸出系統(tǒng)由電源模 塊、FPGA模塊、配置模塊、時鐘管理模塊、DAC模塊、模擬開關模塊、PCI總線以及對外接口組 成； 其中，所述電源模塊為系統(tǒng)供電； 所述FPGA模塊作為主控器，實現(xiàn)內(nèi)部各單元功能，同時控制DAC模塊和時鐘管理模塊， 實現(xiàn)2FSK調制，并控制模擬開關模塊，實現(xiàn)多通道切換； 所述配置模塊實現(xiàn)對FPGA模塊的配置； 所述時鐘管理模塊包括晶振和時鐘分配器，通過時鐘分配器產(chǎn)生高質量、低抖動的時 鐘信號，供DAC模塊使用，通過晶振產(chǎn)生時鐘信號供FPGA模塊使用； 所述DAC模塊實現(xiàn)載波信號向模擬開關模塊的發(fā)送； 所述模擬開關模塊采用多路復用器，由FPGA模塊控制多路復用器各路通道的通斷，通 過對外接口與外部設備連接。
3. 根據(jù)權利要求2所述的一種提高傳信率的多通道信號輸出系統(tǒng)，其特征在于所述 FPGA模塊包括DAC控制單元、DAC時鐘配置單元、2FSK調制單元、PCI譯碼單元與模擬開關 控制單元； 其中，所述PCI譯碼單元對PCI總線上的地址和對應數(shù)據(jù)進行譯碼，將數(shù)據(jù)寫入各寄存 器中，供2FSK調制單元和模擬開關模塊使用； 所述2FSK調制單元實現(xiàn)2FSK調制； 所述DAC控制單元實現(xiàn)對DAC模塊的控制，并將調制后的數(shù)據(jù)供DAC模塊使用； 所述DAC時鐘配置單元控制時鐘管理模塊中的時鐘分配器產(chǎn)生高質量時鐘，供DAC模 塊使用。
4. 根據(jù)權利要求3所述的一種提高傳信率的多通道信號輸出系統(tǒng)，其特征在于所述 2FSK調制單元碼元序列A和碼元序列B中碼元個數(shù)相同，碼寬相同； 設置碼元序列A、碼元序列B中碼元的個數(shù)、碼寬、頻率控制字1和頻率控制字2參數(shù)， 經(jīng)PCI總線分別寫入碼元序列A寄存器、碼元序列B寄存器、序列中碼元的個數(shù)寄存器、碼 寬寄存器、頻率控制字1寄存器、頻率控制字2寄存器； 啟動信號有效后，碼元時鐘發(fā)生器根據(jù)碼寬寄存器的碼寬產(chǎn)生碼元時鐘并輸出，時鐘 周期為碼寬； 碼元時鐘作為D觸發(fā)器的時鐘輸入，控制碼元序列A寄存器中的值和碼元序列B寄存 器中的值以二進制數(shù)的形式，分別按位依次寫入D觸發(fā)器1和D觸發(fā)器2,并輸出A的碼元 和B的碼元； 不同的頻率控制字控制DDS IP核產(chǎn)生不同頻率的正弦信號；A頻率控制字寄存器中的 值和B頻率控制字寄存器中的值，分別輸入DDS IP核A和DDS IP核B ; 啟動信號有效后，序列脈沖發(fā)生器根據(jù)序列中碼元個數(shù)寄存器的值產(chǎn)生序列脈沖并輸 出，序列脈沖的脈寬等于碼元個數(shù)X碼寬； 序列脈沖連接到DDS IP核的輸出清零端，當序列脈沖不輸出時，DDS IP核A和DDS IP 核B輸出清零，不輸出正弦波數(shù)字量，不會通過DAC模塊輸出正弦信號；當序列脈沖輸出時， DDS IP核A和DDS IP核B輸出均不清零，輸出正弦波數(shù)字量，正弦波數(shù)字量經(jīng)過DAC輸出 正弦信號； DDS IP核A和DDS IP核B分別輸出的正弦波數(shù)字量A與數(shù)字量B，代表某一頻率的具 有最大幅值的正弦信號；對正弦波數(shù)字量以二進制數(shù)的形式右移N位，所得的正弦波數(shù)字 量代表該頻率的幅值為最大幅值的^的正弦信號；通過右移1、2、……、N位可獲得一系 列正弦波數(shù)字量，這些數(shù)字量代表該頻率的幅值為最大幅值的、I.......+的正弦信 號；對這些數(shù)字量進行加或剪，經(jīng)過DAC模塊的數(shù)/模轉換和放大器放大后，產(chǎn)生輸出信號 最大幅值范圍內(nèi)的任意幅值正弦信號；其中，所述數(shù)字量包括數(shù)字量A與數(shù)字量B ; 在移位器A和移位器B內(nèi)，DDS IP核A輸出的數(shù)字量A通過右移產(chǎn)生兩個代表不同幅 值正弦信號的數(shù)字量Al、數(shù)字量A2, DDS IP核B輸出的數(shù)字量B通過右移產(chǎn)生兩個代表不 同幅值正弦信號的數(shù)字量B1、數(shù)字量B2 ; 由B的碼元作為二選一數(shù)據(jù)選擇器A的控制端對數(shù)字量Al、數(shù)字量A2進行選通，輸出 作為數(shù)字量AO ;由B的碼元作為二選一數(shù)據(jù)選擇器B的控制端對數(shù)字量Bl、數(shù)字量B2進行 選通，輸出作為數(shù)字量BO ; 由A的碼元作為二選一數(shù)據(jù)選擇器的控制端對數(shù)字量AO和數(shù)字量BO進行選通，輸出 的正弦波數(shù)字量經(jīng)DAC控制單元，輸入DAC模塊，由DAC模塊產(chǎn)生正弦載波； PCI譯碼單元對來自PCI總線的數(shù)據(jù)進行譯碼，根據(jù)譯碼結果控制模擬開關控制單元 產(chǎn)生控制信號，控制模擬開關模塊的多路復用器，進行通道切換，分時進行多路2FSK調制。
【專利摘要】一種提高傳信率的多通道2FSK調制方法與多通道信號輸出系統(tǒng)，本發(fā)明涉及提高傳信率的多通道2FSK調制方法與多通道信號輸出系統(tǒng)。本發(fā)明是要解決現(xiàn)有2FSK調制方法傳信率低的問題。一、以多通道信號輸出系統(tǒng)為硬件平臺，設置碼元序列的參數(shù)；二、根據(jù)設置的參數(shù)產(chǎn)生兩個頻率不同且幅值不同的正弦載波，傳送碼元序列；三、通過設置多路復用器進行通道切換，分時進行多通道2FSK調制。多通道信號輸出系統(tǒng)由電源模塊、FPGA模塊、配置模塊、時鐘管理模塊、DAC模塊、模擬開關模塊、PCI總線以及對外接口組成。本發(fā)明應用于通信領域。
【IPC分類】H04L27-12
【公開號】CN104836763
【申請?zhí)枴緾N201510312803
【發(fā)明人】鄧立寶, 付寧, 王志偉, 施睿, 喬立巖
【申請人】哈爾濱工業(yè)大學
【公開日】2015年8月12日
【申請日】2015年6月9日