所要求的精度水平，因此減輕了根據(jù)某些實施例的系統(tǒng)的處理負(fù)荷。但是， 如果在步驟914中確定所實施的鏈路性能評估不可接受，可W在步驟918中將尾數(shù)位的數(shù) 量調(diào)整為包含更多的比特。
[0082] 在步驟920中，SoC確定是否要處理其它塊。若是，處理繼續(xù)至步驟902。但是，若 沒有待處理的其它塊，則處理繼續(xù)至步驟922,該過程結(jié)束。
[0083] 如上所述，SoC500實現(xiàn)基帶信號處理算法函數(shù)，為每個計算單元分配變量位寬， 與傳統(tǒng)DSP方法相比，更具靈活性。采用硬件ASIC設(shè)計，能夠使每個變量的位寬和每個計算 單元最優(yōu)化。上述圖9提供的設(shè)計流程用于基帶信號處理函數(shù)（例如，MIM0檢測）。MIM0 檢測功能能夠分解成一組計算步驟或者子功能塊。圖9描述了確定浮點變量的位寬W及用 于該些子功能的算術(shù)運算的設(shè)計流程。在某些情況中，該一過程可W提供滿足所需性能需 要的最?。ɡ纾顑?yōu)）數(shù)量的尾數(shù)位。指數(shù)位的數(shù)量也能夠按照相同的步驟確定。但是， 由于指數(shù)不參與計算，即使達(dá)到最優(yōu)化，也不會像上文圖9描述的改變尾數(shù)位的數(shù)量那樣 起到有意義的節(jié)省電路的作用。
[0084] 圖10示出了根據(jù)本公開實施例的執(zhí)行多天線檢測過程中各種計算步驟的示例性 流程圖1000。圖10所示流程圖1000的實施例僅用于舉例說明。多天線檢測過程的流程圖 的其他實施例可在不脫離本公開范圍的情況下使用。
[0085] 在LTE MIM0檢測中，有如下待求解的矩陣方程：
[0086] 義=(//"巧J// + /) // "X,;r
[0087] 其中，X是NtXl的列向量，為傳輸信號的匪SE估計，Nt為發(fā)射機(jī)的數(shù)量；Y是NfXl 的列向量，為接收到的信號，Nf為接收機(jī)天線的數(shù)量；H為NfXNt矩陣，為信道估計矩陣；Ruu 為NfXNf矩陣，為噪聲協(xié)方差矩陣，0H表示化rmitian轉(zhuǎn)置。
[0088] MIM0檢測HAC用于從信道估計矩陣H中獲得傳輸信號X、噪聲協(xié)方差矩陣的逆iC 化及接收到的信號Y。圖10給出了計算步驟，其中，QR分解用于轉(zhuǎn)換T3=QR，其中，Q為正 交矩陣（QTq=I)，R為上=角矩陣。每個塊的尾數(shù)位能夠根據(jù)上文所述圖9給出的設(shè)計流 程而確定。在某些實施例中，與傳統(tǒng)的基于定點運算的設(shè)計相比，上文描述的浮點運算的最 終實現(xiàn)方式可W將口計數(shù)減少大約25%。
[0089] 在某些實施例中，一個或多個所述設(shè)備的部分或全部功能或流程由計算機(jī)可讀程 序代碼構(gòu)成的且體現(xiàn)于計算機(jī)可讀介質(zhì)中的計算機(jī)程序來實現(xiàn)或支持。短語"計算機(jī)可讀 程序代碼"包括任意類型的計算機(jī)代碼，包括源代碼、目標(biāo)代碼W及可執(zhí)行代碼。術(shù)語"計算 機(jī)可讀介質(zhì)"包括任何類型的能夠被計算機(jī)訪問的非易失性介質(zhì)，比如，只讀存儲器（ROM)、 隨機(jī)存取存儲器（RAM)、硬盤驅(qū)動器、光盤（CD)、數(shù)字化視頻光盤值VD)或者任何其他類型 的存儲器。
[0090] 有利于闡述本專利文檔中使用的特定術(shù)語和短語的定義。術(shù)語"包括"和"包含 及它們的派生詞表示沒有限制的包括。術(shù)語"或者"是包容性的，意為和/或。短語"與…… 關(guān)聯(lián)"和"與其關(guān)聯(lián)及其派生的短語，意味著包括，被包括在內(nèi)、與……互連、包含、被包 含在內(nèi)、連接到或與……連接、禪合到或與……禪合、與……可通信、與……配合、交織、并 列、接近、被綁定到或與……綁定、具有、具有……屬性，等等。術(shù)語"控制器"指任何設(shè)備、 系統(tǒng)或者其至少控制一個操作的一部分。控制器可W通過硬件、固件、軟件或者其中至少兩 者的組合而實現(xiàn)。與任何特定控制器相關(guān)的功能可W是集中式或分布式的，無論是本地還 是遠(yuǎn)程。
[0091] 雖然本公開描述了某些實施例W及總體關(guān)聯(lián)的方法，但是，對于本領(lǐng)域技術(shù)人員 來說，該些實施例和方法的變更和排列是顯而易見的。對應(yīng)地，上述對示例性實施例的描述 不用于定義或限制本公開。在不脫離W下權(quán)利要求定義的本公開的精神和范圍的情況下， 還可W做出其他修改、替換W及變更。
【主權(quán)項】
1. 一種通信設(shè)備中的數(shù)字基帶信號處理方法，其特征在于，所述方法包括： 使用第一浮點處理單元進(jìn)行基帶信號處理過程的多天線檢測部分； 使用半精度浮點處理單元進(jìn)行所述基帶信號處理過程的所有其他部分； 其中，所述第一浮點處理單元的位寬大于所述半精度浮點處理單元的位寬。2. 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述多天線檢測部分包括接收機(jī)基帶信 號處理過程的矩陣元素計算和矩陣求逆。3. 根據(jù)權(quán)利要求1所述的方法，其特征在于，還包括： 使用所述第一浮點處理單元進(jìn)行所述基帶信號處理過程的均衡器系數(shù)計算； 其中，所述基帶信號處理過程包括單時隙自適應(yīng)多用戶信道VAMOS協(xié)議。4. 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一浮點處理單元包括28位浮點處 理單元。5. 根據(jù)權(quán)利要求1所述的方法，其特征在于，還包括當(dāng)檢測到所述基帶信號處理過程 發(fā)生溢出時，運用縮放因子2n，其中，n為正整數(shù)或負(fù)整數(shù)。6. 根據(jù)權(quán)利要求1所述的方法，其特征在于，還包括當(dāng)所述半精度浮點處理單元進(jìn)行 的基帶處理包括含有大于指定數(shù)量的運算對象的累積運算時，分別為等于或小于所述指定 數(shù)量的一組或多組運算對象中的每個運算對象單獨進(jìn)行所述累積運算。7. 根據(jù)權(quán)利要求6所述的方法，其特征在于，所述數(shù)量的運算對象包括64個運算對象。8. 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一浮點處理單元包括所述半精度 浮點處理單元以及一個或多個其他半精度浮點處理單元。9. 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一浮點處理單元處理的基帶處理 信號的第一運算對象包括1個符號位、7個指數(shù)位和20個尾數(shù)位；所述半精度浮點處理單 元處理的所述基帶處理信號的第二運算對象包括1個符號位、5個指數(shù)位和10個尾數(shù)位。10. 根據(jù)權(quán)利要求9所述的方法，其特征在于，還包括： 確定鏈路性能評估；以及 根據(jù)所述確定的鏈路性能評估，修改所述第一浮點處理單元或所述半精度浮點處理單 元進(jìn)行的所述尾數(shù)位的數(shù)量。11. 一種裝置，其特征在于，包括： 數(shù)字信號處理器，用于： 使用第一浮點處理單元進(jìn)行基帶信號處理過程的多天線檢測部分；以及 使用半精度浮點處理單元進(jìn)行所述基帶信號處理過程的所有其他部分； 其中，所述第一浮點處理單元的位寬大于所述半精度浮點處理單元的位寬。12. 根據(jù)權(quán)利要求11所述的裝置，其特征在于，所述多天線檢測部分包括接收機(jī)基帶 信號處理過程的矩陣元素計算和矩陣求逆。13. 根據(jù)權(quán)利要求11所述的裝置，其特征在于，所述數(shù)字信號處理還用于使用所述第 一浮點處理單元進(jìn)行所述基帶信號處理過程的均衡器系數(shù)部分， 其中，所述基帶信號處理過程包括單時隙自適應(yīng)多用戶信道VAMOS協(xié)議。14. 根據(jù)權(quán)利要求11所述的裝置，其特征在于，所述第一浮點處理單元包括28位浮點 處理單元。15. 根據(jù)權(quán)利要求11所述的裝置，其特征在于，所述數(shù)字信號處理還用于當(dāng)檢測到所 述基帶信號處理過程發(fā)生溢出時，運用縮放因子2n，其中，n為正整數(shù)或負(fù)整數(shù)。16. 根據(jù)權(quán)利要求11所述的裝置，其特征在于，還包括應(yīng)用專用集成電路ASIC，用于： 當(dāng)所述半精度浮點處理單元進(jìn)行的基帶處理包括含有大于指定數(shù)量的運算對象的累 積運算時，為等于或小于所述指定數(shù)量的一組或多組運算對象中的每個運算對象單獨進(jìn)行 所述累積運算。17. 根據(jù)權(quán)利要求16所述的裝置，其特征在于，所述數(shù)量的運算對象包括64個運算對 象。18. 根據(jù)權(quán)利要求11所述的裝置，其特征在于，所述第一浮點處理單元包括所述半精 度浮點處理單元以及一個或多個其他半精度浮點處理單元。19. 根據(jù)權(quán)利要求11所述的裝置，其特征在于，所述第一浮點處理單元處理的基帶處 理信號的第一運算對象包括1個符號位、7個指數(shù)位和20個尾數(shù)位；所述半精度浮點處理 單元處理的所述基帶處理信號的第二運算對象包括1個符號位、5個指數(shù)位和10個尾數(shù)位。20. 根據(jù)權(quán)利要求19所述的裝置，其特征在于，還包括應(yīng)用專用集成電路ASIC，用于： 確定鏈路性能評估；以及 根據(jù)所述確定的鏈路性能評估，修改所述第一浮點處理單元或所述半精度浮點處理單 元進(jìn)行的所述尾數(shù)位的數(shù)量。21. -種通信設(shè)備，其特征在于，包括： 數(shù)字信號處理器，用于： 使用第一浮點處理單元進(jìn)行基帶信號處理過程的多天線檢測部分；以及 使用半精度浮點處理單元進(jìn)行所述基帶信號處理過程的所有其他部分； 其中，所述第一浮點處理單元的位寬大于所述半精度浮點處理單元的位寬。22. 根據(jù)權(quán)利要求21所述的通信設(shè)備，其特征在于，所述通信設(shè)備包括基站。23. 根據(jù)權(quán)利要求21所述的通信設(shè)備，其特征在于，所述通信設(shè)備包括移動站。
【專利摘要】根據(jù)一個實施例，一種裝置包括數(shù)字信號處理器，用于使用第一浮點處理單元進(jìn)行基帶信號處理過程的多天線檢測部分，以及使用半精度浮點處理單元進(jìn)行所述基帶信號處理過程的所有其他部分。所述第一浮點處理單元的位寬大于所述半精度浮點處理單元的位寬。
【IPC分類】H04B1/00
【公開號】CN104904124
【申請?zhí)枴緾N201380064523
【發(fā)明人】陳偉鐘, 郭元斌, 孫彤
【申請人】華為技術(shù)有限公司
【公開日】2015年9月9日
【申請日】2013年12月11日
【公告號】US8971451, US20140161210, WO2014090160A1