一種基于軟處理器的圖像信號源及其處理圖像信號的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于圖像信號源技術(shù)領(lǐng)域，具體涉及一種基于軟處理器的圖像信號源及其處理圖像信號的方法。
【背景技術(shù)】
[0002]目前的圖像信號源是基于硬處理器(ARM)協(xié)同現(xiàn)場可編程門陣列(FPGA)來實現(xiàn)的，基于ARM的圖像信號源存在以下缺陷:
[0003]1、上電輸出第一幅圖像時間長，由于ARM架構(gòu)的信號源圖像數(shù)據(jù)都保存在ARM外圍的flash中，所以上電后，ARM要先啟動，啟動完成后從flash中讀出圖像數(shù)據(jù)到ARM的DDR中，再從ARM的DDR中讀取數(shù)據(jù)通過互聯(lián)總線傳速到FPGA的DDR中，F(xiàn)PGA內(nèi)部控制邏輯塊再從FPGA的DDR中讀出圖像數(shù)據(jù)輸出到圖像輸出接口，整個處理過程復(fù)雜，造成首次上電輸出第一幅圖時間過長。
[0004]2、圖像數(shù)據(jù)傳輸效率低，無論是在線輸出圖像信號還是離線輸出圖像信號，圖像信號首先通過ARM處理，ARM處理完成后再通過互聯(lián)總線的方式傳輸給FPGA，然后FPGA在根據(jù)圖像信號輸出的類型進行處理后通過不同接口輸出，整個處理過程比較繁瑣，造成圖像信號輸出效率過低。
[0005]3、架構(gòu)復(fù)雜成本高，ARM架構(gòu)的圖像信號源需要采用ARM加上FPGA來共同完成，造成硬件架構(gòu)和軟件架構(gòu)都比較復(fù)雜，從而提高了硬件和軟件開發(fā)、維護成本。
[0006]4、系統(tǒng)的遠(yuǎn)程升級速度慢，ARM架構(gòu)的圖像信號源對外的遠(yuǎn)程連接主要依據(jù)ARM的以太網(wǎng)功能，尤其是在進行FPGA程序的遠(yuǎn)程升級過程中，要先將程序文件通過以太網(wǎng)發(fā)送給ARM，ARM在將文件通過串行總線寫到FPGA的FLASH中，整個升級過程時間比較慢。

【發(fā)明內(nèi)容】

[0007]本發(fā)明的目的就是為了解決上述【背景技術(shù)】存在的不足，提供一種結(jié)構(gòu)簡單、成本低、輸出圖像信號效率高的基于軟處理器的圖像信號源及其處理圖像信號的方法。
[0008]本發(fā)明采用的技術(shù)方案是:一種基于軟處理器的圖像信號源，包括:
[0009]現(xiàn)場可編程門陣列，用于完成圖像信號輸出、同上位機進行通信；
[0010]復(fù)雜可編程邏輯模塊，用于與現(xiàn)場可編程門陣列進行通信完成程序升級，給現(xiàn)場可編程門陣列發(fā)送升級程序；
[0011]輸出接口，用于對現(xiàn)場可編程門陣列輸出的圖像文件提供不同的圖像輸出接口類型；
[0012]所述現(xiàn)場可編程門陣列包括:
[0013]第一軟處理器，用于向現(xiàn)場可編程門陣列內(nèi)部的各控制塊發(fā)送控制命令、控制各控制塊的工作流程；
[0014]協(xié)議棧，用于對接收的數(shù)據(jù)進行解析，將配置信息傳輸給第一軟處理器、圖像文件傳輸給主控制塊；
[0015]主控制塊，用于根據(jù)第一軟處理器的控制命令對圖像文件進行處理、輸出圖像文件至輸出接口。
[0016]進一步地，還包括:
[0017]以太網(wǎng)收發(fā)模塊，用于接收來自上位機的數(shù)據(jù)發(fā)送給現(xiàn)場可編程門陣列、接收來自現(xiàn)場可編程門陣列的數(shù)據(jù)發(fā)送給上位機；
[0018]外部數(shù)據(jù)存儲模塊，用于存儲現(xiàn)場可編程門陣列待處理的數(shù)據(jù)；
[0019]Nand存儲模塊，為復(fù)雜可編程邏輯模塊外的存儲器，用于保存現(xiàn)場可編程門陣列的升級程序文件。
[0020]進一步地，所述現(xiàn)場可編程門陣列還包括:
[0021]eMMC存儲控制塊，用于與主控制塊進行數(shù)據(jù)交互，對外部數(shù)據(jù)存儲模塊進行讀寫訪問；
[0022]DDR緩存控制塊，用于與主控制塊進行數(shù)據(jù)交互，對外部數(shù)據(jù)存儲模塊進行讀寫訪問；
[0023]圖像輸出控制塊，用于與主控制塊進行數(shù)據(jù)交互、針對輸出接口的不同設(shè)置不同的輸出接口類型、輸出圖像文件。
[0024]進一步地，所述復(fù)雜可編輯邏輯模塊包括:
[0025]從外部存儲接口控制塊，用于與現(xiàn)場可編程門陣列進行總線交互，接收來自現(xiàn)場可編程門陣列的升級程序和命令數(shù)據(jù)，升級程序轉(zhuǎn)發(fā)給Nand存儲控制塊，命令數(shù)據(jù)轉(zhuǎn)發(fā)給第二軟處理器；
[0026]第二軟處理器，用于向從外部存儲接口控制塊和Nand存儲控制塊發(fā)送控制命令、控制從外部存儲接口控制塊和Nand存儲控制塊的工作流程；
[0027]Nand存儲控制塊，用于根據(jù)第二軟處理器的控制命令接收來自從外部存儲接口控制塊的升級程序存儲到外部的Nand存儲模塊中、從外部的Nand存儲模塊中讀取升級程序發(fā)送給加載模塊；
[0028]加載模塊，用于接收來自Nand存儲控制塊的現(xiàn)場可編程門陣列的升級程序，通過外部總線發(fā)送給現(xiàn)場可編程門陣列。
[0029]進一步地，所述外部數(shù)據(jù)存儲模塊包括:
[0030]eMMC外部存儲模塊，用于存儲配置信息和圖片數(shù)據(jù)；
[0031]DDR外部緩存模塊，用于臨時存放存儲配置信息和圖片數(shù)據(jù)。
[0032]進一步地，所述現(xiàn)場可編程門陣列還包括:
[0033]主外部存儲接口控制塊，用于與主控制塊進行數(shù)據(jù)交互，控制外部總線與復(fù)雜可編程邏輯模塊進行數(shù)據(jù)傳輸；
[0034]配置模塊，用于根據(jù)復(fù)雜可編程邏輯模塊發(fā)送的升級程序?qū)ΜF(xiàn)場可編程門陣列進行程序配置完成現(xiàn)場可編程門陣列的啟動。
[0035]更進一步地，所述輸出接口包括:
[0036]第一輸出接口，用于提供LVDS接口類型的圖像輸出接口 ；
[0037]第二輸出接口，用于提供MIPI接口類型的圖像輸出接口 ；
[0038]第三輸出接口，用于提供DP接口類型的圖像輸出接口 ；
[0039]第四輸出接口，用于提供V-BY-ONE接口類型的圖像輸出接口。
[0040]一種基于上述圖像信號源處理圖像信號的方法，包括在線圖像信號輸出操作，操作過程為:
[0041]I)上位機通過以太網(wǎng)收發(fā)模塊向協(xié)議棧發(fā)送配置信息和圖像文件；
[0042]2)協(xié)議棧將接收配置信息發(fā)送到第一軟處理器，第一軟處理器根據(jù)接收到的配置信息配置主控制塊和圖像輸出控制塊；
[0043]3)協(xié)議棧將接收圖像文件發(fā)送到主控制塊，主控制塊根據(jù)配置信息接收圖像文件，將圖像文件發(fā)送給DDR緩存控制塊，通過DDR緩存控制塊將圖像文件保存到DDR外部緩存模塊中；
[0044]4)圖像文件保存完成后，上位機發(fā)送圖像輸出命令至第一軟處理器，第一軟處理器根據(jù)接收的命令控制主控制塊和DDR緩存控制塊從DDR外部緩存模塊中讀取圖像文件，發(fā)送給圖像輸出控制塊通過配置的輸出接口進行同一幅圖像輸出或者不同圖像輸出顯示。
[0045]進一步地，還包括離線圖像信號輸出操作，操作過程為:
[0046]I)上位機通過以太網(wǎng)收發(fā)模塊向協(xié)議棧發(fā)送配置信息和圖像文件；
[0047]2)協(xié)議棧將接收的配置信息和圖像文件傳輸?shù)街骺刂茐K，主控制塊接收到配置信息和圖像文件后將配置信息和圖像文件發(fā)送給DDR緩存控制塊，通過DDR緩存控制塊將配置信息和圖像文件保存到DDR外部緩存模塊中；
[0048]3)第一軟處理器控制主控制塊和DDR緩存控制塊從DDR外部緩存模塊中讀取配置信息和圖像文件，發(fā)送給eMMC存儲控制塊，eMMC存儲控制塊將配置信息和圖像文件保存到eMMC外部存儲模塊中；
[0049]4)在下次圖像信號源單獨上電后，第一軟處理器通過控制主控制塊(33)和eMMC存儲控制塊從eMMC外部存儲模塊中讀取配置信息，發(fā)送給DDR緩存控制塊保存到DDR外部緩存模塊中，主控制塊控制DDR緩存控制塊從DDR外部緩存模塊中讀取配置信息發(fā)送至第一軟處理器；
[0050]5)第一軟處理器根據(jù)配置信息配置主控制塊和圖像輸出控制塊；
[0051]6)配置完成后，主控制塊控制eMMC存儲控制塊從eMMC外部存儲模塊中讀取圖像文件，發(fā)送給DDR緩存控制塊保存到DDR外部緩存模塊中；
[0052]7)主控制塊控制DDR緩存控制塊從DDR外部緩存模塊中讀取圖像文件，發(fā)送給圖像輸出控制塊通過配置的輸出接口進行同一幅圖像輸出或者不同圖像輸出顯示。
[0053]更進一步地，還包括圖像信號源的升級啟動操作，操作步驟為:
[0054]I)上位機通過以太網(wǎng)收發(fā)模塊向協(xié)議棧發(fā)送升級命令信息，協(xié)議棧將接收的升級命令信息發(fā)送到第一軟處理器，第一軟處理器接收到升級命令信息后，通過控制主