一種基于fpga的高清視頻無縫矩陣的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種視頻矩陣，具體是一種基于FPGA的高清視頻無縫矩陣。
【背景技術(shù)】
[0002]視頻矩陣經(jīng)歷了由模擬視頻矩陣向數(shù)字視頻矩陣，由標(biāo)清視頻矩陣到高清視頻矩陣的發(fā)展過程。隨著技術(shù)水平的提高，視頻矩陣規(guī)模也逐漸擴(kuò)大，應(yīng)用領(lǐng)域日益拓展，在廣播電視、電視電話會(huì)議、安防監(jiān)控等領(lǐng)域得到廣泛應(yīng)用，功能也日趨多樣化和完善。
[0003]隨著數(shù)字技術(shù)的高速發(fā)展，軟硬件水平的提高，目前市面上的數(shù)字矩陣層出不窮。有基于DSP的包交換方案，有基于FPGA的無損原始數(shù)據(jù)交換方案，目前這些方案在矩陣切換的過程都會(huì)出現(xiàn)畫面黑屏、花屏等抖動(dòng)現(xiàn)象，嚴(yán)重的影響了用戶的體驗(yàn)效果。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于提供一種分辨率高、無抖動(dòng)的基于FPGA的高清視頻無縫矩陣，以解決上述【背景技術(shù)】中提出的問題。
[0005]為實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案:
一種基于FPGA的高清視頻無縫矩陣，包括模擬矩陣芯片、高清A/D加均衡處理芯片、FPGA數(shù)字信號無縫切換處理芯片和高清D/A加輸出預(yù)加重處理芯片，所述高清A/D加均衡處理芯片包括SDI接口輸入解碼芯片和DVI接口輸入解碼芯片，所述高清D/A加輸出預(yù)加重處理芯片包括SDI接口輸出編碼芯片和HDMI接口輸出編碼芯片，所述模擬矩陣芯片的輸出端通過SDI接口輸入解碼芯片和DVI接口輸入解碼芯片連接FPGA數(shù)字信號無縫切換處理芯片的輸入端，所述FPGA數(shù)字信號無縫切換處理芯片的輸出端分別連接SDI接口輸出編碼芯片和HDMI接口輸出編碼芯片，所述FPGA數(shù)字信號無縫切換處理芯片的輸入端還連接有DDR2存儲器和EPCS串行存儲器。
[0006]作為本發(fā)明進(jìn)一步的方案:所述模擬矩陣芯片的型號為ADN4605。
[0007]作為本發(fā)明進(jìn)一步的方案:FPGA數(shù)字信號無縫切換處理芯片為EP4CE40F29C8芯片。
[0008]作為本發(fā)明進(jìn)一步的方案:所述SDI接口輸入解碼芯片的型號為GS2970。
[0009]作為本發(fā)明進(jìn)一步的方案:所述DVI接口輸入解碼芯片的型號為ADV7611。
[0010]作為本發(fā)明進(jìn)一步的方案:所述DVI接口輸入解碼芯片支持HDMI接口信號和VGA的模擬信號。
[0011]作為本發(fā)明進(jìn)一步的方案:所述SDI接口輸出編碼芯片的型號為GS2972。
[0012]作為本發(fā)明再進(jìn)一步的方案:所述HDMI接口輸出編碼芯片的型號為SiL9134。
[0013]與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是:
本發(fā)明能夠支持高清1080P和超高清4KX2K視頻分辨率，可以消除兩個(gè)不同信號視頻源之間切換帶來的瞬間黑屏、花屏等抖動(dòng)現(xiàn)象，在不使用其他接口產(chǎn)品的情況下，通過內(nèi)部集成達(dá)到無縫凈切、淡入淡出等特技切換效果，給用戶帶來一種全新的體驗(yàn)，特別在視頻要求比較嚴(yán)格的會(huì)議或者庭審中，給人更加正式和更加專業(yè)感覺，滿足了人們對高質(zhì)量視頻輸出的需求。
【附圖說明】
[0014]圖1為本發(fā)明的結(jié)構(gòu)示意圖。
[0015]圖2為本發(fā)明的時(shí)鐘方案示意圖。
【具體實(shí)施方式】
[0016]下面結(jié)合【具體實(shí)施方式】對本專利的技術(shù)方案作進(jìn)一步詳細(xì)地說明。
[0017]請參閱圖1-2，一種基于FPGA的高清視頻無縫矩陣，包括模擬矩陣芯片1、高清A/D加均衡處理芯片、FPGA數(shù)字信號無縫切換處理芯片2和高清D/A加輸出預(yù)加重處理芯片，所述高清A/D加均衡處理芯片包括SDI接口輸入解碼芯片3和DVI接口輸入解碼芯片4，所述高清D/A加輸出預(yù)加重處理芯片包括SDI接口輸出編碼芯片5和HDMI接口輸出編碼芯片6，所述模擬矩陣芯片I的輸出端通過SDI接口輸入解碼芯片3和DVI接口輸入解碼芯片4連接FPGA數(shù)字信號無縫切換處理芯片2的輸入端，所述FPGA數(shù)字信號無縫切換處理芯片2的輸出端分別連接SDI接口輸出編碼芯片5和HDMI接口輸出編碼芯片6，所述FPGA數(shù)字信號無縫切換處理芯片2的輸入端還連接有DDR2存儲器7和EPCS串行存儲器8。
[0018]所述模擬矩陣芯片I的型號為ADN4605，模擬矩陣芯片I支持40對差分輸入和40對差分輸出信號，在小型矩陣應(yīng)用非常廣泛；所述SDI接口輸入解碼芯片3的型號為GS2970，SDI接口輸入解碼芯片3配合外置均衡電路科技實(shí)現(xiàn)廣播級的高清信號解碼；所述SDI接口輸出編碼芯片5的型號為GS2972，SDI接口輸出編碼芯片5配合外置預(yù)加重電路可以實(shí)現(xiàn)信號的遠(yuǎn)距離穩(wěn)定傳輸，所述DVI接口輸入解碼芯片4的型號為ADV7611，所述DVI接口輸入解碼芯片4支持HDMI接口信號和VGA的模擬信號，很好的實(shí)現(xiàn)了多種接口的兼容性；所述HDMI接口輸出編碼芯片6的型號為SiL9134。
[0019]本發(fā)明中整個(gè)單板的設(shè)計(jì)以4X4的矩陣作為基本單元，可以輕松復(fù)制硬件電路來實(shí)現(xiàn)多路集成，F(xiàn)PGA數(shù)字信號無縫切換處理芯片2在整個(gè)系統(tǒng)中主要把矩陣芯片切換過來的數(shù)字視頻信號寫入到DDR2存儲芯片7中，然后再從DDR2存儲芯片7中平穩(wěn)讀取實(shí)現(xiàn)無抖動(dòng)輸出。
[0020]所述4X4的矩陣共有八路輸入輸出數(shù)字視頻信號，視頻數(shù)據(jù)采用YCBCR4:2:2模式需要占用十六個(gè)管腳，再加上視頻同步和時(shí)鐘信號，每一路需要占用二十個(gè)管腳，總共需要的視頻管腳是8X20=160 ;FPGA數(shù)字信號無縫切換處理芯片2外掛DDR2存儲芯片7，考慮到FPGA數(shù)字信號無縫切換處理芯片2內(nèi)部IP支持DDR2存儲芯片7的讀寫時(shí)鐘速度是166.66Mhz，以及單路1080P60讀寫需要的DDR2存儲芯片7帶寬是4Gbit/s，四路矩陣的讀寫總帶寬需要16Gbit/s，所以選擇了在FPGA數(shù)字信號無縫切換處理芯片2的TOP和BOTTOM各掛2片數(shù)據(jù)16位寬的數(shù)據(jù)，總帶寬=166.66X2X32X2=21.33Gbit/s ;這樣在保證控制DDR2存儲芯片7的讀寫效率在75%以上就可以滿足要求。DDR2存儲芯片7需要FPGA數(shù)字信號無縫切換處理芯片2的管腳是67X2=134，再加上一些外圍芯片的控制信號，需要占用FPGA數(shù)字信號無縫切換處理芯片2的管腳數(shù)在300個(gè)以上，綜合成本和性能，F(xiàn)PGA數(shù)字信號無縫切換處理芯片2選擇為EP4CE40F29C8芯片，實(shí)踐證明，通過對DDR2存儲芯片7突發(fā)的讀寫模式進(jìn)行操作，可以保證DDR2存儲芯片7的訪問效率達(dá)到80%以上。
[0021]所述基于FPGA的高清視頻無縫矩陣4X4的時(shí)鐘方案，各路視頻源的時(shí)鐘信號分別獨(dú)立，數(shù)據(jù)在FPGA數(shù)字信號無縫切換處理芯片2輸入端應(yīng)該用各自的時(shí)鐘采集對應(yīng)的數(shù)據(jù)，經(jīng)過內(nèi)部異步FIFO把各路的數(shù)據(jù)寫入到DDR2存儲芯片7對應(yīng)的幀存儲空間，輸出時(shí)鐘采用FPGA數(shù)字信號無縫切換處理芯片2內(nèi)部PLL動(dòng)態(tài)可重新配置來生成所需要的時(shí)鐘。由于輸入和輸出時(shí)鐘不同源，寫和讀的方向時(shí)鐘快的一側(cè)隨著時(shí)間的累加會(huì)出現(xiàn)碰撞的可能，這時(shí)速度快的一側(cè)應(yīng)該米取凍結(jié)一幀的方式來避免碰撞。
[0022]本發(fā)明能夠支持高清1080P和超高清4KX 2K視頻分辨率，可以消除兩個(gè)不同信號視頻源之間切換帶來的瞬間黑屏、花屏等抖動(dòng)現(xiàn)象，在不使用其他接口產(chǎn)品的情況下，通過內(nèi)部集成達(dá)到無縫凈切、淡入淡出等特技切換效果，給用戶帶來一種全新的體驗(yàn)，特別在視頻要求比較嚴(yán)格的會(huì)議或者庭審中，給人更加正式和更加專業(yè)感覺，滿足了人們對高質(zhì)量視頻輸出的需求。
[0023]上面對本專利的較佳實(shí)施方式作了詳細(xì)說明，但是本專利并不限于上述實(shí)施方式，在本領(lǐng)域的普通技術(shù)人員所具備的知識范圍內(nèi)，還可以在不脫離本專利宗旨的前提下作出各種變化。
【主權(quán)項(xiàng)】
1.一種基于FPGA的高清視頻無縫矩陣，其特征在于，包括模擬矩陣芯片(I )、高清A/D加均衡處理芯片、FPGA數(shù)字信號無縫切換處理芯片(2)和高清D/A加輸出預(yù)加重處理芯片，所述高清A/D加均衡處理芯片包括SDI接口輸入解碼芯片(3)和DVI接口輸入解碼芯片(4)，所述高清D/A加輸出預(yù)加重處理芯片包括SDI接口輸出編碼芯片(5)和HDMI接口輸出編碼芯片(6)，所述模擬矩陣芯片(I)的輸出端通過SDI接口輸入解碼芯片(3)和DVI接口輸入解碼芯片(4)連接FPGA數(shù)字信號無縫切換處理芯片(2)的輸入端，所述FPGA數(shù)字信號無縫切換處理芯片(2)的輸出端分別連接SDI接口輸出編碼芯片(5)和HDMI接口輸出編碼芯片(6)，所述FPGA數(shù)字信號無縫切換處理芯片(2)的輸入端還連接有DDR2存儲器(7)和EPCS串行存儲器(8)。2.根據(jù)權(quán)利要求1所述的基于FPGA的高清視頻無縫矩陣，其特征在于，所述模擬矩陣芯片(I)的型號為ADN4605。3.根據(jù)權(quán)利要求1所述的基于FPGA的高清視頻無縫矩陣，其特征在于，F(xiàn)PGA數(shù)字信號無縫切換處理芯片(2)為EP4CE40F29C8芯片。4.根據(jù)權(quán)利要求1所述的基于FPGA的高清視頻無縫矩陣，其特征在于，所述SDI接口輸入解碼芯片(3)的型號為GS2970。5.根據(jù)權(quán)利要求1所述的基于FPGA的高清視頻無縫矩陣，其特征在于，所述DVI接口輸入解碼芯片(4)的型號為ADV7611。6.根據(jù)權(quán)利要求1所述的基于FPGA的高清視頻無縫矩陣，其特征在于，所述DVI接口輸入解碼芯片(4)支持HDMI接口信號和VGA的模擬信號。7.根據(jù)權(quán)利要求1所述的基于FPGA的高清視頻無縫矩陣，其特征在于，所述SDI接口輸出編碼芯片(5)的型號為GS2972。8.根據(jù)權(quán)利要求1所述的基于FPGA的高清視頻無縫矩陣，其特征在于，所述HDMI接口輸出編碼芯片(6)的型號為SiL9134。
【專利摘要】本發(fā)明公開了一種基于FPGA的高清視頻無縫矩陣，包括模擬矩陣芯片、高清A/D加均衡處理芯片、FPGA數(shù)字信號無縫切換處理芯片和高清D/A加輸出預(yù)加重處理芯片，高清A/D加均衡處理芯片包括SDI接口輸入解碼芯片和DVI接口輸入解碼芯片，高清D/A加輸出預(yù)加重處理芯片包括SDI接口輸出編碼芯片和HDMI接口輸出編碼芯片，F(xiàn)PGA數(shù)字信號無縫切換處理芯片的輸入端還連接有DDR2存儲器和EPCS串行存儲器。本發(fā)明能夠支持高清1080P和超高清4K×2K視頻分辨率，可以消除兩個(gè)不同信號視頻源之間切換帶來的瞬間黑屏、花屏等抖動(dòng)現(xiàn)象，在不使用其他接口產(chǎn)品的情況下，通過內(nèi)部集成達(dá)到無縫凈切、淡入淡出等特技切換效果，給用戶帶來一種全新的體驗(yàn)。
【IPC分類】H04N7/18, H04N5/268
【公開號】CN105120184
【申請?zhí)枴緾N201510647574
【發(fā)明人】李敏
【申請人】深圳市捷視飛通科技有限公司
【公開日】2015年12月2日
【申請日】2015年10月9日