該計(jì)數(shù)器對(duì)應(yīng)Addr位置對(duì)應(yīng)的IOObit中低50bit，否 則對(duì)應(yīng)高50bit。
[0272] 如果對(duì)于一個(gè)統(tǒng)計(jì)項(xiàng)既記包個(gè)數(shù)又記包長(zhǎng)度，那么一個(gè)統(tǒng)計(jì)項(xiàng)對(duì)應(yīng)兩個(gè)計(jì)數(shù)器， 需要占用IOObit存儲(chǔ)空間，占用一個(gè)SRAM地址，所以這種情況下隊(duì)列號(hào)為Qnum的統(tǒng)計(jì)項(xiàng) 對(duì)應(yīng)的SRAM存儲(chǔ)器地址為：
[0273] Addr = base_addr_idO+base_addr_typeO+Qnum
[0274] 高50bit對(duì)應(yīng)包個(gè)數(shù)計(jì)數(shù)器，低50bit對(duì)應(yīng)包長(zhǎng)度計(jì)數(shù)器。
[0275] 如圖10所示為STAT內(nèi)部實(shí)現(xiàn)架構(gòu)示意圖，所述STAT與所述PRE進(jìn)行交互，圖10 還顯示有基于STAT的pipeline架構(gòu)所實(shí)現(xiàn)的數(shù)據(jù)流傳輸，所述STAT包括：
[0276] MUX，接收來自PRE的統(tǒng)計(jì)請(qǐng)求及來自CFM的DM讀訪問請(qǐng)求，根據(jù)用戶配置的優(yōu) 先級(jí)選擇命令響應(yīng)；
[0277] Cache,由于SST內(nèi)部采用pipeline架構(gòu)實(shí)現(xiàn)，為了解決SRAM訪問延遲帶來的潛 在問題，比如多個(gè)統(tǒng)計(jì)請(qǐng)求數(shù)據(jù)包指向同一組計(jì)數(shù)器，從而由于SRAM訪問延遲造成計(jì)算信 息未及時(shí)更新導(dǎo)致計(jì)數(shù)值不準(zhǔn)確的問題，本實(shí)施例的設(shè)計(jì)中安排了 Cache這個(gè)用于指令緩 存的模塊，用來緩存SRAM訪問地址、訪問類型標(biāo)志、計(jì)算增量等信息；
[0278] ALU，接收MUX調(diào)度出來的統(tǒng)計(jì)請(qǐng)求或DM讀訪問請(qǐng)求，將SRAM訪問地址與Cache 中緩存的地址比對(duì)，如果沒有相同的，那么就直接向MEM發(fā)送讀訪問請(qǐng)求，并將該地址信息 寫入Cache ;否則，將新的訪問請(qǐng)求與Cache中緩存的地址合并，并將其攜帶的計(jì)數(shù)器增量 也進(jìn)行合并結(jié)算，更新Cache中內(nèi)容。待MEM返回讀數(shù)據(jù)后，根據(jù)PRE提供的計(jì)數(shù)規(guī)則，將 數(shù)據(jù)計(jì)算增量與讀返回?cái)?shù)據(jù)進(jìn)行數(shù)學(xué)運(yùn)算，得到新的計(jì)數(shù)值信息，向MEM發(fā)送寫命令請(qǐng)求， 將計(jì)數(shù)值寫入MEM中。如果命令請(qǐng)求是DM讀訪問請(qǐng)求，那么將計(jì)數(shù)器值返回CFM ;此時(shí)寫 入MEM中的數(shù)據(jù)由讀清模式?jīng)Q定，如果是讀清，那么將數(shù)值0寫入MEM中，否則將原數(shù)值寫 入 MEM。
[0279] 應(yīng)用場(chǎng)景二：基于統(tǒng)計(jì)計(jì)數(shù)設(shè)備、網(wǎng)絡(luò)處理芯片和CPU構(gòu)成的具有統(tǒng)計(jì)計(jì)數(shù)設(shè)備 的系統(tǒng)實(shí)現(xiàn)統(tǒng)計(jì)計(jì)數(shù)功能，其中，與統(tǒng)計(jì)計(jì)數(shù)設(shè)備交互的網(wǎng)絡(luò)處理芯片為二個(gè)的場(chǎng)景，本發(fā) 明不限于二個(gè)的場(chǎng)景，還可以為二個(gè)以上的場(chǎng)景，不做贅述。
[0280] 如圖11所示為本應(yīng)用場(chǎng)景下的本發(fā)明第二實(shí)施例的高速串行統(tǒng)計(jì)計(jì)數(shù)設(shè)備 (SST，Serial Statistics)，作為兩片網(wǎng)絡(luò)處理芯片（以NP或SA為例）的外掛統(tǒng)計(jì)芯片的 應(yīng)用。圖11中，NP/SA將統(tǒng)計(jì)請(qǐng)求通過Serdes接口發(fā)送給SST，SST接收到統(tǒng)計(jì)請(qǐng)求后，按 照以下圖12所示的步驟進(jìn)行統(tǒng)計(jì)計(jì)數(shù)，并將計(jì)數(shù)值寫入內(nèi)置SRAM中，SST接收還可以接收 Host CPU發(fā)送過來的讀計(jì)數(shù)器值的訪問請(qǐng)求并進(jìn)行對(duì)應(yīng)的處理。
[0281] 本實(shí)施例與上述本發(fā)明第一實(shí)施例類似，只是上述本發(fā)明第一實(shí)施例中，SST作為 一片網(wǎng)絡(luò)處理芯片的外掛統(tǒng)計(jì)芯片應(yīng)用，而本實(shí)施例中，SST作為兩片網(wǎng)絡(luò)處理芯片的外掛 統(tǒng)計(jì)芯片應(yīng)用，兩個(gè)實(shí)施例內(nèi)部實(shí)現(xiàn)結(jié)構(gòu)及流程基本相同。如圖12所示的具體工作過程包 括：
[0282] 步驟1201、兩片NP/SA內(nèi)部分別將統(tǒng)計(jì)請(qǐng)求按照SST規(guī)定的統(tǒng)計(jì)報(bào)文格式封裝成 統(tǒng)計(jì)報(bào)文切片；
[0283] 步驟1202、兩片NP/SA分別將多個(gè)統(tǒng)計(jì)報(bào)文切片合并填充到一拍Interlaken數(shù)據(jù) 包中，通過Serdes接口發(fā)送出去；
[0284] 步驟1203、串行數(shù)據(jù)在兩組Serdes接口構(gòu)成的物理鏈路上傳輸；
[0285] 步驟1204、串行數(shù)據(jù)通過Serdes接口構(gòu)成的物理鏈路傳進(jìn)SST后，HIF按照 Interlaken協(xié)議得到兩組統(tǒng)計(jì)請(qǐng)求數(shù)據(jù)包；
[0286] 步驟1205、UPK對(duì)統(tǒng)計(jì)請(qǐng)求數(shù)據(jù)包進(jìn)行解析，輸出兩項(xiàng)解析內(nèi)容：統(tǒng)計(jì)請(qǐng)求的類型 及統(tǒng)計(jì)請(qǐng)求的增量；
[0287] 步驟1206、PRE接收UPK的解析內(nèi)容，并將統(tǒng)計(jì)請(qǐng)求的類型及統(tǒng)計(jì)請(qǐng)求的增量轉(zhuǎn)化 為SRAM的地址及計(jì)算增量；
[0288] 步驟1207、STAT根據(jù)PRE發(fā)送過來SRAM地址向SRAM發(fā)送讀請(qǐng)求，將SRAM讀返回 數(shù)據(jù)與統(tǒng)計(jì)請(qǐng)求增量進(jìn)行運(yùn)算，最后將計(jì)算結(jié)果寫回到SRAM中相應(yīng)地址；
[0289] 這里，STAT還可以處理CPU讀計(jì)數(shù)器計(jì)數(shù)值的訪問請(qǐng)求；
[0290] 步驟1208、Host CPU通過CFM向STAT發(fā)送讀計(jì)數(shù)器值請(qǐng)求，并接收相應(yīng)返回值。
[0291] 本實(shí)施例涉及到SST內(nèi)部總體實(shí)現(xiàn)架構(gòu)、HIF內(nèi)部實(shí)現(xiàn)架構(gòu)、UPK內(nèi)部實(shí)現(xiàn)架構(gòu)、及 基于PRE實(shí)現(xiàn)的統(tǒng)計(jì)預(yù)處理流程、STAT內(nèi)部實(shí)現(xiàn)架構(gòu)的描述，都與本發(fā)明第一實(shí)施例是同 樣的，具體描述如下：
[0292] 如圖6所示為SST內(nèi)部總體實(shí)現(xiàn)架構(gòu)，所述SST與所述NP/SA進(jìn)行交互，所述SST 包括：
[0293] HIF，用于接收NP/SA發(fā)送過來的統(tǒng)計(jì)請(qǐng)求；
[0294] UPK，用于對(duì)SST外接的NP/SA發(fā)送的統(tǒng)計(jì)請(qǐng)求進(jìn)行解析，輸出兩項(xiàng)解析內(nèi)容：統(tǒng)計(jì) 請(qǐng)求的類型及統(tǒng)計(jì)請(qǐng)求的增量；
[0295] PRE，用于接收UPK輸出的解析內(nèi)容，并將統(tǒng)計(jì)請(qǐng)求轉(zhuǎn)化為SRAM的地址及計(jì)算增 量；
[0296] STAT，用于根據(jù)PRE發(fā)送過來SRAM地址向SRAM發(fā)送讀請(qǐng)求，將SRAM讀返回?cái)?shù)據(jù) 與統(tǒng)計(jì)請(qǐng)求增量進(jìn)行運(yùn)算，最后將計(jì)算結(jié)果寫回到SRAM中相應(yīng)地址，另外還處理Host CPU 的讀計(jì)數(shù)器值命令；
[0297] MEM，可以采用SRAM作為存儲(chǔ)介質(zhì)，可以根據(jù)需要設(shè)計(jì)存儲(chǔ)容量、群組數(shù)量（決定 訪問口數(shù)目，從而支持多路計(jì)數(shù)器同時(shí)計(jì)數(shù)），另外從ASIC實(shí)現(xiàn)的角度考慮，SRAM存儲(chǔ)塊 可以由多個(gè)SRAM小塊組成，多個(gè)SRAM小塊串成流水線形式，在不影響訪問性能的同時(shí)保證 ASIC實(shí)現(xiàn)的可行性。本實(shí)施例中，MEM采用SRAM作為存儲(chǔ)介質(zhì)，出兩組訪問口，用以最多支 持兩組統(tǒng)計(jì)計(jì)數(shù)項(xiàng)統(tǒng)計(jì)訪問；
[0298] CFM，用于接收Host CPU發(fā)送過來的配置命令，訪問相應(yīng)寄存器，書寫相應(yīng)配置項(xiàng)； 另外包含DM模塊（圖中未顯示），提供Host CPU快速讀取統(tǒng)計(jì)計(jì)數(shù)器值通路。本實(shí)施例 中，為了提供DM訪問速率，可以采用PCIe作為CPU訪問通路。
[0299] 如圖7所示為HIF內(nèi)部實(shí)現(xiàn)架構(gòu)，圖7中還顯示有基于HIF的數(shù)據(jù)流傳輸示意，所 述HIF包括：
[0300] Serdes轉(zhuǎn)換子模塊，用于接收NP/SA發(fā)送過來的高速串行bit流數(shù)據(jù)，完成串并轉(zhuǎn) 換功能，Serdes鏈路數(shù)目不定，可根據(jù)實(shí)際應(yīng)用中帶寬要求進(jìn)行選擇。
[0301] Interlaken協(xié)議子模塊，用于根據(jù)為實(shí)現(xiàn)高帶寬及可靠包傳輸而優(yōu)化的互連協(xié) 議--Interlaken協(xié)議，將Serdes轉(zhuǎn)換子模塊發(fā)送過來的并行數(shù)據(jù)封裝成統(tǒng)計(jì)報(bào)文數(shù)據(jù) 包格式，另外完成鏈路檢測(cè)及保護(hù)功能。
[0302] 這里需要指出的是，標(biāo)準(zhǔn)Interlaken數(shù)據(jù)報(bào)文如表2所示，包括數(shù)據(jù)有效標(biāo)志 pkt_ena，包頭pkt_sop，包尾pkt_eop，錯(cuò)誤標(biāo)志pkt_err，包數(shù)據(jù)pkt_dat等。本實(shí)施例中， interlaken數(shù)據(jù)包長(zhǎng)度為3拍，每拍interlaken數(shù)據(jù)位寬為1024bit,實(shí)際運(yùn)用中，不限于 此示意場(chǎng)景。
[0303]
[0304] 表 2
[0305] 如圖8所示為UPK內(nèi)部實(shí)現(xiàn)架構(gòu)，圖8中還顯示有基于UPK的數(shù)據(jù)流傳輸示意，所 述UPK包括：
[0306] 緩存子模塊，用于從HIF接收Interlaken格式的請(qǐng)求數(shù)據(jù)包，剔除錯(cuò)誤包，將有效 數(shù)據(jù)包所有相關(guān)信息拼接起來存入緩存FIFO。由于一個(gè)數(shù)據(jù)包中包含多個(gè)統(tǒng)計(jì)報(bào)文切片， 而后面處理模塊及子模塊都是以統(tǒng)計(jì)報(bào)文切片作為最小處理單元的，所以存在處理速率差 的問題，安排緩存子模塊正好解決了這樣的速率差。
[0307] 解析子模塊，從緩存子模塊中取出一個(gè)數(shù)據(jù)包，根據(jù)切片位寬切成多個(gè)統(tǒng)計(jì)報(bào)文 切片，根據(jù)切片有效標(biāo)志位將有效切片發(fā)送給后續(xù)處理模塊及子模塊，每次發(fā)送一個(gè)統(tǒng)計(jì) 報(bào)文切片，待這個(gè)數(shù)據(jù)包中所有有效切片發(fā)送完畢之后再從緩存子模塊中取出新的數(shù)據(jù) 包。根據(jù)統(tǒng)計(jì)報(bào)文切片規(guī)定格式對(duì)統(tǒng)計(jì)報(bào)文切片進(jìn)行解析，得到區(qū)分不同統(tǒng)計(jì)業(yè)務(wù)的ID 號(hào)、該業(yè)務(wù)支持的統(tǒng)計(jì)對(duì)列數(shù)（Queue)、統(tǒng)計(jì)增量及該業(yè)務(wù)支持的統(tǒng)計(jì)項(xiàng)（Type)等，為后續(xù) 單元訪問SRAM塊、計(jì)算統(tǒng)計(jì)值等提供必要信息。本實(shí)施例中，統(tǒng)計(jì)報(bào)文切片所包含的內(nèi)容 上述表2所示，表2為標(biāo)準(zhǔn)報(bào)文格式，只是為了示例說明，并不限制于這種格式，也可以在此 基礎(chǔ)上進(jìn)行擴(kuò)展。
[0308] 如表2所示，該統(tǒng)計(jì)報(bào)文切片位寬88bit，包含兩組統(tǒng)計(jì)業(yè)務(wù)項(xiàng)，分別占用44bit， 兩組統(tǒng)計(jì)業(yè)務(wù)項(xiàng)之間相互獨(dú)立。兩組統(tǒng)計(jì)業(yè)務(wù)項(xiàng)字段格式相同，包含如下幾個(gè)字段：
[0309] Vld :業(yè)務(wù)有效標(biāo)志位；
[0310] ID :業(yè)務(wù)id，區(qū)分不同的統(tǒng)計(jì)業(yè)務(wù)項(xiàng)，最多支持8種不同的統(tǒng)計(jì)業(yè)務(wù)項(xiàng)，比如TM入 隊(duì)統(tǒng)計(jì)、TM出隊(duì)統(tǒng)計(jì)、OAM統(tǒng)計(jì)等；
[0311] Qnum :統(tǒng)計(jì)隊(duì)列數(shù)，最多支持IM的統(tǒng)計(jì)隊(duì)列，比如TM需要支持的統(tǒng)計(jì)隊(duì)列數(shù)為 512K，那么該字段低19bit就表示隊(duì)列號(hào)，最高bit位為0 ;
[0312] Len :統(tǒng)計(jì)增量，最大支持增量為32K，比如TM統(tǒng)計(jì)需要統(tǒng)計(jì)報(bào)文長(zhǎng)度，那么就可以 把報(bào)文長(zhǎng)度數(shù)據(jù)放進(jìn)這個(gè)字段；
[0313] Type :id下一個(gè)統(tǒng)計(jì)隊(duì)列中需要統(tǒng)計(jì)的統(tǒng)計(jì)項(xiàng)數(shù)目，最大支持16個(gè)統(tǒng)計(jì)項(xiàng)。
[0314] 比如業(yè)務(wù)ID為0,對(duì)應(yīng)TM入隊(duì)統(tǒng)計(jì)，需要支持的隊(duì)列數(shù)為512K，Qnum低19bit對(duì) 應(yīng)隊(duì)列號(hào)，最高為固定為〇,每個(gè)隊(duì)列需要支持11個(gè)統(tǒng)計(jì)項(xiàng)，包括正常入隊(duì)、TD丟棄、禁用丟 棄、WRED/GRED第0~7優(yōu)先級(jí)丟包等，分別對(duì)應(yīng)Type號(hào)0~10,每個(gè)數(shù)據(jù)包支持報(bào)文長(zhǎng)度 統(tǒng)計(jì)，報(bào)文長(zhǎng)度由Len字段表TK。
[0315] 這里需要指出的是，PRE，用于接收UPK單元的解析內(nèi)容，并將統(tǒng)計(jì)請(qǐng)求轉(zhuǎn)化為 SRAM的地址及計(jì)算增量。具體的，可以根據(jù)所述ID號(hào)、所述Qnum、所述Type字段及用戶預(yù) 設(shè)的一些配置信息對(duì)應(yīng)的統(tǒng)計(jì)規(guī)則就可以計(jì)算得到目標(biāo)計(jì)數(shù)器對(duì)應(yīng)的SRAM地址，計(jì)算流 程如圖9所示，包括：
[0316] 步驟901，根據(jù)收到的統(tǒng)計(jì)請(qǐng)求ID號(hào)信息查詢用戶配置寄存器，從寄存器中得到 該ID對(duì)應(yīng)業(yè)務(wù)在存儲(chǔ)器中的起始地址、該業(yè)務(wù)計(jì)數(shù)方式（只記包個(gè)數(shù)還是既記包個(gè)數(shù)又記 包長(zhǎng)度或者只記包長(zhǎng)度）等后續(xù)計(jì)算計(jì)數(shù)器地址所必需信息；
[0317] 步驟902,根據(jù)Type號(hào)信息查詢用戶配置寄存器，從寄存器中得到該Type對(duì)應(yīng)統(tǒng) 計(jì)項(xiàng)在存儲(chǔ)器中的相對(duì)ID基地址的偏移地址；
[0318] 步驟903,根據(jù)Qnum及前面查詢得到的配置信息計(jì)算存儲(chǔ)器地址。
[0319] 具體來說，在本實(shí)施例中，ID號(hào)為0,表示TM入隊(duì)統(tǒng)計(jì)，對(duì)應(yīng)在存儲(chǔ)器中的起始地 址為base_addr_idO,統(tǒng)計(jì)計(jì)數(shù)方式為只記包個(gè)數(shù),Type號(hào)為0,表示正常入隊(duì),其偏移地址 為base_addr_typeO, SRAM數(shù)據(jù)位寬為IOObit,-個(gè)計(jì)數(shù)器位寬為50bit，那么一個(gè)SRAM地 址能夠存放兩個(gè)計(jì)數(shù)器，因此隊(duì)列號(hào)為Qnum的統(tǒng)計(jì)項(xiàng)對(duì)應(yīng)的SRAM存儲(chǔ)器地址為：
[0320] Addr = base_addr_idO+base_addr_typeO+Qnum/2
[0321] 如果Qnum是奇數(shù)，那么那么該計(jì)數(shù)器對(duì)應(yīng)Addr位置對(duì)應(yīng)的IOObit中低50bit，否 則對(duì)應(yīng)高50bit。
[0322] 如果對(duì)于一個(gè)統(tǒng)計(jì)項(xiàng)既記包個(gè)數(shù)又記包長(zhǎng)度，那么一個(gè)統(tǒng)計(jì)項(xiàng)對(duì)應(yīng)兩個(gè)計(jì)數(shù)器， 需要占用IOObit存儲(chǔ)空間，占用一個(gè)SRAM地址，所以這種情況下隊(duì)列號(hào)為Qnum的統(tǒng)計(jì)項(xiàng) 對(duì)應(yīng)的SRAM存儲(chǔ)器地址為：
[0323] Addr = base_addr_idO+base_addr_typeO+Qnum
[0324] 高50bit對(duì)應(yīng)包個(gè)數(shù)計(jì)數(shù)器，低50bit對(duì)應(yīng)包長(zhǎng)度計(jì)數(shù)器。
[0325] 如圖10所示為STAT內(nèi)部實(shí)現(xiàn)架構(gòu)示意圖，所述STAT與所述PRE進(jìn)行交互，圖10 還顯示有基于STAT的pipeline架構(gòu)所實(shí)現(xiàn)的數(shù)據(jù)流傳輸，所述STAT包括：
[0326] MUX，接收來自PRE的統(tǒng)計(jì)請(qǐng)求及來自CFM的DM讀訪問請(qǐng)求，根據(jù)用戶配置的優(yōu) 先級(jí)選擇命令響應(yīng)；
[0327] Cache,由于SST內(nèi)部采用pipeline架構(gòu)實(shí)現(xiàn)，為了解決SRAM訪問延遲帶來的潛 在問題，比如多個(gè)統(tǒng)計(jì)請(qǐng)求數(shù)據(jù)包指向同一組計(jì)數(shù)器，從而由于SRAM訪問延遲造成計(jì)算信 息未及時(shí)更新導(dǎo)致計(jì)數(shù)值不準(zhǔn)確的問題，本實(shí)施例的設(shè)計(jì)中安排了 Cache這個(gè)用于指令緩 存的模塊，用來緩存SRAM訪問地址、訪問類型標(biāo)志、計(jì)算增量等信息；
[0328] ALU，接收MUX調(diào)度出來的統(tǒng)計(jì)請(qǐng)求或DMA讀訪問請(qǐng)求，將SRAM訪問地址與Cac