一種改進(jìn)型時(shí)鐘同步鏡像延遲電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路領(lǐng)域，尤其涉及一種應(yīng)用于高性能大規(guī)模數(shù)字電路或片上系統(tǒng)的改進(jìn)型時(shí)鐘同步鏡像延遲電路。
【背景技術(shù)】
[0002]當(dāng)前超大規(guī)模集成電路(VLSI)中，同步系統(tǒng)占據(jù)了統(tǒng)治地位。在此系統(tǒng)中，數(shù)十萬(wàn)乃至更多的時(shí)序器件(寄存器和鎖存器)利用統(tǒng)一的信號(hào)即時(shí)鐘(Clock)作為時(shí)間參考系統(tǒng)。時(shí)鐘信號(hào)為周期性的無(wú)差別信號(hào)，其關(guān)鍵參數(shù)為周期T，頻率f，上升時(shí)間Tr，下降時(shí)間Tf，以及占空比Θ。非理想時(shí)鐘在每個(gè)時(shí)鐘周期的到達(dá)時(shí)刻都有一個(gè)微小偏差，稱之為抖動(dòng)(jitter,J)0時(shí)鐘通常來(lái)自于鎖相環(huán)等時(shí)鐘源，一般而言，抖動(dòng)受時(shí)鐘源本身以及工作環(huán)境溫度、電壓的變化影響，不能完全消除。
[0003]將時(shí)鐘信號(hào)精確地分布到數(shù)目龐大的寄存器、鎖存器的相應(yīng)端口上屬于巨大的技術(shù)挑戰(zhàn)。由于驅(qū)動(dòng)能力以及結(jié)構(gòu)本身受限，時(shí)鐘源的輸出時(shí)鐘需要通過(guò)時(shí)鐘分布網(wǎng)絡(luò)進(jìn)行分發(fā)。由于芯片上寄存器距離時(shí)鐘源的物理位置差異以及驅(qū)動(dòng)結(jié)構(gòu)的不同，在同一時(shí)刻，不同寄存器的時(shí)鐘沿到達(dá)時(shí)間有一定的差異，稱為時(shí)鐘偏斜(skew, S)。時(shí)鐘偏斜屬于是空間性的時(shí)序偏差，可以通過(guò)調(diào)整時(shí)鐘分布鏈路上的時(shí)鐘驅(qū)動(dòng)器(buffer )的延遲進(jìn)行控制。
[0004]時(shí)鐘分布網(wǎng)絡(luò)通常采用分而治之的策略，將全芯片分割成若干個(gè)局部時(shí)鐘網(wǎng)絡(luò)(Local Clock Distribut1n Network, Local CDN)和一個(gè)全局時(shí)鐘網(wǎng)絡(luò)(Global ClockDistribut1n Network, Global CDN)。局部時(shí)鐘網(wǎng)絡(luò)的特點(diǎn)為負(fù)載很高，時(shí)鐘信號(hào)具有一定程度的局部性，其偏斜要求控制在一定范圍內(nèi)，較全局時(shí)鐘分布要求較低。局部時(shí)鐘網(wǎng)絡(luò)通常采用金屬網(wǎng)格(Mesh)或者平衡時(shí)鐘樹(shù)的形式。
[0005]全局時(shí)鐘網(wǎng)絡(luò)負(fù)責(zé)將時(shí)鐘源即時(shí)鐘樹(shù)根節(jié)點(diǎn)(Root Node)無(wú)差別分布到局部時(shí)鐘網(wǎng)絡(luò)葉節(jié)點(diǎn)(Leaf Node)的入口，由于各部分的時(shí)鐘信號(hào)關(guān)聯(lián)性不強(qiáng)，因此時(shí)鐘偏斜Skew為一個(gè)強(qiáng)指標(biāo)，同時(shí)時(shí)鐘從時(shí)鐘源出發(fā)并到達(dá)葉節(jié)點(diǎn)的絕對(duì)延遲時(shí)間Delay也是衡量時(shí)鐘信號(hào)的一個(gè)關(guān)鍵指標(biāo)。
[0006]全局時(shí)鐘網(wǎng)絡(luò)通常為依次發(fā)散的對(duì)稱結(jié)構(gòu)，通過(guò)時(shí)鐘驅(qū)動(dòng)器的多層放置、尺寸優(yōu)化和路徑平衡以及時(shí)鐘傳播路徑本身的RC延遲平衡，來(lái)構(gòu)建H或者X類型的時(shí)鐘樹(shù)(H-tree, X-tree)。時(shí)鐘驅(qū)動(dòng)器相對(duì)于普通反向器或者緩沖器的特點(diǎn)在于尺寸為過(guò)度驅(qū)動(dòng)設(shè)計(jì)，同時(shí)不改變時(shí)鐘的占空比。平衡對(duì)稱結(jié)構(gòu)可以達(dá)到很高的技術(shù)指標(biāo)，但同時(shí)也帶來(lái)的問(wèn)題如下:
1.工具綜合出的時(shí)鐘樹(shù)中的驅(qū)動(dòng)器的尺寸和數(shù)量過(guò)度保守。
[0007]2.大量冗余時(shí)鐘驅(qū)動(dòng)器用來(lái)平衡不同時(shí)鐘傳播路徑的延遲。
[0008]3.級(jí)數(shù)過(guò)多，結(jié)構(gòu)復(fù)雜。
[0009]4.時(shí)鐘驅(qū)動(dòng)器的尺寸往往受限于標(biāo)準(zhǔn)單元庫(kù)和布局布線的要求，8X以上的超大尺寸并不多。
[0010]5.大規(guī)模時(shí)鐘驅(qū)動(dòng)器網(wǎng)絡(luò)的功耗最高可以占整個(gè)芯片動(dòng)態(tài)功耗的40%以上。
[0011]6.大規(guī)模時(shí)鐘驅(qū)動(dòng)器上的時(shí)鐘信號(hào)同步跳變?cè)斐晒╇娋W(wǎng)絡(luò)波紋。
[0012]為解決此問(wèn)題，在時(shí)鐘樹(shù)的根節(jié)點(diǎn)與葉節(jié)點(diǎn)之間引入了同步電路，最大的改進(jìn)在于把時(shí)鐘驅(qū)動(dòng)器從平衡路徑延遲中解放出來(lái)，只做負(fù)載驅(qū)動(dòng)。目前主流應(yīng)用有若干種時(shí)鐘同步電路，模擬鎖相環(huán)(PLL)，數(shù)字延遲鎖相環(huán)(DLL)以及同步鏡像延遲線(SMD)。這些電路用途不同，各有利弊。同步鏡像延遲線(SMD)結(jié)構(gòu)相對(duì)簡(jiǎn)單，同時(shí)只需兩個(gè)時(shí)鐘周期既可完成時(shí)鐘信號(hào)的同步，在存儲(chǔ)器等領(lǐng)域應(yīng)用廣泛。同時(shí)，SMD為純數(shù)字結(jié)構(gòu)，對(duì)于工藝和溫度的變化相對(duì)敏感度不高，有助于時(shí)鐘同步電路的穩(wěn)定性和魯棒性。同步鏡像延遲線應(yīng)用在大規(guī)模數(shù)字電路中需要克服兩個(gè)缺點(diǎn)，首先，要能夠適應(yīng)外部時(shí)鐘驅(qū)動(dòng)器在一個(gè)不固定的范圍內(nèi)變動(dòng)；其次，受限于測(cè)量-補(bǔ)償方法中測(cè)量單元的結(jié)構(gòu)，精度以及可調(diào)工作范圍相對(duì)較差。

【發(fā)明內(nèi)容】

[0013]為了克服現(xiàn)有同步鏡像延遲線存在的不足，本發(fā)明提供了一種高精度、低功耗、結(jié)構(gòu)簡(jiǎn)單、適用于大規(guī)模數(shù)字集成電路的同步鏡像延遲電路，兼容于現(xiàn)有主流集成電路數(shù)字后端流程和時(shí)鐘樹(shù)綜合方法學(xué)，并可以在降低芯片總體功耗和面積的基礎(chǔ)上，提供高質(zhì)量的時(shí)鐘信號(hào)。
[0014]為解決上述技術(shù)問(wèn)題，本發(fā)明的技術(shù)方案如下:
一種改進(jìn)型時(shí)鐘同步鏡像延遲電路，該電路位于時(shí)鐘樹(shù)根節(jié)點(diǎn)，接受可變占空比時(shí)鐘信號(hào)輸入，并將輸出時(shí)鐘信號(hào)送入時(shí)鐘驅(qū)動(dòng)器鏈路，到達(dá)時(shí)鐘樹(shù)葉節(jié)點(diǎn)，所述電路包括輸入緩沖器IB，交錯(cuò)測(cè)量-補(bǔ)償單元、反饋緩沖器FB ;
所述輸入緩沖器IB對(duì)由時(shí)鐘樹(shù)根節(jié)點(diǎn)輸出的時(shí)鐘源信號(hào)進(jìn)行整形，將整形后的信號(hào)輸入交錯(cuò)測(cè)量-補(bǔ)償單元進(jìn)行測(cè)量、補(bǔ)償，再經(jīng)時(shí)鐘驅(qū)動(dòng)器鏈路CD輸出一路時(shí)鐘信號(hào)到達(dá)時(shí)鐘樹(shù)葉節(jié)點(diǎn)，同時(shí)輸出一路控制信號(hào)到反饋緩沖器FB進(jìn)行緩沖，反饋緩沖器FB的輸出的反饋時(shí)鐘FBCLK輸入到交錯(cuò)測(cè)量-補(bǔ)償單元；
所述交錯(cuò)測(cè)量-補(bǔ)償單元包括連接的交錯(cuò)測(cè)量延遲線IMDL和交錯(cuò)補(bǔ)償延遲線ICDL，反饋緩沖器FB是輸入緩沖器IB的鏡像。
[0015]為了適應(yīng)數(shù)字集成電路的需求，本發(fā)明的延遲電路移除了傳統(tǒng)鏡像延遲電路中對(duì)外部時(shí)鐘驅(qū)動(dòng)器的鏡像以及負(fù)載鏈路，引入的回路將時(shí)鐘樹(shù)葉節(jié)點(diǎn)上的時(shí)鐘信號(hào)反饋回到該電路并與時(shí)鐘源進(jìn)行相位比較、測(cè)量，得到的相位差信息用對(duì)輸出時(shí)鐘信號(hào)進(jìn)行補(bǔ)償。此電路進(jìn)入穩(wěn)定狀態(tài)只需兩個(gè)時(shí)鐘周期。
[0016]該電路有兩個(gè)輸入時(shí)鐘信號(hào)，分別為時(shí)鐘源信號(hào)和反饋時(shí)鐘信號(hào)，一個(gè)輸出時(shí)鐘信號(hào)，以及一個(gè)控制信號(hào)。時(shí)鐘源信號(hào)和反饋時(shí)鐘信號(hào)將在此電路的測(cè)量-補(bǔ)償結(jié)構(gòu)中進(jìn)行相位差比較并對(duì)時(shí)鐘源信號(hào)進(jìn)行補(bǔ)償。
[0017]輸入緩沖器IB負(fù)責(zé)將時(shí)鐘源的信號(hào)整形，提高其信號(hào)質(zhì)量以及負(fù)載能力，并保證輸入緩沖器IB的輸出參考時(shí)鐘具有足夠短的上升與下降時(shí)間；反饋緩沖器FB是輸入緩沖器IB的鏡像。交錯(cuò)測(cè)量延遲線MDL用以測(cè)量時(shí)鐘源與反饋時(shí)鐘的相位差，而交錯(cuò)補(bǔ)償延遲線ICDL則用測(cè)量的結(jié)果對(duì)輸出時(shí)鐘進(jìn)行相應(yīng)的補(bǔ)償。
[0018]該時(shí)鐘同步鏡像延遲電路可以接受寬頻率范圍的時(shí)鐘信號(hào)輸入，最高頻率視最終實(shí)現(xiàn)工藝及電路本身參數(shù)的選取而不同；同時(shí)，此電路接收任意占空比的時(shí)鐘信號(hào)輸入，僅而不是傳統(tǒng)鏡像延遲線的脈沖型信號(hào)輸入。
[0019]與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果為:本發(fā)明利用交錯(cuò)測(cè)量-補(bǔ)償單元，在傳統(tǒng)同步鏡像延遲線的基礎(chǔ)上，將相位調(diào)節(jié)精度大幅提高，同時(shí)兼容于大規(guī)模數(shù)字集成電路的后端流程和時(shí)鐘樹(shù)綜合設(shè)計(jì)方法學(xué)。本發(fā)明的輸入時(shí)鐘的頻率范圍和占空比要求相對(duì)于傳統(tǒng)同步鏡像延遲線有明顯改進(jìn)。
【附圖說(shuō)明】
[0020]圖1是本發(fā)明的整體框圖。
[0021]圖2是本發(fā)明交錯(cuò)測(cè)量延遲線的測(cè)量結(jié)構(gòu)。
[0022]圖3是本發(fā)明交錯(cuò)補(bǔ)償延遲線的補(bǔ)償結(jié)構(gòu)。
【具體實(shí)施方式】
[0023]附圖僅用于示例性說(shuō)明，不能理解為對(duì)本專利的限制；為了更好說(shuō)明本實(shí)施例，附圖某些部件會(huì)有省略、放大或縮小，并不代表實(shí)際產(chǎn)品的尺寸；
對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)，附圖中某些公知結(jié)構(gòu)及其說(shuō)明可能省略是可以理解的。下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明的技術(shù)方案做進(jìn)一步的說(shuō)明。
[0024]如圖1，一種改進(jìn)型時(shí)鐘同步鏡像延遲電路，該電路位于時(shí)鐘樹(shù)根節(jié)點(diǎn)，接受可變占空比時(shí)鐘信號(hào)輸入，并將輸出時(shí)鐘信號(hào)送入時(shí)鐘驅(qū)動(dòng)器鏈路，到達(dá)時(shí)鐘樹(shù)葉節(jié)點(diǎn)，所述電路包括輸入緩沖器IB，交錯(cuò)測(cè)量-補(bǔ)償單元、反饋緩沖器FB ;
所述輸入緩沖器IB對(duì)由時(shí)鐘樹(shù)根節(jié)點(diǎn)輸出的時(shí)鐘源信號(hào)進(jìn)行整形，將整形后的信號(hào)輸入交錯(cuò)測(cè)量-補(bǔ)償單元進(jìn)行測(cè)量、補(bǔ)償，再經(jīng)時(shí)鐘驅(qū)動(dòng)器鏈路輸出一路時(shí)鐘信號(hào)到達(dá)時(shí)鐘樹(shù)葉節(jié)點(diǎn)，同時(shí)輸出一路控制信號(hào)到反饋緩沖器FB進(jìn)行緩沖，反饋緩沖器FB的輸出的反饋時(shí)鐘FBCLK輸入到交錯(cuò)測(cè)量-補(bǔ)償單元；
所述交錯(cuò)測(cè)量-補(bǔ)償單元包括連接的交錯(cuò)測(cè)量延遲線IMDL和交錯(cuò)補(bǔ)償延遲線ICDL，反饋緩沖器FB是輸入緩沖器IB的鏡像。
[0025]本電路的工作過(guò)程如下:
首先，本電路進(jìn)行初始化，對(duì)內(nèi)置所有寄存器和儲(chǔ)值電路進(jìn)行清零，確保其具有明確的初始狀態(tài)。輸入緩沖器IB不受控制信號(hào)影響，在同步信號(hào)有效之前，寬頻率范圍和占空比的時(shí)鐘輸入信號(hào)從時(shí)鐘源直接進(jìn)入輸入緩沖器IB，并產(chǎn)生四相參考時(shí)鐘，分為兩組CLK1，N