基于分塊壓縮感知的ccd視頻壓縮測量成像系統(tǒng)及控制方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及圖像、視頻信號處理技術(shù)領(lǐng)域，特別是涉及壓縮成像系統(tǒng)硬件實現(xiàn)領(lǐng)域的壓縮測量值獲取系統(tǒng)及控制方法。
【背景技術(shù)】
[0002]壓縮感知(compressive sensing，CS)是近十年發(fā)展起來的一項新理論和技術(shù)。傳統(tǒng)信號采樣都必須遵守奈奎斯特采樣定理，其采樣頻率至少為信號最高頻率的兩倍；傳統(tǒng)圖像視頻基于奈奎斯特采樣，再用H.264等壓縮方法進行數(shù)據(jù)壓縮，因此常規(guī)的壓縮處理過程丟棄大量冗余信息、浪費大量的存儲空間和計算資源。而壓縮感知以信號稀疏表示理論為前提，充分利用了信號本身的結(jié)構(gòu)稀疏性，通過選擇合適的測量矩陣，以遠低于奈奎斯特采樣率實現(xiàn)信號同時壓縮和采樣。壓縮傳感理論帶來了信號采集理論的變革，在模擬信息轉(zhuǎn)換、壓縮成像、雷達成像、生物醫(yī)學(xué)成像、無線傳感網(wǎng)絡(luò)和物聯(lián)網(wǎng)等領(lǐng)域具有廣闊的應(yīng)用前景。
[0003]近年來，國內(nèi)外學(xué)者對基于壓縮感知的成像系統(tǒng)進行了大量研究，這些研究大都圍繞著如何實現(xiàn)空間光調(diào)制來展開的。2006年，Rice大學(xué)Baraniuk等提出并實現(xiàn)了一種單像素照相機，利用數(shù)字微鏡器件(Digital Micromirror Device, DMD)、單像素探測器和A/D轉(zhuǎn)換器獲得壓縮測量。該成像系統(tǒng)控制系統(tǒng)復(fù)雜、成本高，采集速度慢，難以實現(xiàn)實時壓縮成像。
[0004]MIT的Fergus等提出了隨機鏡頭相機模型，該相機鏡頭采用隨機反射鏡面，隨機反射鏡通過測量矩陣控制。該相機具有超分辨率和深度估計能力，但相機的鏡頭校準復(fù)雜耗時，存儲需求大、成像速度低。
[0005]Duke大學(xué)的COMP-1研究組提出多孔徑成像系統(tǒng)，該相機使用編碼孔徑技術(shù)完成壓縮采樣，再重構(gòu)原始圖像，但該系統(tǒng)結(jié)構(gòu)較為復(fù)雜、實現(xiàn)困難。
[0006]2008年Robucci等提出了 CMOS壓縮成像裝置，它將圖像分成不重疊子塊，通過對模擬像素進行隨機求和與A/D轉(zhuǎn)換實現(xiàn)壓縮采樣。該系統(tǒng)需要模擬寄存器來存儲隨機矩陣，存儲需求大、功耗較大，實現(xiàn)復(fù)雜。
[0007]2009年Jacques等提出基于隨機卷積的CMOS壓縮成像方法，它通過移位寄存器對模擬像素進行隨機卷積計算，實現(xiàn)壓縮采樣。該系統(tǒng)實現(xiàn)簡單，但獲取測量值時要進行多次移位操作，圖像獲取效率低、功耗大。
[0008]總之，現(xiàn)行壓縮成像系統(tǒng)復(fù)雜，壓縮采樣速度慢，不能用于實時視頻壓縮采樣。眾所周知，CCD比CMOS成像效果好，但限于CCD結(jié)構(gòu)都是采用串行輸出信號，造成壓縮采樣過程中很難進行線性投影。此外，因此，視頻壓縮成像領(lǐng)域存在著較多的技術(shù)瓶頸。

【發(fā)明內(nèi)容】

[0009]基于上述技術(shù)問題，本發(fā)明提出了一種新的基于分塊壓縮感知的CCD視頻壓縮成像測量值獲取系統(tǒng)及其控制方法，該方法以分塊壓縮感知理論為基礎(chǔ)，首先將CCD圖像傳感器串行輸出的每幀模擬像素分成像素數(shù)目相同的模擬子塊，再通過引入了采樣保持/電容陣列交替轉(zhuǎn)存串行輸出的模擬像素子塊，然后對模擬像素子塊進行模擬壓縮計算，再用A/D轉(zhuǎn)換器得到壓縮計算輸出的模擬信號的數(shù)字測量值，通過分別對所有模擬子塊的壓縮測量，最終獲得視頻幀的壓縮采樣。
[0010]本發(fā)明的目的是通過下述技術(shù)方案來實現(xiàn)的。
[0011]本發(fā)明首先提供了一種基于分塊壓縮感知的CCD壓縮測量視頻成像系統(tǒng)，該系統(tǒng)包括CXD圖像傳感器、CXD驅(qū)動電路、FPGA控制器、相關(guān)雙采樣電路⑶S、可編程增益放大PGA電路、采樣保持/電容陣列、隨機數(shù)發(fā)生器、模擬多路開關(guān)MUX電路、模擬加法器、A/D轉(zhuǎn)換器(ADC)、存儲器、編碼器和通信接口，其中:
[0012]FPGA控制器，用于產(chǎn)生CXD垂直時鐘信號、采樣保持陣列信號和A/D轉(zhuǎn)換控制信號;
[0013]CCD圖像傳感器，用于感知視頻場景的光強信號，并將其轉(zhuǎn)換為電信號，在CCD圖像傳感器上產(chǎn)生用電壓信號表示的場景模擬像素矩陣；
[0014]CXD驅(qū)動電路，用于將CXD垂直時鐘信號進行緩沖和驅(qū)動；
[0015]相關(guān)雙采樣電路⑶S，用于完成CXD輸出電壓信號的解調(diào)；
[0016]可編程增益放大器PGA電路，用于C⑶輸出電壓信號的放大，同時將相關(guān)雙采樣電路CDS后輸出的CCD電壓信號中的高頻噪聲濾出；
[0017]采樣保持/電容陣列，用于儲存CCD串行輸出的模擬像素到電容陣列上；
[0018]隨機數(shù)發(fā)生器，用于產(chǎn)生二值隨機測量矩陣；
[0019]多路模擬開關(guān)MUX電路，用于控制模擬像素完成壓縮計算；
[0020]模擬加法器，用于完成模擬像素壓縮計算；
[0021 ] A/D轉(zhuǎn)換器(ADC)，將壓縮計算結(jié)果轉(zhuǎn)換成數(shù)字量；
[0022]存儲器，存儲轉(zhuǎn)換得到的數(shù)字信號；
[0023]編碼器，對每幀壓縮成像數(shù)據(jù)進行編碼；
[0024]所述FPGA控制器分別連接CXD圖像傳感器、CXD驅(qū)動電路、A/D轉(zhuǎn)換器(ADC)、采樣保持/電容陣列、存儲器和編碼器；所述驅(qū)動電路、CCD圖像傳感器相互連接，CCD圖像傳感器連接相關(guān)雙采樣電路，相關(guān)雙采樣電路通過可編程增益放大器PGA連接至采樣保持/電容陣列，采樣保持/電容陣列通過多路模擬開關(guān)MUX連接模擬加法器和隨機數(shù)發(fā)生器，模擬加法器連接至A/D轉(zhuǎn)換器(ADC)。
[0025]進一步地，該系統(tǒng)采用CXD圖像傳感器向本系統(tǒng)提供模擬像素矩陣。
[0026]進一步地，所述可編程增益放大器PGA電路為低通濾波放大電路，可編程增益放大器PGA和相關(guān)雙采樣電路CDS共同完成CCD輸出電壓信號的處理。
[0027]進一步地，所述的基于分塊壓縮感知的CCD視頻壓縮測量成像系統(tǒng)，其特征在于，所述采樣保持/電容陣列由2個模擬子塊構(gòu)成，兩個模擬子塊輪流轉(zhuǎn)存CCD串行輸出的模擬像素信號。
[0028]進一步地，所述的隨機數(shù)發(fā)生器電路產(chǎn)生M行N列的二值隨機測量矩陣，用這些隨機信號控制多路模擬開關(guān)MUX電路的瞬時通斷。
[0029]進一步地，所述的多路模擬開關(guān)MUX電路和模擬加法器電路，在隨機數(shù)發(fā)生器電路輸出信號的控制下，隨機選擇模擬子塊中的部分模擬像素同時送到模擬加法器電路完成模擬壓縮計算，再將結(jié)果送到A/D轉(zhuǎn)換器將模擬信號轉(zhuǎn)換為數(shù)字量。
[0030]進一步地，所述的數(shù)據(jù)通信接口有USB接口、SD卡和Gige千兆網(wǎng)口，完成數(shù)據(jù)通
?目O
[0031]本發(fā)明還提供了一種基于分塊壓縮感知的CCD視頻壓縮測量成像的控制方法，該方法包括以下步驟:
[0032]系統(tǒng)初始化:對于LXC個模擬像素，假設(shè)將其分為T個模擬子塊，每個子塊有N個模擬像素，子塊總數(shù)T = LXC/N ;令η表示塊內(nèi)單元數(shù)，t為當前充電的模擬子塊序號，tt為完成壓縮測量的子塊數(shù)目，m為當前壓縮測量的子塊壓縮測量次數(shù)；令11 = l、t = l、x =(t_l)*N+n，tt = 0，m = I ;
[0033]步驟1:隨機數(shù)發(fā)生器產(chǎn)生一個M行N列的隨機數(shù)矩陣；啟動FPGA控制器產(chǎn)生讀取CCD圖像傳感器像素視頻幀的周期時序信號，則CCD圖像傳感器開始串行輸出模擬像素；初始化A/D轉(zhuǎn)換器工作模式；
[0034]步驟2 =FPGA控制器產(chǎn)生第x單元的充電控制信號SI，令n = n+1 ;
[0035]步驟3:判斷n>N，若條件不成立則重復(fù)執(zhí)行步驟2 ;若條件成立，表示第一個模擬子塊充電完畢，然后對模擬像素進行壓縮測量，則令t = t+1，η = 1，轉(zhuǎn)步驟4 ;
[0036]步驟4:同時轉(zhuǎn)步驟5和步驟9，將步驟5-8與步驟9_15并行執(zhí)行:
[0037]步驟5 =FPGA控制器產(chǎn)生第x單元的充電控制信號SI，再令n = n+1 ;
[0038]步驟6:判斷n>N，條件不成立轉(zhuǎn)步驟5繼續(xù)對當前子塊充電；若條件成立表示當前模擬子塊充電完畢，貝>1令t = t+l、n = I，轉(zhuǎn)步驟7 ；
[0039]步驟7:判斷t>2，若條件不成立轉(zhuǎn)步驟5 ;若條件成立則令t = 1、η = 1，轉(zhuǎn)步驟8 ；
[0040]步驟8:轉(zhuǎn)步驟5執(zhí)行，然后重復(fù)對兩個模擬子塊輪流充電；
[0041]步驟9 =FPGA控制器產(chǎn)生兩個模擬子塊的輪流選通信號S2 ;
[0042]步驟10:將第m行隨機序列輸出到多路模擬開關(guān)MUX的控制端；
[0043]步驟11:啟動A/D轉(zhuǎn)換器，延時足夠時間后再讀取A/D轉(zhuǎn)換結(jié)果，并送存儲器單元保存；令111 = m+1 ；
[0044]步驟12:判斷m>M，若條件不成立表示當前子塊壓縮測量未完成，則轉(zhuǎn)步驟1