模擬攝像頭輸出vga視頻數(shù)據(jù)實現(xiàn)方法
【專利說明】
[0001]技術(shù)領(lǐng)域:
本發(fā)明涉及模擬攝像頭監(jiān)控技術(shù)領(lǐng)域，尤其涉及一種模擬攝像頭輸出VGA視頻數(shù)據(jù)實現(xiàn)方法。
[0002]【背景技術(shù)】:
模擬攝像頭有著延時小、安裝方便、價格便宜、網(wǎng)絡(luò)簡單等優(yōu)點，在人們?nèi)粘Ｉ钪惺褂萌遮厪V泛，特別是在監(jiān)控領(lǐng)域比起數(shù)字?jǐn)z像頭優(yōu)勢更為明顯。監(jiān)控現(xiàn)場的視頻數(shù)據(jù)往往需要發(fā)送到后臺服務(wù)器供監(jiān)視人員查看、分析，這就需要主控芯片將模擬攝像頭輸出的模擬信號進(jìn)行處理并轉(zhuǎn)發(fā)，市面常用的主控芯片如QCOM、MTK、SAMSUNG、MARVELL處理流程基本一致，需要將模擬視頻信號轉(zhuǎn)換成數(shù)字視頻信號，再將數(shù)字視頻信號壓縮成jpg格式圖片數(shù)據(jù)(拍照)或encode成碼流(錄像)，再通過無線傳輸?shù)胶笈_服務(wù)器，常用的將模擬視頻信息轉(zhuǎn)換成數(shù)字視頻信號芯片如AK8856、TVP5150、中星微0707等價格便宜，性能穩(wěn)定，被廣為采用，所有上述的信號轉(zhuǎn)換芯片支持的最高的分辨率是VGA Interlaced，即分兩場(奇、偶場)輸出VGA數(shù)字視頻信號，常用的主控芯片并不支持這種分兩場傳送視頻信號方式，芯片內(nèi)部硬件結(jié)構(gòu)決定每接收一場(奇場或偶場)視頻數(shù)據(jù)即停止接收，接收到的總像素為 640 * 240。
[0003]傳統(tǒng)的解決奇偶場問題的方法是分別接收奇場或偶場視頻數(shù)據(jù)，然后將兩場數(shù)據(jù)疊合成一整場數(shù)據(jù)，這種解決方法最致命的問題是無法保證接收到奇場視頻數(shù)據(jù)與偶場視頻數(shù)據(jù)屬于同一幀，即同屬于模擬攝像頭采集到的某一幅圖片，很可能會出現(xiàn)接收到奇場視頻數(shù)據(jù)為屬于模擬攝像頭的第η幅圖片，接收到的偶場視頻數(shù)據(jù)屬于模擬攝像頭的第m幅圖片，運氣差的時候n，m的差值會非常大，原因是主控芯片每接收一場數(shù)據(jù)即停止接收，如果這時恰好碰到任務(wù)切換，并且過很久才切換到下一次接收視頻數(shù)據(jù)的任務(wù)，這時m就遠(yuǎn)大于η 了，軟件疊加完全不同的兩畫面的奇、偶場視頻是沒有任何意義的，從而使主控芯片不能準(zhǔn)確無誤的得到VGA分辨率的單幅畫面視頻數(shù)據(jù)。
[0004]
【發(fā)明內(nèi)容】
:
本發(fā)明的目的是提供一種模擬攝像頭輸出VGA視頻數(shù)據(jù)實現(xiàn)方法，它采用在模數(shù)轉(zhuǎn)換芯片VSYNC與主MCU VSYNC之間串入單穩(wěn)態(tài)觸發(fā)器或D觸發(fā)器加一個與門，可以使主MCU可以單次接收完整幅畫面的視頻數(shù)據(jù)。
[0005]為了解決【背景技術(shù)】所存在的問題，本發(fā)明采用以下技術(shù)方案:
配置模數(shù)轉(zhuǎn)換芯片輸出格式為interlace VGA，按奇偶場輸出；
配置主MCU接收端輸入格式為VGA ；
在模數(shù)轉(zhuǎn)換芯片VSYNC與主MCU VSYNC之間串入起合并奇場VSYNC、偶場VSYNC作用的
-H-* I I
心片；
主MCU接收到整幀視頻數(shù)據(jù)后對其進(jìn)行交換。
[0006]所述的在模數(shù)轉(zhuǎn)換芯片VSYNC與主MCU VSYNC之間串入起合并奇場VSYNC、偶場VSYNC作用的芯片為單穩(wěn)態(tài)觸發(fā)器或D觸發(fā)器加一個與門。
[0007]在模數(shù)轉(zhuǎn)換芯片VSYNC與主MCU VSYNC之間串入單穩(wěn)態(tài)觸發(fā)器后每個VSYNC (上升沿開始下降沿結(jié)束)的HSYNC個數(shù)增加了一倍，由原來是240個增加為480個，使主MCU可以單次接收完整幅畫面的視頻數(shù)據(jù)，從而準(zhǔn)確無誤的得到VGA分辨率的單幅畫面視頻數(shù)據(jù)，而通常的做法是模數(shù)轉(zhuǎn)換芯片VSYNC與MCU的VSYNC直接相連，這種做法的弊端是無法讓主MCU —次接收到640*480個像素點，而只能一次接收到640*240個像素點，圖片不清晰。
[0008]【具體實施方式】:
本發(fā)明的實現(xiàn)步驟如下:
1、配置模數(shù)轉(zhuǎn)換芯片輸出格式為interlace VGA，即VGA視頻數(shù)據(jù)按奇偶場輸出，每場輸出640*240個像素點，兩場共輸出640*480個像素點。
[0009]2、配置主MCU接收端輸入格式為VGA，即每次接受640*480個像素點。
[0010]3、在模數(shù)轉(zhuǎn)換芯片VSYNC與主MCU VSYNC之間串入單穩(wěn)態(tài)觸發(fā)器。
[0011]4、主MCU接收到整幀視頻數(shù)據(jù)后對其進(jìn)行交換。
[0012]串入該芯片后每個VSYNC (上升沿開始下降沿結(jié)束)的HSYNC個數(shù)增加了一倍，由原來是240個，增加為480個，使主MCU可以單次接收完整幅畫面的視頻數(shù)據(jù)。
【主權(quán)項】
1.模擬攝像頭輸出VGA視頻數(shù)據(jù)實現(xiàn)方法，其特征在于，本發(fā)明采用以下技術(shù)方案: 配置模數(shù)轉(zhuǎn)換芯片輸出格式為interlace VGA，按奇偶場輸出； 配置主MCU接收端輸入格式為VGA ； 在模數(shù)轉(zhuǎn)換芯片VSYNC與主MCU VSYNC之間串入起合并奇場VSYNC、偶場VSYNC作用的-H-* I I心片； 主MCU接收到整幀視頻數(shù)據(jù)后對其進(jìn)行交換。
【專利摘要】模擬攝像頭輸出VGA視頻數(shù)據(jù)實現(xiàn)方法，本發(fā)明采用以下技術(shù)方案：配置模數(shù)轉(zhuǎn)換芯片輸出格式為interlaceVGA，按奇偶場輸出；配置主MCU接收端輸入格式為VGA；在模數(shù)轉(zhuǎn)換芯片VSYNC與主MCUVSYNC之間串入起合并奇場VSYNC、偶場VSYNC作用的芯片；主MCU接收到整幀視頻數(shù)據(jù)后對其進(jìn)行交換。
【IPC分類】H04N5/232, H04N7/18
【公開號】CN105635550
【申請?zhí)枴緾N201410576314
【發(fā)明人】張雨蒙
【申請人】合肥諾泰文化傳媒有限公司
【公開日】2016年6月1日
【申請日】2014年10月26日