發(fā)送校準方法和控制設備的制造方法
【專利摘要】本發(fā)明實施例公開了一種發(fā)送校準方法和控制設備。其中，該發(fā)送校準方法包括：根據每一個訓練參數集發(fā)送第一數據給存儲設備，所述第一數據包括一校準數據和第一校驗和；記錄來自所述存儲設備的多個錯誤指示符，所述多個錯誤指示符與所述多個訓練參數集一一對應；根據與所述多個訓練參數集一一對應的所述多個錯誤指示符，將所述多個訓練參數集中的其中一個定義為預定參數集；其中，每一個錯誤指示符用于指示根據訓練參數集發(fā)送的所述第一數據是否發(fā)送成功。本發(fā)明實施例可節(jié)省發(fā)送校準的時間。
【專利說明】發(fā)送校準方法和控制設備 【技術領域】
[0001] 本發(fā)明設及存儲設備的數據傳輸技術，尤其設及發(fā)送校準方法和采用該校準方法 的控制設備。 【【背景技術】】
[0002] 第四代雙倍數據率同步動態(tài)隨機存取存儲器值DR4SDRAM，下文中簡稱為：DDR4) 是下一代雙倍數據率同步動態(tài)隨機存取存儲器，其相比DDR3提供更快的運行速率，和更好 的功率節(jié)省W及衰減特性。DDR4的標準運行電壓從DDR3的1. 5伏降為1. 2伏，運使得DDR4 更適合移動和手機設備等需要更大功率效率的設備。 陽00引在孤R4的初始化階段或所述孤R4的整個運行階段，孤R4需要一個控制器用于執(zhí) 行發(fā)送/接收（TX/R訝校準W阻止所述控制器與所述DDR4之間數據發(fā)送或數據接收的異 常操作。在執(zhí)行發(fā)送校準時，所述控制器需向所述DDR4寫入測試數據W及從所述DDR4中 讀取存儲的測試數據。通過比較寫入（即，已經發(fā)送的）所述DDR4中的測試數據和從所述 DDR4中讀取的測試數據，所述控制器可確定數據發(fā)送是否成功。但是，由于發(fā)送校準需要從 所述DDR4中讀取數據，接收校準的結果將影響發(fā)送校準。例如，當接收校準的結果指示數 據接收失敗，發(fā)送校準將被中斷和重新開始，由此導致額外的時間消耗。由此可見，現(xiàn)有技 術有必要被改善。 【
【發(fā)明內容】
】
[0004] 為了解決上述問題，本發(fā)明提供發(fā)送校準方法和采用該校準方法的控制設備。
[0005] 本發(fā)明的第一方面，根據多個訓練參數集中的每一個訓練參數集發(fā)送第一數據給 存儲設備；并記錄來自所述存儲設備的多個錯誤指示符；W及根據與所述多個訓練參數集 一一對應的所述多個錯誤指示符，將所述多個訓練參數集中的其中一個確定為預定參數集 用于后續(xù)數據的發(fā)送；其中，所述第一數據包括一校準數據和第一校驗和；其中，每一個錯 誤指示符用于指示根據訓練參數集發(fā)送的所述第一數據是否發(fā)送成功。由此，本發(fā)明可節(jié) 省發(fā)送校準的時間。
[0006] 本發(fā)明第二方面，根據一預定參數集發(fā)送第一運行階段數據給存儲設備；并定期 根據至少一個運行階段參數集發(fā)送第二運行階段數據給所述存儲設備；并記錄多個運行階 段錯誤指示符；W及，根據所述多個運行階段錯誤指示符調整所述預定參數集；其中，所述 第二運行階段數據包括至少一個運行階段校驗和；其中，所述多個運行階段錯誤指示符來 自所述存儲設備并與所述多個運行階段參數集相對應。由此，本發(fā)明同樣可節(jié)省發(fā)送校準 的時間。
[0007] 本發(fā)明的第S方面，提供一種控制設備，所述控制設備可包括：
[000引一接口模塊，用于在所述控制設備與存儲設備之間傳輸數據和信號；
[0009] 一數據提供模塊，用于提供包括一校準數據和第一校驗和的第一數據；W及，
[0010] 一控制模塊，用于獲取多個訓練參數集；
[0011] 其中，所述控制設備用于通過所述接口模塊根據每一個訓練參數集發(fā)送包括所述 校準數據和所述第一校驗和的所述第一數據給所述存儲設備；
[0012] 其中，所述控制設備通過所述接口模塊接收多個錯誤指示符，所述多個錯誤指示 符與所述多個訓練參數集一一對應，其中每一個錯誤指示符用于指示根據所述錯誤指示符 對應的訓練參數集對所述第一數據的發(fā)送是否成功；
[0013] 其中，所述控制設備根據所述多個錯誤指示符將所述多個訓練參數集中的其中一 個定義為預定參數集。由此，本發(fā)明可節(jié)省發(fā)送校準的時間。 【【附圖說明】】
[0014] 圖IA為本發(fā)明一實施例的電子系統(tǒng)的示意圖。
[0015] 圖IB為本發(fā)明另一實施例的電子系統(tǒng)的不意圖。
[0016] 圖2為本發(fā)明一實施例的校準方法的流程圖。 陽017] 圖3為圖2所示校準方法的一種具體實施流程圖。
[0018] 圖4為本發(fā)明另一實施例的校準方法的流程圖。
[0019] 圖5為圖4所示校準方法的一種具體實施流程圖。
[0020] 圖6為本發(fā)明另一實施例的校準方法的流程圖。 【【具體實施方式】】
[0021] 請參考圖1A，為本發(fā)明一實施例的電子系統(tǒng)IOA的示意圖。所述電子系統(tǒng)IOA可 為一包括存儲設備的電子產品。例如，所述電子系統(tǒng)IOA可為一個移動或手持設備，例如， 筆記本電腦，個人電腦，平板電腦和智能電話。如圖IA所示，所述電子系統(tǒng)IOA包括一控制 設備100和一存儲設備102,其中所述存儲設備102可為任意數據存儲設備，例如，可為只讀 存儲器（ROM),隨機存取存儲器（RAM),硬盤和光學數據存儲設備，并不限于此。作為一種實 例，所述存儲設備102可為一第四代雙倍數據率同步動態(tài)隨機存取存儲器值DR4SDRAM)。當 所述電子系統(tǒng)IOA需要所述控制設備100執(zhí)行從所述控制設備100到所述存儲設備102的 發(fā)送校準（下文簡稱：TX校準）時，所述控制設備100根據多個訓練參數集中的每個訓練參 數集發(fā)送校準數據到所述存儲設備102。當從所述控制設備100接收到所述校準數據，所述 存儲設備102產生一警告信號CRC來指示對應于每一個訓練參數集的數據發(fā)送是否成功。 所述控制設備100記錄對應于每一個訓練參數集的所述警告信號CRC為一錯誤指示符，并 相應地將所述訓練參數集的其中之一定義為一預定參數集用于后續(xù)的數據發(fā)送。換言之， 所述控制設備100確定從所述控制設備100到所述存儲設備102的數據發(fā)送是否成功是通 過檢查所述警告信號CRC而不是從所述存儲設備102中讀取數據。由于在發(fā)送校準的過程 中不執(zhí)行讀取操作，因此，執(zhí)行發(fā)送校準的時間被縮短了，并且，發(fā)送校準的運行不受接收 校準（下文簡稱：RX校準）的結果的影響。
[0022] 進一步，所述控制設備100包括一接口模塊104,一數據提供模塊106 W及一控制 模塊108。所述接口模塊104用于在所述控制設備100和所述存儲設備102之間傳輸數據 和信號。所述數據提供模塊106用于產生一數據信號DQ和一選通信號DQS，所述數據信號 DQ和所述選通信號DQS通過所述接口模塊104發(fā)送給所述存儲設備102。所述控制模塊108 用于獲取多個訓練參數集，所述多個訓練參數集存儲在所述控制模塊108中或可被所述控 制模塊108訪問。當所述存儲設備102處于初始化階段（例如，當所述電子系統(tǒng)IOA啟動 或重啟），所述控制模塊108產生一控制信號CMD并通過所述接口模塊104發(fā)送所述控制 信號CMD到所述存儲設備102, W開啟所述存儲設備102的一傳輸校準功能和一寫檢查功 能。作為一個實例，所述寫檢查功能為所述存儲設備102的寫循環(huán)冗余校驗（write切CliC Re化ndan巧化eck，CRC)功能。所述控制信號CMD還用于向所述存儲設備102指示一參考 電壓。進一步，所述控制模塊108產生一比特的延遲信號抓，一采樣選通信號SS發(fā)送到所 述數據提供模塊106, W及產生一輸入/輸出（I/O)使能信號IOA發(fā)送到所述接口模塊104， W控制所述控制設備100到所述存儲設備102的數據發(fā)送的不同參數。在該實例中，所述 參考電壓設及所述存儲設備102確定所述接收的數據信號DQ的數字編碼的電壓；所述比特 延遲信號抓設及所述數據信號DQ的比特流之間的時延；所述采樣選通信號SS設及所述存 儲設備102對接收到的數據信號DQ的采樣時間（即，所述采樣選通信號SS設及所述數據 信號DQ和所述選通信號DQS的關系）；W及，所述輸入/輸出使能信號IOA設及所述被所 述控制設備100發(fā)送的多個信號（即，所述數據信號DQ和所述選通信號DQ巧的驅動能力。
[0023] 當所述存儲設備102的傳輸校準功能和寫檢查功能被開啟后，所述控制模塊108 根據其中一個訓練參數集（例如，一第一訓練參數集）調整所述參考電壓VRE抑Q，所述比特 延遲信號抓，所述采樣選通信號SS，W及所述輸入/輸出使能信號I0A。由于所述寫檢查 功能被開啟，所述數據提供模塊106根據校準數據產生一第一校驗和，并封裝所述校準數 據和所述第一校驗和，W通過數據信號DQ產生并發(fā)送數據DAT到所述接口模塊104。作為 一種實例，所述數據DAT可包括所述校準數據和所述第一校驗和的頭部。所述數據提供模 塊106根據比特延遲信號抓調整所述數據信號DQ的比特流之間的延遲。此外，所述數據 提供模塊106產生選通信號DQS，并根據所述采樣選通信號SS調整所述數據信號DQ和所述 選通信號DOS之間的對齊關系（alignment relationship)。進一步，所述接口模塊104將 所述數據信號DQ和所述選通信號DQS從所述數據提供模塊106發(fā)送給所述存儲設備102， 相應的，所述數據信號DQ和所述選通信號DQS的驅動能力根據來自所述控制模塊108的輸 入/輸出使能信號IOA進行調整。舉例說明，所述接口模塊104的驅動電流（例如，一拉高 電流或一拉低電流）可根據所述輸入/輸出使能信號IOA進行調整。
[0024] 當所述存儲設備102接收到所述數據信號DQ和所述選通信號DQS后，所述存儲設 備102根據所述選通信號DQS對所述數據信號DQ進行采樣，W根據所述參考電壓VREFDQ生 成測試數據。為確定所述測試數據是否與所述校準數據相同（即，根據所述第一訓練參數 集執(zhí)行的數據發(fā)送是否成功），所述存儲設備102根據所述測試數據產生一接收端校驗和， 并比較所述第一校驗和與所述接收端校驗和。當所述第一校驗和與所述接收端校驗和相同 時，所述存儲設備102調整警告信號CRC為高電平（即'r)用于指示根據所述第一訓練參 數集執(zhí)行的數據發(fā)送成功；當所述第一校驗和與所述接收端校驗和不同時，所述存儲設備 102調整所述警告信號CRC為低電平（即'0')用于指示根據所述第一訓練參數集執(zhí)行的 數據發(fā)送失敗。所述控制模塊108將對應于所述第一訓練參數集的警告信號CRC記為一第 一錯誤指示符。
[0025] 當獲得所述第一錯誤指示符，所述控制模塊108根據另一個訓練參數集（例如，第 二訓練參數集）調整所述參考電壓，所述比特延遲信號抓，所述采樣選通信號SS，W及所述 輸入/輸出使能信號I0A，相應地，記錄對應于所述第二訓練參數集的警告信號CRC為第二 錯誤指示符。與所述第一訓練參數集的數據發(fā)送不同的是，所述第二訓練參數集的數據發(fā) 送中的至少一個參數（例如，所述參考電壓，所述數據信號DQ的比特流之間的延遲，所述數 據信號DQ和所述選通信號DQS之間的對齊關系（alignment relationship), W及所述數據 信號DQ和所述選通信號DQS的驅動能力）被調整。通過根據訓練參數集重復發(fā)送所述數據 DAT和所述第一校驗和，所述控制模塊108連續(xù)獲得對應于訓練參數集的錯誤指示符，并根 據對應于所述訓練參數集的錯誤指示符定義所述訓練參數集的其中之一為一預定參數集。 因此，所述控制設備100根據所述預定參數集將數據發(fā)送給所述存儲設備102時具有充分 的裕度（margin)。
[0026] 請參考圖1B，為本發(fā)明一實施例的電子系統(tǒng)IOB的示意圖。電子系統(tǒng)IOB為圖IA 中的電子系統(tǒng)IOA的一個具體實現(xiàn)，因此，圖IB與圖IA中相同的組件和信號采用相同的標 號。在圖IB中，所述控制模塊108包括一計算單元110和一確定單元112 ;所述數據提供 模塊106包括一本地存儲單元114, 一數據封裝單元116, 一計算單元118和延遲調整單元 120,延遲調整單元122 ;所述接口模塊104包括一驅動調整單元124和接口單元126,接口 單元128,接口單元130。當所述存儲設備102處于初始化階段（例如，當所述電子系統(tǒng)IOB 啟動），所述電子系統(tǒng)IOB需要所述控制設備100執(zhí)行發(fā)送校準。所述計算單元110通過所 述接口單元126發(fā)送所述控制信號CMD到所述存儲設備，W開啟所述存儲設備102的一傳 輸校準功能和一寫檢查功能。所述計算單元110進一步產生所述比特延遲信號抓給所述 延遲調整單元120,產生一采樣選通信號SS給所述延遲調整單元122, W及產生一輸入/輸 出（I/O)使能信號IOA給所述驅動調整單元124, W控制所述控制設備100到所述存儲設備 102的數據發(fā)送中的不同參數。
[0027] 當所述控制設備100開始執(zhí)行發(fā)送校準，所述計算單元110根據所述訓練參數集 TPSi調整所述參考電壓VRE抑Q，所述比特延遲信號抓，所述采樣選通信號SS，W及所述輸 入/輸出使能信號I0A。由于所述寫檢查功能被開啟，所述計算單元118根據從所述本地 存儲單元114讀取的校準數據CDAT產生校驗和CSl，所述封裝單元116封裝所述校準數據 CDAT和所述校驗和CS1，W通過一數據信號DQl產生并發(fā)送數據DAT到延遲調整單元120。 作為一種實例，所述數據DAT可包括所述校準數據CDAT和所述校驗和CSl的頭部。進一步， 所述延遲調整單元120根據所述比特延遲信號抓調整所述數據信號DQl的比特流之間的 延遲，W產生數據信號DQ2。所述接口單元128接收所述數據信號DQ2并相應產生數據信號 DQ3發(fā)送給所述存儲設備102,其中，所述數據信號DQ3的驅動能力被信號AA調整，所述信 號AA由所述驅動調整單元124根據所述輸入/輸出使能信號IOA生成。在一個實例中，所 述接口單元128可根據所述信號AA調整所述接口單元128的驅動電流（例如，一拉高電流 或一拉低電流）。另一方面，所述延遲調整單元122產生一對應于所述采樣選通信號SS的 選通信號DQS1。所述選通信號DQSl用于指示所述數據信號DQ2的采樣時間。根據所述采 樣選通信號SS調整所述數據信號DQ2和所述選通信號DQSl之間的對齊關系（alignment relationship)。所述接口單元130接收所述選通信號DQSl并產生選通信號DQS2發(fā)送給 所述存儲設備102。相應的，所述選通信號DQS2的驅動能力同樣由信號AA調整。
[0028] 當所述存儲設備102接收到所述數據信號DQ3和所述選通信號DQS2,所述存儲設 備102根據所述選通信號DQS2采樣所述數據信號DQ3, W根據所述參考電壓VRE抑Q產生測 試數據TDAT(未圖示）。為確定所述測試數據TDAT是否與所述校準數據CDAT相同（即，根 據所述訓練參數TPSi執(zhí)行的數據發(fā)送操作是否成功），所述存儲設備102根據所述測試數 據TDAT產生校驗和CS2,并比較所述校驗和CSl和所述校驗和CS2。當所述校驗和CSl與 所述校驗和CS2相同時，所述存儲設備102調整警告信號CRC為高電平（即'r)用于指示 根據所述訓練參數集TPSi執(zhí)行的數據發(fā)送成功；當所述校驗和CSl與所述校驗和CS2不同 時，所述存儲設備102調整所述警告信號CRC為低電平（即'0')用于指示根據所述訓練參 數集TPSi執(zhí)行的數據發(fā)送失敗。確定單元112將對應于所述訓練參數集TPS 1的警告信號 CRC記為一錯誤指示符Ell。
[0029] 當獲得所述錯誤指示符EIi，所述計算單元110根據訓練參數集TPSz調整所述參 考電壓VRE抑Q，所述比特延遲信號抓，所述采樣選通信號SS，W及所述輸入/輸出使能信號 I0A，相應地，記錄來自所述存儲設備102并對應于所述訓練參數集TPSz的警告信號CRC為 錯誤指示符EI2。與所述訓練參數集TPSi的數據發(fā)送不同的是，所述訓練參數集TPSz的數據 發(fā)送中的至少一個參數（例如，所述參考電壓，所述數據信號DQ2比特流之間的延遲，所述 數據信號DQ2和所述選通信號DQSl之間的對齊關系（alignment relationship), W及所述 數據信號DQ3和所述選通信號DQS2的驅動能力）被調整。通過根據訓練參數集TPSs-TPS。 重復發(fā)送所述數據DAT和所述校驗和CSl，所述控制模塊108依次獲得對應于訓練參數集的 錯誤指示符EI3-EI。，并根據錯誤指示符EIi-EI。定義所述訓練參數集TPS 1-TPS。的其中之一 為一預定參數集PPS。因此，根據所述預定參數集PPS，所述控制設備100將數據發(fā)送給所 述存儲設備102時具有充分的裕度（margin)。
[0030] 在一個實例中，控制設備100需要對參考電壓VRE抑Q進行發(fā)送校準。在此情況下， 所述訓練參數集TPSi-TPS。包括參考電壓參數PVl-P化，所述參考電壓參數PVl-P化分別對 應具有不同電壓值的參考電壓。作為一個實例，所述參考電壓VREFDQ的電壓值從對應于參 考電壓參數PVl的參考電壓的電壓值單調遞增到對應于參考電壓參數PVn的電壓值。當對 所述參考電壓VREFDQ進行發(fā)送校準時，所述比特延遲信號抓，所述采樣選通信號SS W及所 述輸入/輸出使能信號IOA保持不變。也即，所述數據信號DQ2的比特流之間的延遲，所述 數據信號DQ2和所述選通信號DQSl之間的對齊關系（alignment relationship), W及所述 數據信號DQ3和所述選通信號DQS2的驅動能力在所述對參考電壓進行發(fā)送校準時保持不 變。
[0031] 通過根據所述訓練參數集TPSi-TPS。中的參考電壓參數PVl-P化重復發(fā)送所述 數據DAT和所述校驗和CSl到所述存儲設備102,可獲得所述錯誤指示符EIi-EI。并定義 出預定參數集PPS。例如，當所述錯誤指示符EIi-EI。指示所述訓練參數集TPS I-TPSi 1和 TPSw-TPS。的數據發(fā)送失敗，所述訓練參數集TPS 1-TPS,的數據發(fā)送成功，所述計算單元 110可選擇訓練參數集胃作為預定參數集PPS。因此，當所述控制設備100基于所述預 定參數集PPS與所述存儲設備102之間進行數據發(fā)送時，參考電壓VREFDQ將具有最大的電 壓裕度（margin)。
[0032] 所述控制設備100可通過改變所述訓練參數集TPSi-TPS。中的參數來校準從所述 控制設備中的參數來校準從所述控制設備100到所述存儲設備102的數據發(fā)送中的不同的 參數。例如，當所述控制設備100需要對所述比特延遲信號抓進行發(fā)送校準時，所述訓練 參數集TPSi-TPS。可包括比特延遲參數PBDl-P抓n，所述PBDl-TO化分別對應于發(fā)送給所述 存儲設備102的不同的比特信號流（例如，所述數據信號DQ2和DQ3)之間的不同延遲；當 所述控制設備100需要對所述采樣選通信號SS進行發(fā)送校準時，所述訓練參數集TPSi-TPS。 可包括采樣參數PSSl-PSSn，所述PSSl-PSSn分別對應于所述數據信號DQ2和所述選通信號 DQSl之間（也即，所述數據信號DQ3和所述選通信號DQS2)的不同的對齊關系（alignment relationship);當所述控制設備100需要對所述輸入/輸出使能信號IOA進行發(fā)送校準 時，所述訓練參數集TPSi-TPS?？砂ㄝ斎?輸出使能參數PIOl-PIOn,所述PIOl-PIOn分 別對應于所述接口單元128和130的不同驅動能力。
[0033] 基于不同的運用和設計理念，所述控制設備100所執(zhí)行的發(fā)送校準可同時校準多 個參數。換言之，訓練參數集TPSi-TPS。中的任一個均可包括多個參數但不限于參考電壓 VRE抑Q，比特延遲信號抓，采樣選通信號SS和/或輸入/輸出使能信號I0A。作為一種實 例，所述控制設備100可同時對參考電壓VREFDQ和所述接口單元128和130的驅動能力 進行發(fā)送校準。在此情形下，所述訓練參數集TPSi-TPS。將同時包括參考電壓參數PVl-P化 和輸入/輸出使能參數PlOl-PWn。在另一實例中，所述控制設備100可同時對參考電壓 VRE抑Q，發(fā)往存儲設備102的信號比特流之間的延時W及所述接口單元128和130的驅動 能力進行發(fā)送校準。所述訓練參數集TPSi-TPS。將同時包括參考電壓參數PVl-P化，比特延 遲參數PBDl-ro化和輸入/輸出使能參數PIOl-PI化。
[0034] 當發(fā)送校準完成后，所述控制設備100可根據最優(yōu)的參數（例如，所述預定參數 集PP巧發(fā)送數據到所述存儲設備102。但是，所述控制設備100的溫度和電源電壓可能會 在運行過程中發(fā)生變化，此時，所述控制設備100與所述存儲設備102之間的數據發(fā)送可能 會受到影響。因此，所述控制設備100在根據所述預定參數集PPS發(fā)送數據時，還執(zhí)行運 行階段的發(fā)送校準。為防止影響所述控制設備100和所述存儲設備102之間的正常數據發(fā) 送，所述控制設備100在執(zhí)行運行階段的發(fā)送校準時，定期地根據至少一個運行階段參數 集RPSi-RPSm發(fā)送校準數據CDAT并記錄對應于所述運行階段參數集RPS I-RPSm的錯誤指示 符REIi-REIm。根據運行階段參數集RPSi-RPSm中的至少一個運行階段參數集發(fā)送所述校準 數據CDAT的時間間隔可由所述存儲設備102的刷新周期確定。作為舉例，根據運行階段參 數集RPSi-RPSm中的至少一個運行階段參數集發(fā)送所述校準數據CDAT的時間間隔可設定為 等于所述存儲設備102的刷新周期（例如，3. 9微秒，4微秒或8微秒）。當獲取錯誤指示 符REIi-REIm之后，所述計算單元110根據所述錯誤指示符REI I-REIm調整所述預定參數集 PPS，由此，所述控制設備100到所述存儲設備102的數據發(fā)送將具有最大裕度（margin)。
[0035] 具體的，所述運行階段參數集RPSi-RPSm可包括參數集PSI i-PSIk，所述參數集 PSIi-PSIk中的至少一個參數（例如，參考電壓參數，比特延遲參數，采樣選通參數及輸入/ 輸出使能參數）在所述預定參數集PPS的基礎上單調遞增。作為舉例，在所述預定參數集 PPS的基礎上，對應于所述參數集PSIi-PSIk的參考電壓VRE抑Q的各電壓值，可從對應于 參數集PSIi的參考電壓VREFDQ單調遞增到對應于參數集PSI k的參考電壓（也即，參數集 PSIk的參考電壓VRE抑Q ^參數集PSIK1的參考電壓VRE抑Q ^參數集PSI1的參考電壓 VRE抑Q ^預定參數集PPS的參考電壓VRE抑曲。根據對應于所述參數集PSIi-PSIk的錯誤 指示符，所述計算單元110獲得能成功發(fā)送數據到存儲設備102的參數上邊界。
[0036] 另一方面，所述運行階段參數集RPSi-RPSm可包括參數集PSD I-PSDk,其中，所述參 數集PSDi-PSDk中的至少一個參數（例如，參考電壓參數，比特延遲參數，采樣選通參數及輸 入/輸出使能參數）在所述預定參數集PPS的基礎上單調遞減。作為舉例，在所述預定參 數集PPS的基礎上，對應于所述參數集PSDi-PSDk的參考電壓VREFDQ的各電壓值，可從對應 于參數集PS化的參考電壓VREFDQ單調遞減到對應于參數集PSD k的參考電壓（也即，參數 集PS化的參考電壓VRE抑Q蘭參數集PSDk 1的參考電壓VRE抑Q蘭…蘭參數集PSDi的參考 電壓VRE抑Q ^預定參數集PPS的參考電壓VRE抑曲。根據對應于所述參數集PSDi-PSDk的 錯誤指示符，所述計算單元110獲得能成功發(fā)送數據到存儲設備102的參數下邊界。
[0037] 當獲取到能成功將數據發(fā)送到所述存儲設備102所述參數上邊界和參數下邊界 之后，所述計算單元110即可適應性地調整所述預定參數集PPS。
[0038] 在一個實例中，在根據所述預定參數集PPS將數據發(fā)送給所述存儲設備時，所述 控制設備100需要對參考電壓VRE抑Q進行運行階段的發(fā)送校準。首先，所述控制設備100 將所述存儲設備102的刷新周期定義為可根據所述運行階段參數集RPSi-RPSm其中之一發(fā) 送所述校準數據CDAT的時間間隔。在該實例中，參考電壓VREFDQ的電壓值從所述運行階 段參數集RPSi單調遞增到所述運行階段參數集RPS m，并且與所述預定參數集PPS對應的 參考電壓VREFDQ的電壓值處于與所述運行階段參數集RPSi-RPSm對應的參考電壓VREFDQ 的電壓值中間部位（例如，參數集RPSi的參考電壓VREFDQ蘭參數集RPS 2的參考電壓 VRE抑Q蘭…蘭參數集1的參考電壓VRE抑Q蘭預定參數集PPS的參考電壓VRE抑Q蘭 參數集WWi ,".I的參考電壓VRE抑Q蘭…蘭參數集RPSm的參考電壓VRE抑曲。每當所述存儲 設備102刷新一次，所述控制設備100根據所述運行階段參數集RPSi-RPSm其中之一發(fā)送所 述校準數據CDAT到所述存儲設備102,并記錄相應的錯誤指示符REIi-REIm。
[0039] 獲取所述錯誤指示符REIi-REIm的順序可根據不同的運用和不同設計理念進 行調整。舉例說明，所述控制設備100可依次根據所述運行階段參數集WWi 至所述 運行階段參數集RPSm發(fā)送校準數據CDAT到所述存儲設備102,并依次獲得錯誤指示符 /?￡7I - /?￡7& D也即，當存儲設備102執(zhí)行第一次刷新操作時，所述控制設備100根據運行 階段參數集WSi I"'定期地向所述存儲設備102發(fā)送校準數據CDAT，并記錄警告信號CRC作 為錯誤指示符KA/1.當存儲設備102執(zhí)行第二次刷新操作時，所述控制設備100根據運行 階段參數集定期地向所述存儲設備102發(fā)送校準數據CDAT，并記錄警告信號CRC /?/)v 作為錯誤指示符 I. W此類推。在執(zhí)行完上述流程之后，所述控制設備100可依次根 據所述運行階段參數集I至所述運行階段參數集RPSi發(fā)送校準數據CDAT到所述存 儲設備102,并順序獲取錯誤指示符~ . O
[0040] 當獲取錯誤指示符REIi-REIm之后，可根據所述錯誤指示符REI I-REIm調整所述預 定參數集PPS。在一個實例中，錯誤指示符REIi-REIm指示所述運行階段參數集RPS I-RPSk 1， 和RPSw-RPSm的數據發(fā)送失敗，而所述運行階段參數集RPS k-RPSi的數據發(fā)送成功。由 此，所述計算單元110可將對應于所述預定參數集PPS的參考電壓VREFDQ的電壓值調整 為對應于運行階段參數集的參考電壓的電壓值，W確保參考電壓具有最大電壓裕度 (margin)。
[0041] 根據不同的設計理念，存儲設備102每次刷新時，運行階段參數集RPSi-RPSm中用 于測試的的參數集數量可不相同。例如，每當所述存儲設備102刷新一次，所述控制設備 100可分別根據所述運行階段參數集RPSi-RPSm中的其中=個參數集發(fā)送校準數據CDAT。 具體實現(xiàn)中，并不限于此處的舉例?？刂圃O備100執(zhí)行發(fā)送校準的方法可概括為圖2所示 的校準方法20。所述校準方法20可運用在一存儲設備的控制設備中，所述存儲設備可為 DDR4SDRAM。當存儲設備處于初始化階段，所述控制設備100需要執(zhí)行所述發(fā)送校準。在 所述控制設備執(zhí)行所述發(fā)送校準之前，所述存儲設備的傳輸校準功能和寫檢查功能需被開 啟。所述校準方法20包括如下步驟：
[00創(chuàng)步驟200:開始。
[0043] 步驟202 :根據多個訓練參數集中的每一個訓練參數集發(fā)送第一數據給存儲設 備，所述第一數據包括第一校驗和。
[0044] 步驟204 :記錄來自所述存儲設備的多個錯誤指示符，所述多個錯誤指示符與所 述多個訓練參數集一一對應。
[0045] 步驟206 :根據與所述多個訓練參數集一一對應的所述多個錯誤指示符，將所述 多個訓練參數集中的其中一個定義為預定參數集。
[0046] 步驟208:結束。
[0047] 根據所述校準方法20,所述存儲設備接收所述第一數據作為測試數據，并根據所 述測試數據生成接收端校驗和，并比較所述第一校驗和與所述接收端校驗和，W生成警告 信號給所述控制設備作為一個錯誤指示符。當記錄所有的錯誤指示符之后，所述存儲設備 的控制設備可獲得具有數據發(fā)送的最優(yōu)參數的所述預定參數集。當發(fā)送校準完成后，所述 控制設備停止所述傳輸校準功能并根據后續(xù)的操作確定是否停止所述寫檢查功能。校準方 法20的細節(jié)可參考之前的描述，在此不進行寶述。
[0048] 請參考圖3,其為本發(fā)明一實施例的校準方法30的流程示意圖。校準方法30為校 準方法20的一個具體實現(xiàn)，其包括如下步驟： W例步驟300:開始。
[0050] 步驟302 :從多個訓練參數集中選擇一個訓練參數集作為測試參數集。
[0051] 步驟304 :根據所述測試參數集調整數據發(fā)送中的至少一個參數。
[0052] 步驟306 :記錄錯誤指示符，所述錯誤指示符來自所述存儲設備并與所述測試參 數集對應。
[0053] 步驟308 :確定是否獲得所有的對應于各訓練參數集的錯誤指示符，如果是，則執(zhí) 行步驟312 ;否則，執(zhí)行步驟310。
[0054] 步驟310 :從所述多個訓練參數集中選擇另一個訓練參數集作為測試參數集。
[0055] 步驟312 :根據與各訓練參數集對應的多個錯誤指示符，從所述多個訓練參數集 中定義一個訓練參數集作為預定訓練參數集。
[0056] 步驟314:結束。
[0057] 根據所述校準方法30,所述存儲設備的控制設備可獲得具有數據發(fā)送的最優(yōu)參數 的所述預定參數集所述存儲設備的控制設備可獲得具有數據發(fā)送的最優(yōu)參數的所述預定 參數集。當發(fā)送校準完成后，所述控制設備停止所述傳輸校準功能并根據后續(xù)的操作確定 是否停止所述寫檢查功能。校準方法30的細節(jié)可參考之前的描述，在此不進行寶述。
[0058] 控制設備100執(zhí)行運行階段的發(fā)送校準的方法可概括為圖4所示的校準方法40。 所述校準方法40可運用在一存儲設備的控制設備中，所述存儲設備可為DDR4SDRAM。當完 成所述存儲設備初始化階段的發(fā)送校準（例如，校準方法20或30)，所述控制設備根據具有 最優(yōu)參數的預定參數集發(fā)送數據（比如，第二數據）給所述存儲設備，并通過執(zhí)行所述校準 方法40來對運行狀態(tài)的變化進行補償（例如，電源電壓和溫度的變化）。所述校準方法40 包括如下步驟：
[0059] 步驟400:開始。
[0060] 步驟402 :定期根據運行階段參數集中的至少一個發(fā)送第S數據給存儲設備，所 述第=數據包括第二校驗和。
[0061] 步驟404 :記錄多個運行階段錯誤指示符，所述多個運行階段錯誤指示符來自所 述存儲設備并與多個運行階段參數集相對應。
[0062] 步驟406 :根據與運行階段參數集對應的所述多個運行階段錯誤指示符，調整預 定參數集。 陽06引步驟408:結束。
[0064] 根據所述校準方法40,所述存儲設備定期接收包括所述第二校驗和的所述第=數 據，并將接收的所述第=數據作為測試數據；根據所述測試數據生成一接收端校驗和；并 比較所述第二校驗和與所述接收端校驗和，W生成一個警告信號給所述控制設備作為對應 于一運行階段參數集的錯誤指示符。當所述控制設備與所述存儲設備之間根據所述預定參 數集執(zhí)行數據發(fā)送（比如，發(fā)送第二數據）時，所述預定參數集可根據運行階段發(fā)生的變化 適應性地被調整。校準方法40的細節(jié)可參考之前的描述，在此不進行寶述。 陽0化]請參考圖5,為本發(fā)明一實施例的校準方法的一實施例的流程示意圖。所述校準方 法50為校準方法40的一個具體實現(xiàn)。所述校準方法50包括如下步驟：
[0066] 步驟500:開始。
[0067] 步驟502 :從多個運行階段參數集中選擇一個作為測試參數集。
[0068] 步驟504 :確定是否到了刷新時間點；如果是，執(zhí)行步驟506 ;否則，執(zhí)行步驟504。
[0069] 步驟506 :根據所述測試參數集調整至少一個數據發(fā)送參數。
[0070] 步驟508 :記錄來自存儲設備并與運行階段參數集對應的運行階段錯誤指示符。
[0071] 步驟510 :確定是否接收到與運行階段參數集對應的多個運行階段錯誤指示符， 如果是，執(zhí)行步驟514 ;否則，執(zhí)行步驟512。
[0072] 步驟512 :從多個運行階段參數集中選擇另外一個運行參數集作為測試參數集。
[0073] 步驟514 :根據對應于運行階段參數集的運行階段錯誤指示符調整所述預定參數 集。
[0074] 步驟516:結束。
[00巧]所述預定參數集可根據運行階段發(fā)生的變化適應性地被調整。校準方法50的細 節(jié)可參考之前的描述，在此不進行寶述。
[0076] 請參考圖6,為本發(fā)明一實施例的校準方法60的流程示意圖。所述校準方法60可 運用于一存儲設備（例如，DDR4SDRAM)的控制設備，并用于在所述控制設備與存儲設備進 行數據發(fā)送的過程中調整傳輸參數。所述校準方法60包括如下步驟：
[0077] 步驟600:開始。
[0078] 步驟602 :根據預定參數集發(fā)送第一運行階段數據給存儲設備。
[0079] 步驟604 :根據至少一個運行階段參數集發(fā)送第二運行階段數據給所述存儲設 備，所述第二運行階段數據包括至少一個運行階段校驗和。
[0080] 步驟606 :記錄多個運行階段錯誤指示符，所述多個運行階段錯誤指示符來自所 述存儲設備并與所述多個運行階段參數集對應。
[0081] 步驟608 :根據所述多個運行階段錯誤指示符調整所述預定參數集調整所述預定 參數集。 陽0間步驟610:結束。
[0083] 根據校準方法60,當所述存儲設備的控制設備根據所述預定參數集發(fā)送第一運行 階段數據后，所述控制設備通過定期發(fā)送第二運行階段數據給所述存儲設備來不斷檢查運 行狀態(tài)的變化，所述第二運行階段數據包括至少一個運行階段校驗和，第二運行階段數據 具體可根據至少一個運行階段參數集進行發(fā)送。具體實現(xiàn)中，根據不同的運用和設計理念， 可通過多種方法獲取所述預定參數集。例如，所述預定參數集可預先設置在所述控制設備 中，每當所述存儲設備重啟時，所述控制設備即根據所述預定參數集發(fā)送數據給所述存儲 設備；或者，所述預定參數集通過執(zhí)行發(fā)送校準程序來獲取，所述發(fā)送校準程序在所述存儲 設備的初始化階段執(zhí)行。
[0084] 當每一次獲取到所述第二運行階段參數，存儲設備通過對運行階段校驗和與接收 端校驗和的比較生成一警告信號作為一運行階段錯誤指示符，所述運行階段錯誤指示符與 多個運行參數集中的一個相對應。需注意的是，所述接收端校驗和由所述存儲設備基于所 述第二運行數據生成。當記錄完來自存儲設備并與多個運行參數集對應的多個運行階段錯 誤指示符，所述控制設備對應地調整所述預定參數集的傳輸參數（例如，發(fā)送給所述存儲 設備的數據信號的比特流之間的時延參數和/或所述控制設備的接口單元的驅動能力）。 因此，所述控制設備可對運行狀態(tài)的變化進行補償W避免所述控制設備到所述存儲設備的 數據發(fā)送的異常。校準方法60的細節(jié)可參考之前的描述，在此不進行寶述。
[00化]綜上所述，本發(fā)明實施例的控制設備執(zhí)行發(fā)送校準時不從存儲設備讀取數據。由 此，用于執(zhí)行發(fā)送校準的時間縮短了，并且，發(fā)送校準的運行不再受接收校準結果的影響。
[0086] 雖然本發(fā)明已經通過舉例的方式W及根據優(yōu)選實施例作了描述，但應當理解的是 本發(fā)明不限于此。本領域技術人員還可W做各種變化和修改而不脫離本發(fā)明的范圍和精 神。
[0087] 權利要求書中用W修飾元件的"第一"、"第二"等序數詞的使用本身未暗示任何優(yōu) 先權、優(yōu)先次序、各元件之間的先后次序、或所執(zhí)行方法的時間次序，而僅用作標識來區(qū)分 具有相同名稱（具有不同序數詞）的不同元件。
[0088] 本發(fā)明雖W較佳實施例掲露如上，然其并非用W限定本發(fā)明的范圍，任何本領域 技術人員，在不脫離本發(fā)明的精神和范圍內，當可做些許的更動與潤飾，因此本發(fā)明的保護 范圍當視權利要求所界定者為準。
【主權項】
1. 一種發(fā)送校準方法，其特征在于，所述校準方法包括： 根據多個訓練參數集中的每一個訓練參數集發(fā)送第一數據給存儲設備，所述第一數據 包括一校準數據和第一校驗和； 記錄來自所述存儲設備的多個錯誤指示符，所述多個錯誤指示符與所述多個訓練參數 集一一對應； 根據與所述多個訓練參數集一一對應的所述多個錯誤指示符，將所述多個訓練參數集 中的其中一個定義為預定參數集； 將所述多個訓練參數集中的其中一個定義為預定參數集； 其中，每一個錯誤指示符用于指示根據訓練參數集發(fā)送的所述第一數據是否發(fā)送成 功。2. 如權利要求1所述的發(fā)送校準方法，其特征在于，所述第一校驗和根據所述校準數 據生成。3. 如權利要求1所述的發(fā)送校準方法，其特征在于，每一個訓練參數集包括參考電壓 參數，比特延遲參數，采樣選通參數和輸入/輸出使能參數中至少一種。4. 如權利要求1所述的發(fā)送校準方法，其特征在于，所述存儲設備根據對所述第一校 驗和與一接收端校驗和進行比較的比較結果生成每一個錯誤指示符，其中，所述接收端校 驗和由所述存儲設備根據所述第一數據生成。5. 如權利要求1所述的發(fā)送校準方法，其特征在于，所述根據與所述多個訓練參數集 一一對應的所述多個錯誤指示符，所述將多個訓練參數集中的其中一個定義為預定參數集 的步驟在所述存儲設備的初始化階段執(zhí)行。6. 如權利要求1所述的發(fā)送校準方法，其特征在于，在所述將所述多個訓練參數集中 的其中一個定義為預定參數集的步驟之后，所述校準方法還包括： 根據所述預定參數集發(fā)送第二數據給所述存儲設備； 定期根據至少一個運行階段參數集發(fā)送第三數據給所述存儲設備，所述第三數據包括 至少一個第二校驗和； 記錄多個運行階段錯誤指示符，所述多個運行階段錯誤指示符來自所述存儲設備并與 所述多個運行階段參數集相對應； 以及，根據所述多個運行階段錯誤指示符調整所述預定參數集。7. 如權利要求6所述的發(fā)送校準方法，其特征在于，定期發(fā)送所述第三數據給所述存 儲設備的時間間隔取決于所述存儲設備的刷新周期。8. -種發(fā)送校準方法，其特征在于，所述校準方法包括： 根據一預定參數集發(fā)送第一運行階段數據給存儲設備； 定期根據至少一個運行階段參數集發(fā)送第二運行階段數據給所述存儲設備，所述第二 運行階段數據包括至少一個運行階段校驗和； 記錄多個運行階段錯誤指示符，所述多個運行階段錯誤指示符來自所述存儲設備并與 所述多個運行階段參數集相對應； 根據所述多個運行階段錯誤指示符調整所述預定參數集。9. 如權利要求8所述的發(fā)送校準方法，其特征在于，定期發(fā)送所述第二運行階段數據 給所述存儲設備的時間間隔取決于所述存儲設備的刷新周期。10. 如權利要求8所述的發(fā)送校準方法，其特征在于，通過將所述預定參數集中的參數 的取值單調遞減的方式來獲得所述多個運行階段參數集。11. 如權利要求8所述的發(fā)送校準方法，其特征在于，通過將所述預定參數集中的參數 的取值單調遞增的方式來獲得所述多個運行階段參數集。12. 如權利要求8所述的發(fā)送校準方法，其特征在于，所述存儲設備根據對所述運行階 段校驗和與一接收端校驗和進行比較的比較結果來生成所述每一個運行階段錯誤指示符， 其中，所述接收端校驗和由所述存儲設備根據所述第二運行階段數據生成。13. -種控制設備，其特征在于，所述控制設備包括： 一接口模塊，用于在所述控制設備與存儲設備之間傳輸數據和信號； 一數據提供模塊，用于提供包括一校準數據和第一校驗和的第一數據；以及， 一控制模塊，用于獲取多個訓練參數集； 其中，用于所述控制設備用于通過所述接口模塊根據每一個訓練參數集發(fā)送包括所述 校準數據和所述第一校驗和的所述第一數據給所述存儲設備； 所述控制設備還用于通過所述接口模塊接收多個錯誤指示符所述控制設備還用于通 過所述接口模塊接收多個錯誤指示符，所述多個錯誤指示符與所述多個訓練參數集一一對 應，其中每一個錯誤指示符用于指示根據所述錯誤指示符對應的訓練參數集對所述第一數 據的發(fā)送是否成功； 其中，還用于所述控制設備還用于根據所述多個錯誤指示符將所述多個訓練參數集中 的其中一個定義為預定參數集。14. 如權利要求13所述的控制設備，其特征在于，每一個訓練參數集包括參考電壓參 數，比特延遲參數，采樣選通參數和輸入/輸出使能參數中至少一種。15. 如權利要求13所述的控制設備，其特征在于，當所述控制設備根據所述預定參數 集發(fā)送第二數據給所述存儲設備之后，所述控制設備還用于定期根據至少一個運行階段參 數集發(fā)送第三數據給所述存儲設備所述控制設備，并記錄來自所述存儲設備且與所述多個 運行階段參數集相對應的多個運行階段錯誤指示符，以及根據所述多個運行階段錯誤指示 符調整所述預定參數集，其中，所述第三數據包括至少一個第二校驗和。16. 如權利要求15所述的控制設備，其特征在于，所述控制設備定期根據至少一個運 行階段參數集發(fā)送所述第三數據給所述存儲設備的時間間隔取決于所述存儲設備的刷新 周期。17. 如權利要求13所述的控制設備，其特征在于，所述控制模塊用于在所述存儲設備 的初始化階段將所述多個訓練參數集的其中一個定義為預定參數集。
【文檔編號】H04L1/24GK105846972SQ201510023215
【公開日】2016年8月10日
【申請日】2015年1月16日
【發(fā)明人】陳俊良
【申請人】聯(lián)發(fā)科技股份有限公司