一種圖像處理裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及圖像處理技術(shù)領(lǐng)域，具體涉及一種圖像處理裝置。
【背景技術(shù)】
[0002]對于用于視頻圖像采集的DSP模塊來說，由于前端的A/D采集速度較低，一般為了減少DSP模塊的開銷，在視頻采集A/D和DSP模塊之間接入先進(jìn)先出(FIFO)存儲器作為緩沖。傳統(tǒng)的方法是用簡單的邏輯電路實現(xiàn)很少一部分接口控制，大多數(shù)是通過軟件來實現(xiàn)，雖然軟件設(shè)計較靈活，但是對軟件設(shè)計者提出很高的要求；通常使用現(xiàn)存的FIFO，存儲量比較少，會花費很大的CPU開銷。圖像處理系統(tǒng)其處理算法復(fù)雜計算量大，處理實時性要求高，同時系統(tǒng)的體積也有嚴(yán)格的限制。而目前的圖像處理裝置結(jié)構(gòu)比較復(fù)雜，靈活性不夠，使得其處理效率及效果大大降低。
【實用新型內(nèi)容】
[0003]為解決上述問題，本實用新型提供了一種圖像處理裝置，整個裝置結(jié)構(gòu)簡單，各模塊的相互配合，使得系統(tǒng)易于實現(xiàn)，并具有較高的可靠性。
[0004]為實現(xiàn)上述目的，本實用新型采取的技術(shù)方案為:一種圖像處理裝置，包括圖像獲取模塊、FPGA模塊、圖像輸出模塊、DSP模塊、FLASH、SDRAM和電源模塊，圖像獲取模塊通過FPGA模塊與圖像輸出模塊相連，F(xiàn)PGA模塊通過DPRAM與DSP模塊相連，DSP模塊分別與FLASH5和SDRAM相連，電源模塊與圖像獲取模塊、FPGA模塊、圖像輸出模塊、DSP模塊、FLASH、SDRAM 相連。
[0005]作為優(yōu)選，所述的FPGA模塊采用XC4VSX35芯片。
[0006]作為優(yōu)選，所述的DSP模塊采用TMS320C6416芯片。
[0007]本實用新型具有以下有益效果:整個裝置結(jié)構(gòu)簡單，各模塊的相互配合，使得系統(tǒng)易于實現(xiàn)，并具有較高的可靠性。
【附圖說明】
[0008]圖1為本實用新型的結(jié)構(gòu)示意圖。
【具體實施方式】
[0009]為了使本實用新型的目的及優(yōu)點更加清楚明白，以下結(jié)合實施例對本實用新型進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本實用新型，并不用于限定本實用新型。
[0010]如圖1所示，本實用新型實施例提供了一種圖像處理裝置，包括圖像獲取模塊1、FPGA模塊2、圖像輸出模塊3、DSP模塊4、FLASH5、SDRAM6和電源模塊7，圖像獲取模塊I通過FPGA模塊2與圖像輸出模塊3相連，F(xiàn)PGA模塊2通過DPRAM與DSP模塊4相連，DSP模塊4分別與FLASH5和SDRAM6相連，電源模塊7與圖像獲取模塊1、FPGA模塊2、圖像輸出模塊 3、DSP 模塊 4、FLASH5、SDRAM6 相連。
[0011]值得注意的是，所述的FPGA模塊2采用XC4VSX35芯片。
[0012]此外，所述的DSP模塊4采用TMS320C6416芯片。
[0013]本【具體實施方式】圖像獲取模塊:將成像儀輸入的圖像進(jìn)行分離、放大，并在FPGA模塊的控制下完成A/D采樣將模擬信號轉(zhuǎn)換為數(shù)字信號，并將數(shù)字信號輸入FPGA模塊。
[0014]FPGA模塊:該模塊的主要功能是:1、產(chǎn)生系統(tǒng)所需要的邏輯控制信號，2、為各芯片提供時鐘信號，3、對輸入圖像進(jìn)行預(yù)處理。
[0015]DSP模塊:對預(yù)處理后的圖像進(jìn)行目標(biāo)檢測、識別與跟蹤等復(fù)雜的圖像處理運算。DSP模塊是整個系統(tǒng)的核心模塊。
[0016]FLASH5為存儲器，F(xiàn)lash存儲器又稱閃存，它結(jié)合了 ROM和RAM的長處，不僅具備電子可擦除可編程(EEPROM)的性能，還可以快速讀取數(shù)據(jù)(NVRAM的優(yōu)勢)，使數(shù)據(jù)不會因為斷電而丟失。
[0017]圖像輸出模塊:對處理后的數(shù)字圖像進(jìn)行D/A轉(zhuǎn)換，并疊加同步信號后形成標(biāo)準(zhǔn)的視頻，實現(xiàn)對處理結(jié)果的顯示。
[0018]本【具體實施方式】的實時圖像處理系統(tǒng)以DSP模塊和FPGA模塊為基本結(jié)構(gòu)，并在此結(jié)構(gòu)的基礎(chǔ)上進(jìn)行了優(yōu)化，增加了視頻輸入通路。同時所有的數(shù)據(jù)交換都通過了 FPGA模塊，后期的調(diào)試非常方便，既可以監(jiān)視數(shù)據(jù)的交換又方便修正前期設(shè)計的錯誤。本【具體實施方式】的整個系統(tǒng)結(jié)構(gòu)簡單，各個模塊功能清晰明了，系統(tǒng)穩(wěn)定性高，處理速度快。
[0019]以上所述僅是本實用新型的優(yōu)選實施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本實用新型原理的前提下，還可以作出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本實用新型的保護(hù)范圍。
【主權(quán)項】
1.一種圖像處理裝置，其特征在于，包括圖像獲取模塊⑴、FPGA模塊(2)、圖像輸出模塊(3)、DSP模塊(4)、FLASH(5)、SDRAM(6)和電源模塊(7)，圖像獲取模塊(I)通過FPGA模塊⑵與圖像輸出模塊⑶相連，F(xiàn)PGA模塊⑵通過DPRAM與DSP模塊(4)相連，DSP模塊(4)分別與FLASH (5)和SDRAM (6)相連，電源模塊(7)與圖像獲取模塊⑴、FPGA模塊⑵、圖像輸出模塊⑶、DSP模塊(4)、FLASH(5)、SDRAM(6)相連。2.根據(jù)權(quán)利要求1所述的一種圖像處理裝置，其特征在于，所述的FPGA模塊⑵采用XC4VSX35 芯片。3.根據(jù)權(quán)利要求1所述的一種圖像處理裝置，其特征在于，所述的DSP模塊(4)采用TMS320C6416 芯片。
【專利摘要】本實用新型公開了一種圖像處理裝置。它包括圖像獲取模塊、FPGA模塊、圖像輸出模塊、DSP模塊、FLASH、SDRAM和電源模塊，圖像獲取模塊通過FPGA模塊與圖像輸出模塊相連，F(xiàn)PGA模塊通過DPRAM與DSP模塊相連，DSP模塊分別與FLASH5和SDRAM相連，電源模塊與圖像獲取模塊、FPGA模塊、圖像輸出模塊、DSP模塊、FLASH、SDRAM相連。本實用新型整個裝置結(jié)構(gòu)簡單，各模塊的相互配合，使得系統(tǒng)易于實現(xiàn)，并具有較高的可靠性。
【IPC分類】H04N5/14
【公開號】CN204615918
【申請?zhí)枴緾N201520350443
【發(fā)明人】柏均, 張釋如, 賀順, 高騰
【申請人】西安科技大學(xué)
【公開日】2015年9月2日
【申請日】2015年5月21日