Hdmi接口超高清圖像信號源的制作方法
【技術領域】
[0001]本實用新型涉及液晶電視領域中的HDMI接口顯示技術，具體涉及一種由ARM將圖像內(nèi)容從SD卡讀出并通過FPGA載入到DDR3內(nèi)存條中，再由FPGA讀取DDR3內(nèi)存條中的圖像并輸出到HDMI接口上的圖像信號發(fā)生裝置。
【背景技術】
[0002]在過去十年間，電視技術經(jīng)歷了難以想象的快速發(fā)展，模擬顯示技術被數(shù)字技術所替代，全高清(FHD，1920 X 1080分辨率)電視的理念已深入人心，為用戶帶來了無與倫比的觀賞體驗，隨著液晶平板電視的全面普及，其屏幕尺寸日益增加，使得像素密度(PPI)不斷下降，全高清分辨率無法滿足用戶更高視聽體驗要求，超高清(UHD，3840 X 2160)，即俗稱4K2K電視就逐漸普及起來。
[0003]2013年HDMI論壇在北京召開了新規(guī)范的發(fā)布會，正式面向中國發(fā)布了 HDMI規(guī)范，與上一代1.4b相比，新的HDMI版本順應目前的市場，大大提升了傳輸帶寬和速率，并且支持更多的新特性，HDMI規(guī)范最大支持18Gbps的傳輸帶寬，要遠遠大于之前的版本，從而實現(xiàn)4K2K 50/60HZ的圖像數(shù)據(jù)傳輸。
[0004]由于配置HDMI接口的電視剛剛普及，所對應檢測儀器設備還未跟上，因此，急需一種高效可靠的HDMI接口超高清圖像信號源，用于電視機生產(chǎn)線測量電視機的HDMI接口。
【發(fā)明內(nèi)容】
[0005]本實用新型旨在提供一種HDMI接口超高清圖像信號源裝置，用以實現(xiàn)測試電視機的HDMI接口。
[0006]為了實現(xiàn)上述目的，本實用新型的基本思路為:由ARM將圖像內(nèi)容從SD卡讀出并通過FPGA載入到DDR3內(nèi)存條中，再由FPGA讀取DDR3內(nèi)存條中的圖像并輸出到FPGA的LVDS端口上，再由LVDS轉HDMI芯片轉換成HDMI信號并輸出到HDMI接口上。
[0007]HDMI接口超高清圖像信號源，該圖像信號源裝置包括:ARM模塊、FPGA模塊、HDMI輸出模塊、DDR3內(nèi)存條模塊、SD卡模塊、OLED模塊、KEY模塊組成；其特征在于，所述HDMI輸出模塊的輸出端設置有HDMI接口，輸入端由所述的FPGA模塊控制；所述DDR3內(nèi)存條模塊由所述的FPGA模塊控制；所述的FPGA模塊由所述的ARM模塊控制；所述的SD卡模塊由所述的ARM模塊控制；所述的OLED模塊由所述的ARM模塊控制、所述的ARM模塊由所述的KEY模塊控制。
[0008]本實用新型具有如下優(yōu)點:
[0009]1、提供2路HDMI接口的超高清圖像信號輸出，每路HDMI接口最大支持3840 x2160 60Hz ；
[0010]2、HDMI 輸出接口輸出的圖像格式包括:1080P60Hz、2160P30Hz、YUV4202160P60Hz、RGB444 2160P60Hz ；
[0011]3, HDMI輸出接口輸出的音頻格式為48K采樣率、頻率為O?20KHz、正弦波波形；
[0012]4、HDMI 輸出接口支持 HDCPL 4.HDCP2.2 圖像加密；
[0013]5、HDMI輸出接口支持EDID校驗；
[0014]6,HDMI輸出的圖像支持24張由FPGA算法產(chǎn)生的圖像和位于SD卡中的BMP圖像；
【附圖說明】
[0015]此處所說明的附圖用來提供對本實用新型的進一步理解，構成本申請的一部分，并不構成對本實用新型的不但限定，在附圖中:
[0016]圖1為本實用新型的整體設計結構圖。
[0017]圖2為本實用新型的FPGA模塊內(nèi)部設計結構圖。
【具體實施方式】
[0018]應當理解，此處所描述的具體實施僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0019]參見圖1所示，本實用新型提出的新型HDMI接口超高清圖像信號源裝置，包括ARM模塊、FPGA模塊、HDMI輸出模塊、DDR3內(nèi)存條模塊、SD卡模塊、OLED模塊、KEY模塊；上電時由ARM模塊將圖像內(nèi)容從SD卡模塊中讀出并通過FPGA模塊載入到DDR3內(nèi)存條模塊中，再由FPGA模塊讀取DDR3內(nèi)存條模塊中的圖像并通過LVDS輸出到HDMI模塊上，最后由HDMI模塊轉換成HDMI信號輸出到HDMI接口上，上電后ARM模塊實時接收KEY模塊的KEY命令并控制ARM模塊進行HDMI圖像格式切換、圖像內(nèi)容切換、輸出圖像HDCP加密設置以及輸出音頻頻率設置。
[0020]參見圖2所示，本實用新型提出的新型HDMI接口超高清圖像信號源裝置的FPGA模塊，包括 ArmCtrl 模塊、Ddr3Ctrl 模塊、IntImageGen 模塊、VdoTimeGen 模塊、VdoDataGen模塊、2個8CH LVDS模塊;ArmCtrl模塊與圖1中ARM模塊進行通信，控制圖2中其它模塊的工作，Ddr3Ctrl模塊用于讀寫圖1中DDR3內(nèi)存條模塊，IntImageGen模塊用于產(chǎn)生內(nèi)置圖像并通過Ddr3Ctrl模塊寫到圖1的DDR3內(nèi)存條模塊中，VdoTimeGen模塊按照ArmCtrl模塊提供的視頻時序參數(shù)輸出視頻時序信號給VdoDataGen模塊，VdoDataGen模塊按照VdoTimeGen模塊提供的視頻時序通過Ddr3Ctrl模塊從圖1的DDR3內(nèi)存條模塊中讀取圖像輸出給VdoDataGen模塊，VdoDataGen將圖像數(shù)據(jù)轉換成LVDS信號輸出到2個8CH LVDS模塊上。
【主權項】
1.HDMI接口超高清圖像信號源，由ARM模塊、FPGA模塊、HDMI輸出模塊、DDR3內(nèi)存條模塊、SD卡模塊、OLED模塊、KEY模塊組成；其特征在于，所述HDMI輸出模塊的輸出端設置有HDMI接口，輸入端由所述的FPGA模塊控制；所述DDR3內(nèi)存條模塊由所述的FPGA模塊控制；所述的FPGA模塊由所述的ARM模塊控制；所述的SD卡模塊由所述的ARM模塊控制；所述的OLED模塊由所述的ARM模塊控制、所述的ARM模塊由所述的KEY模塊控制。2.根據(jù)權利要求1所述的HDMI接口超高清圖像信號源，其特征在于，F(xiàn)PGA模塊輸出的LVDS信號經(jīng)過HDMI模塊轉換成HDMI信號輸出到HDMI接口上。3.根據(jù)權利要求1所述的HDMI接口超高清圖像信號源，其特征在于，F(xiàn)PGA模塊內(nèi)部由ArmCtrl 模塊、Ddr3Ctrl 模塊、IntImageGen 模塊、VdoTimeGen 模塊、VdoDataGen 模塊、2 個8CH LVDS模塊組成；所述ArmCtrI模塊用于與所述的ARM模塊通信；所述Ddr3Ctrl模塊用于讀寫所述的DDR3內(nèi)存條模塊；所述VdoTimeGen模塊由所述ArmCtrl模塊控制產(chǎn)生視頻時序信號；所述的VdoDataGen模塊由所述的ArmCtrl模塊控制，按照所述的VdoTimeGen模塊所產(chǎn)生的視頻時序信號產(chǎn)生圖像數(shù)據(jù)；所述的VdoDataGen模塊輸出的視頻數(shù)據(jù)由所述2個8CH LVDS模塊輸出；所述的IntImageGen模塊由所述的ArmCtrl模塊控制產(chǎn)生內(nèi)置圖像并寫到所述的DDR3內(nèi)存條模塊。4.根據(jù)權利要求1所述的HDMI接口超高清圖像信號源，其特征在于，由ARM模塊實時接收KEY模塊的KEY命令并控制ARM模塊進行HDMI圖像格式切換、圖像內(nèi)容切換、輸出圖像HDCP加密設置以及輸出音頻頻率設置。
【專利摘要】HDMI接口超高清圖像信號源，輸出2路HDMI信號，用于電視機生產(chǎn)線測量電視機的HDMI接口。信號源上電后由ARM將圖像內(nèi)容從SD卡讀出并通過FPGA載入到DDR3內(nèi)存條中，再由FPGA讀取DDR3內(nèi)存條中的圖像并輸出到FPGA的LVDS端口上，再由LVDS轉HDMI芯片轉換成HDMI信號并輸出到HDMI接口上。
【IPC分類】H04N7/01, H04N5/765
【公開號】CN204697188
【申請?zhí)枴緾N201520411584
【發(fā)明人】許偉鳳, 殷樂生
【申請人】北京阿格思科技有限公司
【公開日】2015年10月7日
【申請日】2015年6月15日