基于兩個獨立fpga的mvb中繼器的制造方法
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及基于MVB工業(yè)總線的網(wǎng)絡(luò)技術(shù)，尤其涉及一種基于兩個獨立FPGA的MVB中繼器。
【背景技術(shù)】
[0002]隨著國際和國內(nèi)軌道交通行業(yè)的蓬勃發(fā)展，多功能車輛總線(Multifunct1nVehicle Bus，簡稱MVB)的應(yīng)用越來越廣泛，根據(jù)傳輸距離的不同，MVB總線有三種物理介質(zhì)可供選擇，即電氣短距離(Electrical Short Distance，ESD)介質(zhì)、電氣中距離(Electrical Middle Distance，簡稱EMD)介質(zhì)和光纖(Optical Glass Fiber，簡稱OGF)介質(zhì)，通常相同物理介質(zhì)總線之間或者不同物理介質(zhì)總線之間的連接需要通過MVB中繼器來實現(xiàn)，其中中繼器的兩個作用是:將總線上的數(shù)據(jù)進(jìn)行再生和放大，以便于延長傳輸距離；連接兩個不同物理的介質(zhì)的網(wǎng)絡(luò)。
[0003]現(xiàn)有技術(shù)中，通常一個MVB中繼器包括兩個MVB接口，以及一個現(xiàn)場可編程門陣列(Field-Programmable Gate Array,簡稱 FPGA)芯片，其中該 FPGV 芯片位于兩個 MVB 接口之間，每個接口連接兩條MVB總線，比如:一個MVB接口連接A1總線和B1總線，另一個MVB接口連接A2總線和B2總線，其中A1總線和B1總線為兩條冗余線路，即A1總線和B1總線中有一條為信任總線，另一條為冗余總線，當(dāng)一條總線發(fā)生故障時，可以使用另一條總線進(jìn)行數(shù)據(jù)傳輸，同樣A2總線和B2總線為兩條冗余線路。
[0004]然而，現(xiàn)有技術(shù)存在如下問題:當(dāng)上述的FPGV芯片發(fā)生故障時，則整個MVB中繼器會無法正常工作，進(jìn)而降低了 MVB中繼器的可靠性。
【實用新型內(nèi)容】
[0005]本實用新型涉及一種基于兩個獨立FPGA的MVB中繼器，從而提高M(jìn)VB中繼器的可靠性。
[0006]第一方面，本實用新型提供一種基于兩個獨立FPGA的MVB中繼器，包括:第一多功能車輛總線MVB接口、第二 MVB接口、第一 FPGA芯片和第二 FPGA芯片；所述第一 MVB接口的第一端與第一 MVB總線連接，所述第一 MVB接口的第二端與第二 MVB總線連接，所述第一MVB接口的第三端與所述第一現(xiàn)場可編程門陣列FPGA芯片的第一端，所述第一 MVB接口的第四端與所述第二 FPGA芯片的第一端連接，所述第一 MVB接口的第一端和第二端分別與所述第一 MVB接口的第三端和第四端一一對應(yīng)；所述第一 FPGA芯片與所述第二 FPGA芯片并聯(lián)，所述第一 FPGA芯片的第二端與所述第二 MVB接口的第一端連接，所述第二 FPGA芯片的第二端與所述第二 MVB接口的第二端連接；所述第二 MVB接口的第三端與第三MVB總線連接，所述第二 MVB接口的第四端與第四MVB總線連接，所述第二 MVB接口的第一端和第二端分別與所述第二 MVB接口的第三端和第四端一一對應(yīng)。其中，所述第一 MVB總線與所述第二 MVB總線為兩條冗余線路，所述第三MVB總線與所述第四MVB總線為兩條冗余線路。
[0007]結(jié)合第一方面，在第一方面的第一種可能實施方式中，還包括:第一電源轉(zhuǎn)換器和第二電源轉(zhuǎn)換器；所述第一電源轉(zhuǎn)換器與所述第一 FPGA芯片連接，所述第一電源轉(zhuǎn)換器用于將110V電壓轉(zhuǎn)換為5V電壓，并將所述5V電壓提供給所述第一 FPGA芯片；所述第二電源轉(zhuǎn)換器與所述第二 FPGA芯片連接，所述第二電源轉(zhuǎn)換器用于將110V電壓轉(zhuǎn)換為5V電壓，并將所述5V電壓提供給所述第二 FPGA芯片。
[0008]結(jié)合第一方面的第一種可能實施方式，在第一方面的第二種可能實施方式中，還包括:第一電源和第二電源；所述第一電源與所述第一電源轉(zhuǎn)換器連接，用于產(chǎn)生110V電壓；所述第二電源與所述第二電源轉(zhuǎn)換器連接，用于產(chǎn)生110V電壓。
[0009]結(jié)合第一方面，在第一方面的第三種可能實施方式中，所述第一 MVB接口的第一端與所述第一 MVB接口的第三端連接，所述第一 MVB接口的第二端與所述第一 MVB接口的第四端連接；或者，所述第一 MVB接口的第一端與所述第一 MVB接口的第四端連接，所述第一 MVB接口的第二端與所述第一 MVB接口的第三端連接；所述第二 MVB接口的第一端與所述第二 MVB接口的第三端連接，所述第二 MVB接口的第二端與所述第二 MVB接口的第四端連接；或者，所述第二 MVB接口的第一端與所述第二 MVB接口的第四端連接，所述第二 MVB接口的第二端與所述第二 MVB接口的第三端連接。
[0010]結(jié)合第一方面，在第一方面的第四種可能實施方式中，所述第一 FPGA芯片與所述第二 FPGA芯片規(guī)格相同。
[0011]本實用新型提供一種基于兩個獨立FPGA的MVB中繼器，包括:第一MVB接口、第二MVB接口、第一 FPGA芯片和第二 FPGA芯片；其中，第一 MVB接口的第一端與第一 MVB總線連接，第一 MVB接口的第二端與第二 MVB總線連接，第一 MVB接口的第三端與第一 FPGA芯片的第一端，第一 MVB接口的第四端與第二 FPGA芯片的第一端連接，第一 MVB接口的第一端和第二端分別與第一 MVB接口的第三端和第四端一一對應(yīng)；第一 FPGA芯片與第二 FPGA芯片并聯(lián)，第一 FPGA芯片的第二端與第二 MVB接口的第一端連接，第二 FPGA芯片的第二端與第二 MVB接口的第二端連接；第二 MVB接口的第三端與第三MVB總線連接，第二 MVB接口的第四端與第四MVB總線連接，第二 MVB接口的第一端和第二端分別與第二 MVB接口的第三端和第四端一一對應(yīng)。其中，第一 MVB總線與第二 MVB總線為兩條冗余線路，第三MVB總線與第四MVB總線為兩條冗余線路。從而提高M(jìn)VB中繼器的可靠性。
【附圖說明】
[0012]為了更清楚地說明本實用新型實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖做一簡單地介紹，顯而易見地，下面描述中的附圖是本實用新型的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0013]圖1為本實用新型一實施例提供的一種基于兩個獨立FPGA的MVB中繼器的結(jié)構(gòu)示意圖；
[0014]圖2為本實用新型一實施例提供的MVB接口的電路圖；
[0015]圖3為本實用新型另一實施例提供的一種基于兩個獨立FPGA的MVB中繼器的結(jié)構(gòu)示意圖；
[0016]圖4A為本實用新型另一實施例提供的第一電源轉(zhuǎn)換器的電路圖；
[0017]圖4B為本實用新型另一實施例提供的第二電源轉(zhuǎn)換器的電路圖。
【具體實施方式】
[0018]為使本實用新型實施例的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合本實用新型實施例中的附圖，對本實用新型實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例是本實用新型一部分實施例，而不是全部的實施例?；诒緦嵱眯滦椭械膶嵤├绢I(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護(hù)的范圍。
[0019]為了解決現(xiàn)有技術(shù)中MVB中繼器可靠性低的問題，本實用新型提供一種基于兩個獨立FPGA的MVB中繼器。
[0020]圖1為本實用新型一實施例提供的一種基于兩個獨立FPGA的MVB中繼器的結(jié)構(gòu)示意圖，如圖1所示，該MVB中繼器包括:第一 MVB接口 101、第二 MVB接口 102、第一 FPGA芯片103和第二 FPGA芯片104。其中，第一 MVB接口 101的第一端105與第一 MVB總線106連接，第一 MVB接口 101的第二端107與第二 MVB總線108連接，第一 MVB接口 101的第三端109與第一 FPGA芯片103的第一端110，第一 MVB接口 101的第四端111與第二 FPGA芯片104的第一端112連接，第一 MVB接口 101的第一端105和第二端107分別與第一 MVB接口 101的第三端109和第四端111——對應(yīng)；第一 FPGA芯片103與第二 FPGA芯片104并聯(lián)，第一 FPGA芯片103的第二端113與第二 MVB接口 102的第一端114連接，第二 FPGA芯片104的第二端115與第二 MVB接口 102的第二端116連接；第二 MVB接口 102的第三端117與第三MVB總線118連接，第二 MVB接口 102的第四端119與第四MVB總線120連接，第二 MVB接口 102的第一端114和第二端116分別與第二 MVB接口 102的第三端117和第四端119 一一對應(yīng)。其中，第一 MVB總線106與第二 MVB總線108為兩條冗余線路，第三MVB總線118與第四MVB總線120為兩條冗余線路。
[0021]具體地，比如:其中輸入信號的一個輸入線路為:可以從第一 MVB總線106輸入，然后經(jīng)過第一 MVB接口 101，再通過第一 FPGA芯片103，然后通過第二 MVB接口 102，最后從第三MVB總線118輸出，同樣，另一個輸入線路為:輸入信號可以從第二 MVB總線108輸入，然后經(jīng)過第一 MVB接口 101，再通過第二 FPGA芯片104，然后通過第二 MVB接口 102，最后從第四MVB總線120輸出。因此，當(dāng)其中一條輸入線路發(fā)生故障時，由于兩條線路完全獨立，因此另一條線路還可以繼續(xù)工作，保證信號傳輸?shù)目煽啃浴?br>[0022]當(dāng)然，信號也可以從第三MVB總線118輸入，從第一 MVB總線106輸出，信號也可以從第四MVB總線120輸入，從第二 MVB總線108輸出。
[0023]其中，第一 MVB接口 101和第二 MVB接口 102的主要功能是:將第一 FPGA芯片103和第二 FPGA芯片104的編碼器輸出的電平信號轉(zhuǎn)換為相應(yīng)物理介質(zhì)的電氣差分信號或光信號，或者，將相應(yīng)物理介質(zhì)的電平差分信號或者光信號轉(zhuǎn)換為第一 FPGA芯片103和第二FPGA芯片104的解碼器能識別的電平信號。所謂的物理介質(zhì)可以是ESD介質(zhì)、EMD介質(zhì)或者光纖介質(zhì)，當(dāng)物理介質(zhì)是ESD介質(zhì)或者EMD介質(zhì)時，則它們對應(yīng)的信號為電氣差分信號，當(dāng)物理介質(zhì)為光纖介質(zhì)時，則對應(yīng)的信號為光信號。此外，第一 MVB接口 101和第二 MVB接口 102也是實現(xiàn)MVB中繼器的核心電路和外部MVB總線的電氣隔離，外部MVB總線即為:第一MVB總線106、第二 MVB總線108、第三MVB總線118和第四MVB總線120。
[0024]圖2為本實用新型一實施例提供的MVB接口的電路圖，如圖2所示，該MVB接口可以是第一 MVB接口或者是第二 MVB接口，其中，MVB接口中的收發(fā)器的芯片采用自帶隔離功能的IS03088芯片，它可以有效的隔離外側(cè)的干擾，同時為了更好的減少對內(nèi)部信號的干擾，IS03088外側(cè)采用隔