可重構(gòu)網(wǎng)絡(luò)媒體話機(jī)終端的制作方法
【專利說明】
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及計(jì)算機(jī)嵌入式技術(shù)領(lǐng)域，具體涉及一種可重構(gòu)網(wǎng)絡(luò)媒體話機(jī)終端。
【【背景技術(shù)】】
[0002]傳統(tǒng)的嵌入式終端系統(tǒng)由于專用性強(qiáng)、相互不兼容、擴(kuò)展性差、缺乏通用化、模塊化，不能共享軟硬件組成，不僅使開發(fā)效率低下，而且使得開發(fā)一套復(fù)雜終端系統(tǒng)的周期長且價(jià)格高昂。以三網(wǎng)融合和云計(jì)算等為代表的信息通信技術(shù)快速發(fā)展要求網(wǎng)絡(luò)接入終端更新?lián)Q代，向數(shù)字化，智能化方向演進(jìn)。需要解決以往由芯片解決方案原始設(shè)計(jì)定型后只能被動(dòng)使用的問題，并按需自定義終端功能、根據(jù)網(wǎng)絡(luò)業(yè)務(wù)應(yīng)用的不同需求對(duì)終端嵌入式系統(tǒng)進(jìn)行重構(gòu)。
[0003]可重構(gòu)技術(shù)是利用可重用的軟硬件資源，根據(jù)不同的應(yīng)用需求，靈活地改變自身體系結(jié)構(gòu)的設(shè)計(jì)方法。在可重構(gòu)系統(tǒng)(Reconf igurable System)中，硬件信息(可編程器件的配置信息)也可以像軟件程序一樣被動(dòng)態(tài)調(diào)用或修改。既保留了硬件計(jì)算的性能，又兼具軟件的靈活性。FPGA(Field — Programmable Gate Array)，即現(xiàn)場可編程門陣列(可編程器件)提供了一種介于可編程體系結(jié)構(gòu)DSP芯片和專用集成電路ASIC芯片之間的計(jì)算手段，目前已成為學(xué)術(shù)界和工業(yè)界的研究熱點(diǎn)，并且已經(jīng)有許多研究成果和工業(yè)產(chǎn)品面世。FPGA芯片處理器集合了可編程體系結(jié)構(gòu)DSP和專用集成電路ASIC的共同優(yōu)點(diǎn)，能夠根據(jù)不同的應(yīng)用需求，改變自身的體系結(jié)構(gòu)，以便與具體應(yīng)用需求相匹配。與傳統(tǒng)的剛性體系結(jié)構(gòu)(專用集成電路ASIC)相比，可重構(gòu)體系結(jié)構(gòu)具有一定程度的柔性;與傳統(tǒng)的柔性體系結(jié)構(gòu)(可編程體系結(jié)構(gòu)DSP)相比，能夠更好適應(yīng)實(shí)際應(yīng)用中的多元化需求，因此得到了廣泛的應(yīng)用。
[0004]隨著以Android為代表的開放操作系統(tǒng)市場占有率不斷增加，得益于Android操作系統(tǒng)對(duì)ARM處理器架構(gòu)的良好支持，基于Android操作系統(tǒng)以ARM核微處理器作為主控制器，基于FPGA芯片的處理器作為重構(gòu)控制器的混合解決方案有可能構(gòu)成新的嵌入式終端開發(fā)-ψ-1 口 O
[0005]可重構(gòu)技術(shù)使嵌入式終端能通過軟硬定義所需的特性和功能，并使接入終端設(shè)備成為高度智能化和軟件化的產(chǎn)品，能夠提高系統(tǒng)資源利用率、降低實(shí)現(xiàn)和維修成本;近年來，業(yè)界針對(duì)嵌入式終端實(shí)現(xiàn)和可重構(gòu)系統(tǒng)技術(shù)進(jìn)行理論和實(shí)際研究，并取得了一定的成果。比如:
[0006]200820038534.3號(hào)專利公開了一種融合型網(wǎng)絡(luò)媒體話機(jī)終端，將數(shù)字機(jī)頂盒、IP話機(jī)、無線子母機(jī)等的相關(guān)功能集中為一體。所采用的技術(shù)方案是:基于SIP的H.264融合型網(wǎng)絡(luò)媒體話機(jī)終端，包括:以嵌入式處理器利用嵌入式軟件實(shí)現(xiàn)音視頻編解碼、使用通用系統(tǒng)芯片實(shí)現(xiàn)各種功能接口、嵌入式操作系統(tǒng)和通訊控制協(xié)議等，增加接入網(wǎng)通信轉(zhuǎn)接處理器和室內(nèi)無線子母機(jī)，軟件實(shí)現(xiàn)PSTN-Cal UIP-Cal I和WebCal I等基于域識(shí)別和號(hào)碼映射的融合通信業(yè)務(wù)轉(zhuǎn)換和路由轉(zhuǎn)接，終端以融合通信技術(shù)實(shí)現(xiàn)對(duì)三網(wǎng)融合、3G互通、UMS目錄搜索和P2P等相關(guān)業(yè)務(wù)的支持；
[0007]200820237899.9號(hào)專利公開了一種數(shù)字電視網(wǎng)絡(luò)媒體話機(jī)終端，由前端數(shù)字電視接收處理和后端通信處理兩個(gè)模塊構(gòu)成:前端數(shù)字電視接收處理模塊包含數(shù)字電視接入射頻變換處理模塊和媒體處理器接口、完成數(shù)字電視DVB信號(hào)的解調(diào)和數(shù)字電視MPEG音視頻編解碼;數(shù)字電視接入射頻變換處理模塊包括接入射頻變換處理芯片、調(diào)諧器和通道解碼器芯片和專用解復(fù)用和音視頻芯片構(gòu)成并前后互相連接;后端通信處理模塊由含高速數(shù)字信號(hào)處理芯片的嵌入式ARM處理器、音頻信號(hào)輸入/輸出處理芯片、通信處理器接口構(gòu)成;嵌入式ARM處理器實(shí)現(xiàn)多種通信處理器接口的通訊和傳輸控制協(xié)議并實(shí)現(xiàn)音視頻播放處理，設(shè)置雙口RAM提供前端數(shù)字電視接收處理模塊和后端通信處理模塊間的通信端口。。
[0008]201210536404.3號(hào)專利公開了一種P2P網(wǎng)絡(luò)媒體話機(jī)終端，基于P2P/SIP網(wǎng)絡(luò)實(shí)現(xiàn)P2P/SIP網(wǎng)絡(luò)業(yè)務(wù)應(yīng)用，P2P網(wǎng)絡(luò)媒體話機(jī)終端作為P2P/SIP網(wǎng)絡(luò)的接入終端，包括系統(tǒng)控制單元、前端P2P/SIP通信處理模塊和后端信息處理模塊，前端P2P/SIP通信處理模塊包括網(wǎng)絡(luò)界面單元和P2P/SIP通信適配器模塊，連接網(wǎng)絡(luò)IP實(shí)現(xiàn)P2P/SIP通信的適配和傳輸控制協(xié)議;后端信息處理模塊執(zhí)行音頻和視頻處理、包括通信處理模塊和交互操作接口模塊，交互操作接口模塊連接顯示裝置和撥號(hào)裝置用以輸入指令以令P2P網(wǎng)絡(luò)媒體話機(jī)終端動(dòng)作以及語音輸入輸出裝置;系統(tǒng)控制單元根據(jù)交互操作接口模塊輸入的信息，利用嵌入式操作系統(tǒng)控制實(shí)現(xiàn)基于號(hào)碼映射的通信處理和媒體交互應(yīng)用處理。
[0009]201110191236.4號(hào)專利公開了一種三網(wǎng)融合系統(tǒng)，涉及三網(wǎng)融合領(lǐng)域。該系統(tǒng)包括:由支持虛擬化的硬件路由器組成的物理設(shè)備層;在所述物理設(shè)備層的基礎(chǔ)上通過虛擬化技術(shù)形成虛擬網(wǎng)絡(luò)層;所述虛擬網(wǎng)絡(luò)層包括:虛擬互聯(lián)網(wǎng)、虛擬電信網(wǎng)和虛擬廣播電視網(wǎng)。本實(shí)用新型的三網(wǎng)融合系統(tǒng)，通過虛擬路由器技術(shù)，有效的解決了具有不同業(yè)務(wù)質(zhì)量需求的多網(wǎng)并行問題。通過軟件實(shí)現(xiàn)虛擬路由器和硬件實(shí)現(xiàn)虛擬路由器兩種方案共存的結(jié)構(gòu)設(shè)計(jì)，使得本實(shí)用新型的三網(wǎng)融合系統(tǒng)，在實(shí)現(xiàn)低成本靈活部署的同時(shí)也滿足了核心路由器高速率大吞吐量的性能要求。
[0010]201010224136.2號(hào)專利公開了一種基于異構(gòu)網(wǎng)絡(luò)融合的嵌入式家庭網(wǎng)關(guān)綜合服務(wù)平臺(tái)。具體包括硬件層、內(nèi)核軟件層和應(yīng)用軟件層;所述內(nèi)核軟件包括操作系統(tǒng)和板級(jí)支持包;所述板級(jí)支持包實(shí)現(xiàn)與硬件相關(guān)的操作;所述應(yīng)用軟件層調(diào)用內(nèi)核軟件提供的接口函數(shù)實(shí)現(xiàn)終端系統(tǒng)所需的各項(xiàng)應(yīng)用功能;所述硬件層包括主控模塊以及分別與主控模塊相連接的音視頻編解碼模塊、模擬線路信令處理單元、無線網(wǎng)卡模塊、Zigbee模塊和以太網(wǎng)接口豐旲塊。
[0011]201210206529.X號(hào)專利公開了一種嵌入式可重構(gòu)數(shù)據(jù)處理方法、裝置及系統(tǒng)，其中，該方法包括:處理裝置接收處理器發(fā)送的更改協(xié)處理器的FPGA的指令;處理裝置根據(jù)指令選取更改協(xié)處理器的FPGA所需的配置文件以完成對(duì)協(xié)處理器的FPGA的更改，其中，處理裝置與處理器和協(xié)處理器分別相連接。解決了相關(guān)技術(shù)中改變協(xié)處理器的FPGA的配置過程需要占用處理器時(shí)間較長而造成的影響系統(tǒng)性能的問題，進(jìn)而達(dá)到了提高系統(tǒng)性能的效果O
[0012]2014102401001號(hào)專利公開了一種基于大規(guī)模粗粒度嵌入式可重構(gòu)系統(tǒng)及其處理方法，其包括:系統(tǒng)總線、控制總線、嵌入式微處理器、系統(tǒng)中斷控制器、片外同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器、可重構(gòu)處理器和重構(gòu)控制單元，該處理方法針對(duì)點(diǎn)數(shù)為N(4千點(diǎn)NI兆點(diǎn))的快速傅里葉變換算法，將N點(diǎn)信號(hào)長度分解成M階蝶形運(yùn)算，然后映射到可重構(gòu)處理器上，形成數(shù)據(jù)流圖，通過嵌入式微處理器啟動(dòng)重構(gòu)控制單元，將配置信息發(fā)送給可重構(gòu)處理器，控制可重構(gòu)處理器開始進(jìn)行加速型運(yùn)算。在兼顧靈活度的同時(shí)提高了運(yùn)算效率。
[0013]以上技術(shù)涉及網(wǎng)絡(luò)信息終端等信息終端的設(shè)計(jì)結(jié)構(gòu)、功能模塊和實(shí)現(xiàn)方法，也涉及可重構(gòu)技術(shù)體系和應(yīng)用方法，但未見涉及可重構(gòu)技術(shù)支持網(wǎng)絡(luò)媒體話機(jī)終端等嵌入式終端系統(tǒng)的架構(gòu)描述，特別是實(shí)際可實(shí)現(xiàn)的可重構(gòu)網(wǎng)絡(luò)媒體話機(jī)終端及應(yīng)用。
[0014]新一代網(wǎng)絡(luò)軟件已經(jīng)有涉及IPTV、FMC、3G互通等三網(wǎng)融合重要業(yè)務(wù)應(yīng)用的支持，但硬件集成上還需要改進(jìn)。
【
【發(fā)明內(nèi)容】
】
[0015]本實(shí)用新型的目的在于:提供一種可重構(gòu)網(wǎng)絡(luò)媒體話機(jī)終端，終端采用可重構(gòu)技術(shù)，通過嵌入式硬件及應(yīng)用軟件實(shí)現(xiàn)基于號(hào)碼映射的融合通信業(yè)務(wù)創(chuàng)建、實(shí)現(xiàn)對(duì)IPTV、FMC、3G互通等三網(wǎng)融合重要業(yè)務(wù)應(yīng)用的支持；形成可傳遞動(dòng)態(tài)數(shù)據(jù)，支持管理和控制之下的網(wǎng)絡(luò)通信和協(xié)作終端最佳用戶界面功能應(yīng)用框架，充分利用硬件模塊、軟件算法來替代硬件模塊以優(yōu)化提升終端效率特性的新方法，通過聚合不同信息源和互動(dòng)體驗(yàn)，提供一種安全、可升級(jí)、具有良好適應(yīng)性的小型化和低成本全新終端實(shí)現(xiàn)模型。支持終端滿足三網(wǎng)融合等網(wǎng)絡(luò)新業(yè)務(wù)應(yīng)用的多樣性需求。
[0016]本實(shí)用新型的技術(shù)方案是，可重構(gòu)網(wǎng)絡(luò)媒體話機(jī)終端，所述終端嵌入式系統(tǒng)基于嵌入式雙處理器為核心的基礎(chǔ)上進(jìn)行擴(kuò)展，嵌入式雙處理器包括DSP核與ARM微處理器核，ARM微處理器核包括ARM核微處理器作為主控制器，以FPGA芯片處理器即DSP核作為重構(gòu)控制器，與嵌入式雙處理器連接的是總線、存儲(chǔ)器、串口、網(wǎng)絡(luò)1口、視頻輸入/輸出單元、視頻編解碼器、語音輸入/輸出單元、語音編解碼器、延時(shí)單元、系統(tǒng)控制單元、多媒體數(shù)據(jù)復(fù)用/解復(fù)用單元和網(wǎng)絡(luò)接口單元。
[0017]所述視頻輸入/輸出單元、視頻編解碼器、語音輸入/輸出單元、語音編解碼器、延時(shí)單元、系統(tǒng)控制單元、多媒體數(shù)據(jù)復(fù)用/解復(fù)用單元和網(wǎng)絡(luò)接口單元與外圍器件連接，夕卜圍器件包括AV、觸摸屏/鍵盤、SD、USB、RS232、LCD、CCD器件。
[0018]另有數(shù)據(jù)處理單元(可選)。
[0019]另設(shè)有網(wǎng)絡(luò)傳輸/信令處理軟件和完成資源處理/協(xié)議封裝功能的DSP代碼，相對(duì)獨(dú)立的功能劃分為兩者之間提供了有效的、明確的接口，以及在單一的解決方案中支持多通道和多協(xié)議的體系結(jié)構(gòu)，代碼也因此具有極大的靈活性、可伸縮性和可重用性。以ARM核微處理器作為主控制器，以FPGA芯片處理器作為重構(gòu)控制器配合主控制器工作，外掛適當(dāng)?shù)拇鎯?chǔ)及其它外圍器件、電路，構(gòu)成嵌入式硬件系統(tǒng);采用Android操作系統(tǒng)，以中間件定義通信、媒體處理功能及應(yīng)用接口，構(gòu)成嵌入式軟件系統(tǒng);適用于IP網(wǎng)絡(luò)，采用SIP通信控制協(xié)議、多媒體數(shù)據(jù)打包協(xié)議和不同的網(wǎng)絡(luò)接口單元，但是視頻和語音輸入/輸出單元、音視頻編解碼器、VOIP編解碼器等相似。
[0020]采用的可重構(gòu)技術(shù):將可重構(gòu)微處理器技術(shù)引入嵌入式系統(tǒng)設(shè)計(jì)領(lǐng)域，通過構(gòu)建終端通用的硬件平臺(tái)，最終通過預(yù)定義開發(fā)嵌入式應(yīng)用軟件，以中間件方式來實(shí)現(xiàn)不同的可重構(gòu)網(wǎng)絡(luò)媒體話機(jī)終端功能定義，并覆蓋接口控制的相關(guān)方法。
[0021 ]所述終端嵌入式系統(tǒng)采用獨(dú)特的雙核結(jié)構(gòu)，把高性能低功耗的DSP核與控制性能強(qiáng)的ARM微處理器結(jié)合起來，成為高度整合性SoC。形成開放式的、可編程的基于DSP的體系結(jié)構(gòu)。終端嵌入式系統(tǒng)的軟件平臺(tái)獨(dú)立于硬件平臺(tái)，應(yīng)用軟件工程構(gòu)件化平臺(tái)上的DSP/B1S橋。使雙核結(jié)構(gòu)的兩個(gè)操作系統(tǒng)無縫工