專利名稱：自對準(zhǔn)同軸通路電容器的制作方法
發(fā)明的技術(shù)鄰域本發(fā)明總的涉及電容器，更具體說涉及形成于通路中的自對準(zhǔn)同軸電容器、應(yīng)用這類電容器的器件以及它們的制造方法。
背景技術(shù)：
近年來電子線路，特別是計算機(jī)和儀表電路的功率日益加大，速度日漸提高。當(dāng)電路頻率超過數(shù)百兆赫茲(MHz)，相關(guān)的譜分量超過10千兆赫茲(GHz)時，直流電源和接地線中的噪聲日益成為一個嚴(yán)重問題。眾所周知，這種噪聲是由感性或容性寄生而產(chǎn)生。為降低此類噪聲，常采用一種被稱做去耦電容的電容器，以提供穩(wěn)定的信號或給電路提供穩(wěn)定的電力供應(yīng)。為提高去耦電容的有效性，通常盡可能將它置于靠近負(fù)載的地方。
電容器還被用來阻抑電子器件剛通電時的功率過沖，以及電子器件開始使用電源時的下降，例如用處理器進(jìn)行運算引起的對電壓的即時需求。
電容器往往是表面安裝在電子器件(如處理器)上，或安裝電子器件的封裝襯底上。其它的安裝方法涉及形成一體地形成于襯底上或或埋在其中的平面電容器，例如高密度交連襯底(HDI)和陶瓷多層結(jié)構(gòu)。隨著電子器件不斷改進(jìn)，對高級別的電容的需求不斷增加，用于在降低的電感量的情況下的去耦以及功率阻抑。
隨著器件尺寸的縮小和封裝密度的提高，現(xiàn)有的表面安裝電容器的可用尺寸成為限制因素。此外，對于平面電容器而言，日漸增加的對大電容的需求要求更大的表面積。這增大了短路和漏電的危險，因而降低了器件的產(chǎn)率，且其可靠性也成問題。
由上述可見，在電子和集成電路器件的制造和操作中，需要有另外的電容解決方案。
發(fā)明簡述本發(fā)明的一個實施例提供了一種電容器。該電容器包括一個通路，通路具有由襯底確定并從所述襯底的第一面延伸至襯底的第二面的側(cè)壁，其中第一面從側(cè)壁向外延伸。該電容器還包括第一電極，其覆蓋著所述通路的側(cè)壁和所述襯底的第一面的至少一部分。電容器還包括介電層，其形成為覆蓋所述第一電極的至少第一部分，并使所述通路的剩余部分為被填充，其中所述第一電極的第一部分處于所述側(cè)壁之內(nèi)。所述電容器還包括第二電極，其形成于所述通路的剩余部分內(nèi)。
本發(fā)明的另一個實施例提供了一種形成電容器的方法。該方法包括形成第一電極層，所述第一電極覆蓋通路的側(cè)壁和襯底的第一表面的至少一部分，其中所述通路的側(cè)壁是由所述襯底的從所述第一表面延伸至襯底的第二表面的部分確定的，而所述第一表面從所述側(cè)壁向外延伸。該方法還包括形成介電層，所述介電層覆蓋所述第一電極層的至少第一部分，同時使所述通路的一部分不被填充，其中所述第一電極層的第一部分處于所述側(cè)壁之內(nèi)。該方法還包括形成第二電極，其中形成第二電極包括在所述通路中未被介電層填充的部分內(nèi)設(shè)置導(dǎo)電材料。
本發(fā)明的另一個實施例提供了一種操作電子器件的方法。該方法包括將多個電容器每個的第一電極連接至第一電位。該方法還包括將多個電容器每個的第二電極連接至第二電位。多個電容器中的每一個都是自對準(zhǔn)的同軸電容器，其形成于支撐電子器件的襯底的多個通路中的一個內(nèi)，并且與所述多個通路成一對一的關(guān)系。
本發(fā)明的另一個實施例提供一種電子器件。該電子器件包括第一電位源、第二電位源和至少一個電容器。所述至少一個電容器包括具有側(cè)壁的通路，所述側(cè)壁由襯底確定，并從所述襯底的第一表面延伸到襯底的第二表面，其中所述第一表面從側(cè)壁向外延伸。該至少一個電容器還包括第一電極，其覆蓋在所述通路的側(cè)壁和所述襯底的第一表面的至少一部分上。該至少一個電容器還包括介電層，該介電層形成為覆蓋所述第一電極的至少第一部分，并使所述通路的剩余部分未被填充，而所述第一電極的第一部分處在所述側(cè)壁之內(nèi)。該至少一個電容器還包括第二電極，它被設(shè)置在所述通路的剩余部分內(nèi)。
本發(fā)明的其它實施例包括不同范圍的方法、裝置和系統(tǒng)。
附圖簡要說明

圖1A-1F是一種自對準(zhǔn)同軸電容器在各加工階段的橫截面圖。
圖2是一種自對準(zhǔn)同軸電容器的橫截面圖。
圖3A-3F是一種自對準(zhǔn)同軸電容器在各加工階段的橫截面圖。
具體實施例方式
說明在下的詳細(xì)說明中，將參照作為它一部分的附圖，這些附圖以例示的方式表示可以實現(xiàn)本發(fā)明的一些具體實施例。對這些實施例的描述足夠詳細(xì)，使得本領(lǐng)域技術(shù)人員能夠?qū)嵤┍景l(fā)明，同時要知道，還可以采用其它的實施方式，而且不脫離本發(fā)明的構(gòu)思和范圍可以在結(jié)構(gòu)、邏輯和電方面作出改變。因此，下面的詳細(xì)描述不是用于限制，本發(fā)明的范圍只能由所附權(quán)利要求書及其等效物來確定。圖中相似的標(biāo)號表示相似的元件，這根據(jù)上下文可以很清楚地看出。
各種實施例的描述將以用于微處理器封裝的埋入式電容器應(yīng)用中進(jìn)行說明。微處理器封裝的一個實例是安裝在印刷電路板(PCB)的一個集成電路半導(dǎo)體芯片的封裝，PCB提供物理支撐和輔助電路及元件，以利于包含在芯片中的處理器的使用。但是本發(fā)明并不只限于此。本領(lǐng)域技術(shù)人員知道，可以將本發(fā)明的各種實施裝置適于與其它電子器件以及其它多層電子襯底(如母板和其它印刷電路板，高密度互連(HDI)襯底，及陶瓷多層結(jié)構(gòu))一起使用。另外，各種實施方式把電容器的加工和特性描述為基本上園柱形結(jié)構(gòu)。但是，其它幾何形狀也能適用于各種實施例，只要將數(shù)學(xué)表征對有明顯區(qū)別的形狀加以修改即可。
圖1A表示一個通路105。一個通路是至少貫通一層襯底的開口，它是用來建立一層襯底上的電路與該層反面上的電路或者襯底的一個或多個其它層上電路的電的相互連接。當(dāng)通路貫通一層襯底100時，一般的通路具有150μm左右的直徑和25-40μm左右的長度。襯底100可能多于一層。一個通路105可以在上面和/或下面被額外的襯底層所限制。只在一端被限制的通路常被稱作盲通路。而在兩端都受到限止的通路則常被稱作掩埋通路。一個貫穿襯底100所有各層的通路常被稱作通孔。一般的通孔的直徑約250μm，長度約800μm。雖然上述通路尺寸的實例被認(rèn)為是典型的，但本發(fā)明的各種實施裝置并不局限于這些尺寸。此外，后續(xù)例子的尺寸也同樣不是限制的。一般認(rèn)為工業(yè)界的趨勢是減小器件的尺寸，以降低相關(guān)的成本，提高效益。
通路105有兩個側(cè)壁110，它是由襯底100確定的，并從襯底100的第一面115延伸至襯底100的第二面120。通路105是按本領(lǐng)域已知的方式形成的，以在襯底中形成一個開口。例如可以采用激光鉆孔法和機(jī)械鉆孔法。第一表面115和第二表面120是從側(cè)壁110向外延伸的。
在圖1B中，第一電極125形成為覆蓋著側(cè)壁110。在一個實施例中，第一電極125還延伸成覆蓋在第一表面115的至少一部分上和第二表面120的至少一部分上。在另一個實施例中，第一電極125可以延伸成覆蓋在第一表面115的至少一部分上面，但不覆蓋第二表面120的任何一部分。第一電極125一般是作為形成通路105的標(biāo)準(zhǔn)過程的一部分而制成的，并且是代表用于互相連接的導(dǎo)電層。當(dāng)形成第一電極125時，通常就把通路稱作鍍通路或鍍通孔。
在使用通路105時，一般是利用第一電極125來把第一表面115上的電路連至第二表面120上的電路。另外，也可以用第一電極來把第一表面115上的電路連至位于第一表面115和第二表面120之間的各種中間層上的電路。在一個實施例中，第一電極125包含銅(Cu)。銅在印刷電路板(PCB)制造中是一種普遍的鍍層材料。在一個實施例中，通過將籽層(如噴鍍淀積的或無電鍍淀積的銅)淀積到襯底100上，然后用電解一層銅到籽層上而形成第一電極125。
在另一種實施裝置中，則采用標(biāo)準(zhǔn)的光刻方法來形成第一電極125。此方法包括將在襯底100的一個表面上將光刻掩模，只把那些希望形成第一電極125的襯底100部分暴露在外。然后，將一層導(dǎo)電材料用物理或化學(xué)氣相淀積技術(shù)(PVD或CVD)淀積到暴露的部分，并將掩模和任何覆蓋淀積的材料的物質(zhì)去掉。還有一些其它淀積第一電極的方法，它們對本領(lǐng)域技術(shù)人員都很熟悉，例如絲網(wǎng)印刷或?qū)щ娪湍钠渌∷⑿g(shù)。
在圖1C中，形成了一個包含介電材料的介電層130。在一個實施例中，介電層130包含一種金屬氧化物，如氧化鉭(Ta2O5)。在一個實施例中，金屬氧化物可以是由一個金屬陰極通過陰極真空噴鍍形成金屬層而形成的，并在一種弱酸性電解液中使該金屬層陽極氧化而生成。在一個實施例中，此弱酸性電解液是一種有機(jī)酸，例如按重量稀釋為小于5％左右的檸檬酸非水溶液。這種弱酸性電解液能產(chǎn)生一種低雜質(zhì)(因而是低應(yīng)力)的薄膜。氧化物的厚度可通過加上一個控制電壓來控制。例如，若用鉭層形成金屬氧化物，當(dāng)外加電壓約為60V時，所產(chǎn)生的氧化鉭的厚度約為900埃。在介電層130中剩下未氧化的金屬不會有什么麻煩，因為它將駐留在第一電極125和介電層130之間的界面上，即使它有導(dǎo)電性也不會對所形成的電容產(chǎn)生有害的影響。
通過采用蔭罩185，可以將金屬(如鉭)層用PVD法淀積在未被蔭罩掩模185蓋住的區(qū)域。蔭罩是一個放在襯底100上(或與襯底很接近)的機(jī)械掩模，它將不希望淀積的區(qū)域遮蓋住。在一個實施例中，是從襯底100的兩面115、120進(jìn)行PVD過程(如噴鍍)，以使介電層形成為覆蓋在第一表面115的一部分上面以及第二表面120的一部分上面。而在另一實施例中，PVD過程(如噴鍍)則只在襯底100的第一表面115的一部分上進(jìn)行，從而使介電層130覆蓋在第一表面的一部分上，而不覆蓋在第二表面120的一部分上。另外，金屬層也可以通過電解電鍍或光刻技術(shù)來淀積，并通過在弱酸性電解液中陽極氧化而轉(zhuǎn)變?yōu)榻饘傺趸铩?br> 在利用陽極氧化或類似的反應(yīng)過程來形成介電層130的各種實施例中，下面的第一電極125容易受損。最好能將第一電極125的暴露部分保護(hù)起來。一個例子是在第一電極125的暴露部分上施加保護(hù)層，比如在介電層130陽極氧化之前施加一個圖形化的光抗蝕劑材料。另一個例子是在第一電極125上施加一個金屬覆蓋層，同時只對那些將來要用帶圖案的光抗蝕劑材料形成介電層的金屬覆蓋層部分進(jìn)行有選擇的陽極化處理。在金屬轉(zhuǎn)變?yōu)橄鄳?yīng)的金屬氧化物之后，可將保護(hù)層及任何覆蓋的金屬去掉。此外，在介電層130形成之前，可以施加一個粘接層到第一電極125上，用來保護(hù)在形成介點層130過程中第一電極125的露出部分。
另外，介電層130還可以由介電材料復(fù)合陰極通過噴鍍或由多元素陰極通過反應(yīng)噴鍍來形成，這就不需要陽極氧化或別的氧化處理。金屬氧化物CVD(MOCVD)和溶膠凝膠技術(shù)已進(jìn)一步用來直接形成金屬氧化物電介質(zhì)。在本領(lǐng)域中已知還有其它一些形成介電材料層的方法，包括CVD和等離子體增強(qiáng)CVD(PECVD)。另外，在各種實施例中還可采用其它的介電材料。它們包括鈦酸鍶(SrTiO3)、鈦酸鋇(BaTiO3)、鈦酸鋇鍶(BaSrTiO3，BST)、鈦酸鉛鋯(PbZrTiO3，PZT)，氧化鋁(Al2O3)或氧化鋯(ZrO3)，它們通常是由復(fù)合陰極通過噴鍍或MOCVD形成的。其它例子還包括更普通的介電材料，如二氧化硅(SiO2)，氮氧化硅(SiOxNy)等。
當(dāng)選擇一種淀積方法時，設(shè)計者必須考慮工作條件，特別是溫度。有機(jī)襯底一般要求加工溫度在250℃以下，而上述的一些淀積工藝可能需要在550℃以上的溫度下進(jìn)行。作為例子，許多具有高介電常數(shù)的金屬氧化物如上面討論過的鈦酸鹽，為了獲得其最大的介電常數(shù)值，在淀積之后要進(jìn)行高溫致密化或退火處理。這類致密化處理可能要達(dá)到700-1000℃的溫度，這對有機(jī)襯底是不合適的。但是，這些致密化處理對于能耐高溫的襯底(如陶瓷襯底)將是合適的。在某些實施裝置中，介電材料與第一電極125的附著可以通過對第一電極125的處理(如對銅電極的黑色氧化物處理)而得以增強(qiáng)。但是并不推薦采用這種處理，因為這通常會使銅表面粗糙，并在以后的介電層中引起缺陷。
介電層130形成為覆蓋第一電極125的至少第一部分，所述第一部分是位于側(cè)壁110以內(nèi)的那部分。另外，形成介電層130后要留下一部分剩余的通路105不被填充。如圖1C所示及前面的一個實施例曾描述過的那樣，介電層130可能要延伸成覆蓋第一電極125的第二部分，所述第二部分覆蓋第一表面115的一部分。第一電極125的該第二部分可以進(jìn)一步覆蓋第二表面120的一部分。介電層130的延長到第一電極125的第二部分上的部分對于第一電極125與后續(xù)的電極分開有利，這在下面會談到。然而，在第一表面115上至少有一部分第一電極125仍然未被介電層130所覆蓋。
在圖1D中，在未被介電層130填充的那部分剩余的通路105內(nèi)形成了第二電極135。在一個實施例中，第二電極135是通過用導(dǎo)電膠填充通路105的剩余部分而形成的。在一個實施例中，導(dǎo)電膠被固化。
另外，在一個實施例中，可以采用無電鍍?nèi)缓筮M(jìn)行電解鍍金屬(如銅)來形成覆蓋介電層130的一層鍍金屬，用作第二電極135。在該實施例中，第二電極135通常具有空心結(jié)構(gòu)，它是由未被介電層130填充的剩余通路部分105的結(jié)構(gòu)而形成的，并可以將通路105的剩余部分完全填滿。本領(lǐng)域中已知，在該實施例中，未被所產(chǎn)生的鍍金屬填充的通路105的任何部分，都可以例如用聚合物通路塞等來填充。還可采用其它的方法(例如，已說過的許多種形成第一電極的那些方法)，在未被介電層130填充的通路105的剩余部分中形成導(dǎo)電材料作為第二電極135。
在圖1E中，可根據(jù)需要將第二電極135的多余部分去掉，以使第一電極125與第二電極135分開。在一個實施例中，將第二電極135的多余部分去掉的方法包括采用化學(xué)-機(jī)械平面化將材料物理地磨蝕掉。將第二電極135的多余部分去掉可能包括將覆蓋第一表面115或第二表面120的介電層部分130除掉。然而，為了減少第一電極125和第二電極135橋接或短路的可能性，而希望保留至少一部分處于第一表面115和第二表面120上面的介電層時，就不要求這樣。另外，去掉第二電極135多余的部分還可以包括除去處于第二表面120上的所有材料，也就是處于第二表面120上的第一電極125、介電層130和第二電極135的那些部分。如圖1E所示，除掉第二電極135的多余部分后，可能在第一電極125的表面上留下分開的部分137。但第二電極135上的任何這類分隔部分都無關(guān)緊要，因為它們會被介電層130與第二電極135分開，因此，不會影響第一電極125的功能。
在圖1F中，第一絕緣層150形成為覆蓋在第一電極125、介電層130和第二電極135上，并被圖形化為將第一電極125的一部分和第二電極135的一部分暴露在外。觸點140、142分別用來與第一電極125和第二電極135相連。雖然在圖1F中觸點140、142都靠近第一表面115形成，但其中的一個或者二兩個也都可以與鄰近的第二表面120的各個電極相連。第二絕緣層155形成于觸點140和第一絕緣層150上面，并被圖形化成使觸點140的一部分和觸點142的一部分暴露在外。觸點140的外露部分與第一電位源(如地電位160)相接，而觸點142的外露部分則與第二電位源(例如供電電位Vcc165)相接。雖然得到的自對準(zhǔn)同軸電容器170適于去耦或功率阻抑應(yīng)用，但它也可以用在任何電子裝置中。C=2*π*ϵr*ϵ0ln(r2r1)*L]]>電容器170的電容可用下面的公式估算(參見圖2)式中εr＝介電常數(shù)(8.854×10-12法/米)ε0＝介電材料的介電常數(shù)r2＝從同軸結(jié)構(gòu)中心至第一電極的距離r1＝第二電極的半徑(r2-r1＝介電層的厚度)L＝以米計量的通路的長度隨著對微處理器功率和頻率需求的增加，為去耦和功率阻抑所需的電容也將增大。一個按上述各實施裝置制成的電容器，對于這類應(yīng)用而言，光靠它本身一般尺寸是遠(yuǎn)遠(yuǎn)不夠的。但是隨著微處理器組件的日漸復(fù)雜，將要求支持襯底結(jié)構(gòu)中的通路和通孔數(shù)增多。舉例來說，一個現(xiàn)代微處理器組件可能有12000個以上平均直徑(鍍后)為150μm、長度為30μm的鍍通路，和大約2000個平均直徑(鍍后)為250μm、長度為880μm的鍍通孔。由于每個通路和通孔都與如上所述的供電電位和地電位相接，它們就構(gòu)成一個平行電容，而且是可以累加的。用于微處理器封裝的組合電容可通過控制用作電容器的電介質(zhì)厚度、介電材料和通路數(shù)目而調(diào)整為任何所需的值。例如，若采用介電常數(shù)約為25的氧化鉭介電材料，且所有的鍍通路和鍍通孔的電介質(zhì)厚度約為0.1μm，在該示例的微處理器封裝中則可獲得約3μf的組合電容。作為另一個例子，采用介電常數(shù)約為500的BST介電材料，且鍍通路內(nèi)電介質(zhì)厚度約為0.05μm，鍍通孔內(nèi)電介質(zhì)厚度約為0.30μm，則此示例的微處理器組件可獲得約34μf的組合電容。
上面各實施例中描述了在通路以及盲通路中形成電容器，通路在襯底兩側(cè)具有開口，盲通路延伸穿過部分襯底。圖3A-3F表示形成在盲通路內(nèi)的同軸通路電容器的實施例。由于以后要在襯底上形成一個覆層，這個盲通路將變成埋入式通路。至于對形成單個層的材料和方法的選擇，則大體上與上面對圖1A-1F所提出的相同。不同之處將另加說明。
圖3A表示一個通路305。通路305至少貫穿襯底300的一層302，但并不穿透襯底300。通路305在襯底300的第二層304處終止，將至少一部分金屬或別的導(dǎo)電層306暴露出來。層302可以代表一層以上的襯底300。同樣層304也可代表一層以上的襯底300。
通路305有側(cè)壁310，它們由襯底300的層302所確定，而且從襯底300的第一表面315延伸至第二表面320。第一表面315是從側(cè)壁310向外延伸的。第二表面320則從側(cè)壁310向內(nèi)延伸。通路305是以本領(lǐng)域已知的方法形成的，該方法用于在襯底上形成開口。例如采用激光打孔和機(jī)械鉆孔的方法。為了描述的方便，假定第二表面320其本上是平的。但是用于形成通路305的方法也可以把第二表面做成非平面的，如凹面或錐面。
在圖3B的實施裝置中，第一電極325是形成在側(cè)壁310和第二表面320之上。而在另一種實施裝置中，第一電極325是形成在側(cè)壁310的上面，但留下第二表面320的一部分露在外面。這種實施裝置是通過在疊置層302和304之前，形成第一電極325而獲得的。
第一電極325還延伸為覆蓋第一表面315的至少一部分。第一電極325一般是作為形成通路305的標(biāo)準(zhǔn)過程的一部分而形成的。在使用通路305時，通常是用第一電極325來把第一表面315上的電路連到與導(dǎo)電層306相接的電路上。此外，或者在另一種情況下，可以用第一電極325通過附加的導(dǎo)電層來把第一表面315上的電路連至處于第一表面315和第二表面320之間的各中間層的電路上。在一個實施例中，第一電極325包含銅(Cu)。
在圖3C中，形成了一包含介電材料的介電層330。介電層330是形成為覆蓋第一電極325的至少第一部分，所述第一部分處于側(cè)壁310的里面。另外，形成介電層330時要留下一部分通路305不被填充。如圖3C所示，介電層330可以延伸為覆蓋處于第一表面315一部分之上的第一電極的第二部分上面。下面將會看到，將介電層330延伸到第一電極325的第二部分上面，將對第一電極325與后續(xù)的電極分開有利。但至少有一部分第一表面315上的第一電極325仍然未被介電層330所覆蓋。在一個實施例中，介電層330可以采用物理氣相淀積法來形成，并由蔭罩掩模385來確定，正如上面對圖1C所作的描述一樣。另一種實施裝置則利用其它的介電材料，其淀積方法正如上面對介電層130所作的描述一樣。
在圖3D中，第二電極335是形成在未被介電層330所填充的剩余部分通路305中。在一個實施例中，第二電極335是通過用導(dǎo)電膠填充通路305的剩余部分形成的。在一個實施例中，導(dǎo)電膠是固化的。
另外，可以在電解鍍金屬(如銅)之前采用無電鍍，以在介電層330上面形成一層鍍金屬作為第二電極335。在這種實施裝置中，第二電極335一般為空心結(jié)構(gòu)，它由剩下的未被介電層330填充的通路305剩余部分的結(jié)構(gòu)所確定，而且可以完全將通路305剩余部分填滿。在這種實施裝置中，任何一部分未被所得到的鍍金屬層填充的通路305的剩余部分，可以用聚合物通路塞等來填充，這在本領(lǐng)域是已知的。也可以采用其它一些方法(例如許多在描述形成第一電極125時所用的方法)來把導(dǎo)電材料在未被介電層330填充的通路305的剩余部分內(nèi)形成第二電極335。
在圖3E中，根據(jù)需要可把第二電極335的多余部分去掉，以將第一電極125與第二電極335分開。在一個實施例中，采用化學(xué)-機(jī)械平面化(CMP)來從物理上磨蝕掉材料的方法將第二電極335的多余部分去掉。在將第二電極335的多余部分去掉時，可能會將處在第一表面315上面的一部分介電層330去掉。雖然我們希望在第一表面315上仍然有至少一部分介電層330存在，以降低第一電極125與第二電極335之間的橋接或短路的可能性，但也可以不需要這樣。如圖3E所示，將第二電極335的多余部分去掉后，可能仍會在第一電極325的表面上留下分離的部分337。任何在第二電極上的這類分離部分都無關(guān)緊要，因為它們是被介電層330與第二電極335分開的，所以不會影響第一電極325的功能。
在圖3F中，有一個絕緣層350形成在第一電極325、介電層330和第二電極335上面，并被圖形化以將第一電極325的一部分和第二電極335的一部分暴露在外。兩個觸點340、342分別形成為可以與第一電極325和第二電極335的外露部分相接，它們都處于第一表面315附近。第二絕緣層355形成在觸點340、342和第一絕緣層350上面，并被圖形化為可以將觸點340的一部分和觸點342的一部分暴露在外。觸點340的外露部分與第一電位(如地電位360)源相接，而觸點342的外露部分與第二電位(如供電電位Vcc365)源相接。雖然如前所述，這樣制成的自對準(zhǔn)同軸電容器370在結(jié)構(gòu)上適于去耦或功率阻抑，但它也可用于任何電子裝置中。
上面已經(jīng)描述了各種不同的形成于通路中的同軸電容器的實施例。各種實施裝置都是自對準(zhǔn)的，其中確定第二電極的開口由于淀積第一電極和介電層的特性而基本是處于通路的中心。這種自對準(zhǔn)特性使得上述實施裝置不同于，用介電材料填充鍍通路、然后通過在介電材料中鉆孔而將介電材料一部分除去并在該孔中形成第二電極的方法在通路中形成的電容器。所述自對準(zhǔn)同軸電容器在很多應(yīng)用中需要較少的加工步驟，因為它可以用來同時形成成千個電容器，而通過在介電材料中鉆孔的方法一般一次只能形成20個左右。自對準(zhǔn)同軸電容器可以用較薄的介電層來形成，因而對于給定的直徑可以獲得更大的電容量。這里所描述的淀積技術(shù)還能對介電層的最終厚度作更多的控制，因而在設(shè)計集成電路時可以有更大的自由度。由于各種實施裝置的第二電極比在介電層中鉆出的孔更加在中心，因而可減少工藝過程的變化，從而防止設(shè)計公差、改善性能和可靠性。目前激光和機(jī)械鉆孔的對準(zhǔn)精度約為20μm數(shù)量級，因而限制了電介質(zhì)的厚度不小于約20μm。因此，各種實施裝置的自對準(zhǔn)同軸電容器的電感值的大小可以比在介電材料中鉆孔形成的電容器小一至二個數(shù)量級。
各種實施裝置的同軸電容器適用于去耦和功率阻抑應(yīng)用。在這些應(yīng)用中，一般需要大量的電容器(經(jīng)常是數(shù)以千計)并連，以獲得所需的電容量。通過將電容器形成在通路中基本上不需要有額外的襯底“不動產(chǎn)”，即表面積。
雖然示出并說明了一些特定的實施方式，但本領(lǐng)域普通技術(shù)人員清楚，可以用任何經(jīng)過計算能達(dá)到同樣目的的裝置來替代所示的特定實施方式。本領(lǐng)域普通技術(shù)人員顯然可以對于本發(fā)明作出許多改變。因而，本申請要覆蓋本發(fā)明的任何改變和等效方案。顯然，本發(fā)明只由所附權(quán)利要求書及其等效方案限定。
權(quán)利要求
1.一種電容器，包括具有側(cè)壁的通路，所述側(cè)壁由襯底確定并從襯底的第一表面延伸至襯底的第二表面，其中所述第一表面從所述側(cè)壁向外延伸；覆蓋在所述通路的側(cè)壁和所述襯底第一表面的至少一部分上的第一電極；介電層，其被形成為覆蓋第一電極的至少第一部分，并使所述通路的剩余部分未被填充，其中第一電極的第一部分位于所述側(cè)壁之內(nèi)；形成于所述通路的所述剩余部分內(nèi)的第二電極。
2.如權(quán)利要求1所述的電容器，其特征在于，所述第一電極包括銅，且介電層包括氧化鉭。
3.如權(quán)利要求1所述的電容器，其特征在于，所述介電層還覆蓋位于所述第一表面上的第一電極的第二部分。
4.如權(quán)利要求1所述的電容器，還包括第一觸點，其連接到第一電極和第一電位源；第二觸點，其連接到第二電極和第二電位源。
5.如權(quán)利要求1所述的電容器，其特征在于，所述襯底可從有機(jī)襯底和陶瓷襯底中選擇。
6.如權(quán)利要求1所述的電容器，其特征在于，所述襯底包括至少一層。
7.一種電容器，包括具有側(cè)壁的通路，所述側(cè)壁其由襯底確定并從所述襯底的第一表面延伸至襯底的第二表面，其中所述第一表面從所述側(cè)壁向外延伸；第一電極，其覆蓋在所述通路的所述側(cè)壁以及所述襯底的第一和第二表面的至少一部分上；介電層，其被淀積成覆蓋在所述第一電極的至少第一部分上，并使所述通路的剩余部分未被填充，其中所述第一電極的所述第一部分處于所述側(cè)壁之內(nèi)；第二電極，其形成于所述通路的所述剩余部分內(nèi)。
8.如權(quán)利要求7所述的電容器，其特征在于，所述襯底的所述第二表面從所述側(cè)壁向外延伸。
9.如權(quán)利要求7所述的電容器，其特征在于，所述介電層還覆蓋位于所述第一表面上的所述第一電極的第二部分。
10.一種電容器，包括具有側(cè)壁的通路，所述側(cè)壁由所述襯底確定并從所述襯底的第一表面延伸至襯底的第二表面，其中所述第一表面和第二表面從所述側(cè)壁向外延伸；第一電極，其覆蓋在所述通路的側(cè)壁以及所述襯底的第一表面和第二表面的至少一部分上；介電層，其覆蓋在所述第一電極的至少第一部分上，其中所述第一電極的所述第一部分從所述第一表面延伸至第二表面，并且所述介電層的形成使得所述通路的一部分未被填充，同時不需要將一部分介電層除去；第二電極，其形成于未被介電層填充的通路部分中。
11.一種形成電容器的方法，包括形成覆蓋在通路的側(cè)壁和襯底的第一表面的至少一部分上的第一電極層，其中所述通路的所述側(cè)壁是由從所述襯底的第一表面延伸到所述襯底的第二表面的一部分襯底確定的，且所述第一表面從所述側(cè)壁向外延伸；形成介電層，該介電層覆蓋在所述第一電極層的至少第一部分上并使所述通路的一部分未被覆蓋，其中所述第一電極層的所述第一部分處于所述側(cè)壁之內(nèi)；形成第二電極，其中形成所述第二電極包括在未被介電層填充的那部分通路中形成導(dǎo)電材料。
12.如權(quán)利要求11所述的方法，其特征在于，形成第一電極層還包括形成一層銅。
13.如權(quán)利要求11所述的方法，其特征在于，形成介電層還包括形成一層覆蓋在所述第一電極層的至少第一部分上的金屬，同時使所述通路的一部分被填充，其中所述第一電極層的第一部分位于所述側(cè)壁之內(nèi)；將所述金屬層陽極氧化，從而形成介電層。
14.如權(quán)利要求11所述的方法，其特征在于，形成介電層還包括噴鍍一層金屬來覆蓋所述第一電極層的至少第一部分，同時使所述通路的一部分未被填充，其中所述第一電極層的第一部分處于所述側(cè)壁之內(nèi)；將所述金屬層在弱酸電解液中陽極氧化，從而形成所述介電層。
15.如權(quán)利要求14所述的方法，其特征在于，所述弱酸電解液包括一種有機(jī)酸稀釋非水溶液。
16.如權(quán)利要求15所述的方法，其特征在于，所述有機(jī)酸稀釋的非水溶液是一種按重量計算小于5％的檸檬酸非水溶液。
17.如權(quán)利要求11所述的方法，其特征在于，形成第二電極還包括用導(dǎo)電膠來填充未被所述介電層填充的通路部分。
18.如權(quán)利要求11所述的方法，其特征在于，形成第二電極還包括去掉多余的材料，以將第一電極與第二電極分開。
19.如權(quán)利要求18所述的方法，其特征在于，除去多余材料還包括去掉一部分介電層。
20.一種形成電容器的方法，包括形成第一電極，該第一電極覆蓋在通路的側(cè)壁及襯底的第一和第二表面的至少一部分的上，其中所述通路的所述側(cè)壁是由從所述第一表面延伸到第二表面的襯底部分確定的，并且所述第一表面從所述側(cè)壁向外延伸；形成介電層，該介電層覆蓋在所述第一電極層的至少第一部分上，同時留下一部分通路未被填充，其中所述第一電極層的第一部分處于所述側(cè)壁之內(nèi)；形成第二電極，其中形成所述第二電極包括將一種導(dǎo)電材料設(shè)置在未被所述介電層填充的通路部分內(nèi)。
21.一種形成電容器的方法，包括形成第一電極層，該第一電極層覆蓋在通路的側(cè)壁以及襯底的第一和第二表面的至少一部分上，其中所述通路的所述側(cè)壁是由從第一表面延伸到第二表面的一部分襯底確定的，而且所述第一表面和第二表面從所述側(cè)壁向外延伸；形成介電層，該介電層覆蓋在所述第一電極層的至少第一部分上，同時留下一部分通路未被填充，其中所述第一電極層的所述第一部分位于所述側(cè)壁之內(nèi)；形成第二電極，它覆蓋在所述介電層上。
22.一種形成電容器的方法，包括形成第一電極層，該第一電極層覆蓋在通路的側(cè)壁以及襯底的第一表面和第二表面的至少一部分上，其中所述通路的所述側(cè)壁是由從所述第一表面延伸到第二表面的一部分襯底確定的，而且所述第一表面從所述側(cè)壁向外延伸，而所述第二表面從所述側(cè)壁向內(nèi)延伸；形成介電層，該介電層覆蓋在所述第一電極層的至少第一部分上，同時使一部分通路未被填充，其中所述第一電極層的第一部分處于所述側(cè)壁之內(nèi)；形成第二電極，其中形成所述第二電極包括將導(dǎo)電材料設(shè)置在未被所述介電層填充的通路部分中。
23.如權(quán)利要求22所述的方法，還包括形成第一觸點，它被連接到所述第一電極；形成第二觸點，它被連接到所述第二電極。
24.一種形成電容器的方法，包括形成第一金屬籽層，它覆蓋在通路的側(cè)壁以及襯底的第一表面的至少一部分上，其中所述通路的側(cè)壁是由從襯底的所述第一表面延伸至第二表面的一部分襯底確定的，且所述第一表面從所述側(cè)壁向外延伸；將一層第二金屬電解電鍍到所述第一金屬核層上，從而形成第一電極；將一層第三金屬淀積成覆蓋在所述第一電極的至少第一部分上，同時使一部分通路未被填充，其中所述第一電極的所述第一部分處在所述側(cè)壁之內(nèi)；將第三金屬層陽極氧化，以形成介電層；用一種導(dǎo)電膠填充未被所述第三金屬層填充的通路部分，從而形成第二電極；去掉多余的導(dǎo)電膠，以將所述第二電極與第一電極分開。
25.如權(quán)利要求24所述的方法，其特征在于，所述第一金屬核層和所述第一電極還覆蓋在所述襯底的第二表面的至少一部分上。
26.如權(quán)利要求25所述的方法，其特征在于，所述襯底的第二表面從所述側(cè)壁向外延伸。
27.一種形成電容器的方法，包括形成銅核層，它覆蓋通路的側(cè)壁以及襯底的第一表面的至少一部分上，其中所述通路的所述側(cè)壁是由從所述襯底的第一表面延伸到第二表面的一部分襯底確定的，且所述第一表面從所述側(cè)壁向外延伸；將一層銅電解電鍍到所述銅核層上，從而形成第一電極；將一層鉭淀積在所述第一電極的至少第一部分上，同時留下一部分通路未被填充，其中所述第一電極的第一部分處在所述側(cè)壁之內(nèi)；將所述鉭層陽極氧化，從而形成氧化鉭介電層；用導(dǎo)電膠填充未被所述第三電極層填充的通路部分，從而形成第二電極；將多余的導(dǎo)電膠去掉，以將所述第二電極與第一電極分開。
28.一種操作電子器件的方法，包括將多個電容器每個的第一電極連接到第一電位；將多個電容器每個的第二電極連接到第二電位；其中所述多個電容器每個形成于支撐電子器件的襯底的多個通路中的一個內(nèi)，且與所述多個通路成一一對應(yīng)關(guān)系；其中所述多個電容器每個都是自對準(zhǔn)的同軸電容器。
29.一種電子器件，包括第一電位源；第二電位源；至少一個電容，它包括具有側(cè)壁的通路，所述側(cè)壁由襯底確定并從所述襯底的第一表面延伸到第二表面，其中所述第一表面從所述側(cè)壁向外延伸；第一電極，它覆蓋所述通路的側(cè)壁以及所述襯底的第一表面的至少一部分；介電層，它形成為覆蓋在所述第一電極的至少一部分上，并使所述通路的剩余部分未被填充，其中所述第一電極的第一部分處于所述側(cè)壁之內(nèi)；第二電極，它形成于所述通路的剩余部分內(nèi)；第一觸點，它連接到所述第一電極和所述第一電位源；第二觸點，它連接到所述第二電極和所述第二電位源；
30.一種電子器件，包括第一電位源；第二電位源；至少一個電容器，它包括具有側(cè)壁的通路，所述側(cè)壁由襯底確定并從所述襯底的第一表面延伸到第二表面，其中所述第一表面從所述側(cè)壁向外延伸；第一電極，其覆蓋在所述通路的側(cè)壁以及所述襯底的第一和第二表面的至少一部分上；介電層，其覆蓋在所述第一電極的至少第一部分上，其中所述第一電極的第一部分處于所述側(cè)壁之內(nèi)，且所述介電層的形成使一部分通路未被填充，同時不需要在以后除去一部分介電層；第二電極，其形成于未被所述介電層填充的通路部分中；第一觸點，其被連接到所述第一電極和第一電位源；第二觸點，其被連接到所述第二電極和第二電位源。
全文摘要
本發(fā)明同軸電容器的各種實施例是自對準(zhǔn)的且形成于通路中，通路包括盲通路、埋入式通路和鍍通孔。所述同軸電容器被設(shè)置成利用鍍通路的鍍層(125)作為第一電極。形成介電層(130)來覆蓋第一電極(125)，且使一部分通路未被填充。將第二電極(135)形成于未被介電層(130)填充的通路部分中。這類同軸電容器適用于去耦和功率阻抑應(yīng)用，以降低信號和電源的噪聲和/或減少電子器件中功率的過沖及下降。在這些應(yīng)用中，通常需要把多個同軸電容器，往往是數(shù)以千計，相并連以得到所需的電容量。
文檔編號H05K3/40GK1437838SQ00819235
公開日2003年8月20日 申請日期2000年12月7日 優(yōu)先權(quán)日1999年12月29日
發(fā)明者K·查克拉沃爾蒂, T·多里, C·M·加納 申請人:英特爾公司