專利名稱：改進(jìn)了的集成電路結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及到電子封裝，更確切地說是涉及到有機(jī)半導(dǎo)體芯片載體及其制作方法。
隨著工業(yè)界對(duì)小型化高性能半導(dǎo)體封裝件的需求的增長(zhǎng)，對(duì)制造具有高密度連接的可靠器件的需求變得越來越重要。換言之，在盡可能小的面積上生產(chǎn)具有盡可能多的芯片連接的器件，是主要目的之一。同樣重要的是生產(chǎn)能夠提供恰當(dāng)“引線引出”能力的結(jié)構(gòu)，以利用高密度連接的優(yōu)點(diǎn)。


圖1示出了相關(guān)技術(shù)半導(dǎo)體芯片載體10的剖面圖。載體10包括接地平面12、接地平面12二側(cè)上的第一介電層14、各個(gè)第一介電層14上的信號(hào)層16、各個(gè)信號(hào)層16上的第二介電層18、各個(gè)第二介電層18上的電源芯線20、以及各個(gè)電源芯線20上的第三介電層22。載體10具有多個(gè)鍍銅的通孔24，其中銅鍍層在載體10的表面上形成“人字形”連接焊點(diǎn)28。重新分布層30覆蓋著載體10的表面。重新分布層30包含接觸區(qū)34，它方便了半導(dǎo)體芯片(未示出)通過互連(也未示出)電連接到鍍敷通孔24的人字形連接焊點(diǎn)28的電連接。
圖2示出了相關(guān)技術(shù)半導(dǎo)體芯片載體10的俯視圖。人字形連接焊點(diǎn)28占據(jù)了載體10表面區(qū)域的大部分。這是由于其上安置互連的互連接觸區(qū)34偏離鍍敷通孔24。結(jié)果，各個(gè)載體10的鍍敷通孔24和互連的密度受到限制。
此外，由于芯片載體、芯片、和其間的互連之間熱膨脹系數(shù)的差異，在熱循環(huán)過程中，半導(dǎo)體封裝件內(nèi)出現(xiàn)內(nèi)應(yīng)力，最終可能導(dǎo)致器件失效。
結(jié)果，在工業(yè)界就需要一種更可靠而緊湊的半導(dǎo)體器件。
本發(fā)明提供了一種更可靠的具有高密度鍍敷通孔間距和芯片連接的半導(dǎo)體芯片載體及其制作方法。
本發(fā)明的第一一般情況提供了一種互連結(jié)構(gòu)，它包含襯底；位于襯底內(nèi)的鍍敷通孔；襯底第一和第二表面上的重新分布層；以及重新分布層中選擇性地位于鍍敷通孔上并電連接鍍敷通孔的通道孔。這一情況使半導(dǎo)體芯片能夠具有更高的鍍敷通孔和芯片連接密度。這一情況提供了其中包含芯片連接焊點(diǎn)的直接位于鍍敷通孔上的通道孔，從而無需常規(guī)的人字形構(gòu)造。這一情況還提供了額外的引線引出能力以利用提高了的鍍敷通孔和芯片連接密度，亦即，額外的成對(duì)信號(hào)平面和額外的成對(duì)電源平面。這一情況還提供了重新分布層，由于材料選擇和將第二成對(duì)電源平面直接置于重新分布層下方而有抗疲勞性。由于第二成對(duì)電源平面的粗糙表面，重新分布層與下方襯底的粘合強(qiáng)度得到了提高。此外，第二成對(duì)電源平面起備用層作用，防止了起源于重新分布層內(nèi)的裂縫通過載體傳播。而且，這一情況提供了直接通道孔連接而無需鍍敷的通孔。
本發(fā)明的第二一般情況提供了一種制作半導(dǎo)體芯片載體的方法，它包含下列步驟提供其中具有鍍敷通孔的襯底；在襯底的第一和第二表面上淀積重新分布層；以及在重新分布層中制作選擇性地位于鍍敷通孔上并電連接鍍敷通孔的通道孔。這一情況提供了一種制作具有與第一情況相似的優(yōu)點(diǎn)的半導(dǎo)體芯片載體的方法。
本發(fā)明的第三一般情況提供了一種半導(dǎo)體芯片載體，它包含其中具有鍍敷通孔的襯底；以及襯底第一和第二表面上的抗疲勞重新分布層。這一情況提供了與第一情況相似的優(yōu)點(diǎn)。
從下列對(duì)本發(fā)明實(shí)施方案的更確切的描述中，本發(fā)明的上述和其它特征將顯而易見。
下面參照下列附圖來詳細(xì)描述本發(fā)明的具體實(shí)施方案，其中相似的符號(hào)表示相似的元件，且其中圖1示出了相關(guān)技術(shù)的半導(dǎo)體芯片載體的剖面圖；圖2示出了相關(guān)技術(shù)的半導(dǎo)體芯片載體的俯視圖；圖3示出了根據(jù)本發(fā)明第一實(shí)施方案的半導(dǎo)體芯片載體的剖面圖；圖4示出了根據(jù)本發(fā)明第一實(shí)施方案的其中具有通孔的半導(dǎo)體芯片載體的剖面圖；圖5示出了根據(jù)本發(fā)明第一實(shí)施方案的其中具有鍍敷通孔的半導(dǎo)體芯片載體的剖面圖；圖6示出了根據(jù)本發(fā)明第一實(shí)施方案的其上具有組合電源芯線的半導(dǎo)體芯片載體的剖面圖7示出了根據(jù)本發(fā)明第一實(shí)施方案的其上具有重新分布層的半導(dǎo)體芯片載體的剖面圖；圖8A示出了根據(jù)本發(fā)明第一實(shí)施方案的其上具有連接焊點(diǎn)的半導(dǎo)體芯片載體的剖面圖；圖8B示出了根據(jù)本發(fā)明第一實(shí)施方案的其上具有連接焊點(diǎn)的鍍敷通孔的放大剖面圖；圖8C示出了根據(jù)本發(fā)明變通實(shí)施方案的其上具有連接焊點(diǎn)的鍍敷通孔的放大剖面圖；圖9示出了根據(jù)本發(fā)明第一實(shí)施方案的半導(dǎo)體芯片載體的俯視圖；而圖10示出了根據(jù)本發(fā)明第二實(shí)施方案的其中具有掩埋鍍敷通孔的半導(dǎo)體芯片載體的剖面圖。
雖然將詳細(xì)描述本發(fā)明的某些實(shí)施方案，但應(yīng)理解的是，可以作出各種各樣的改變和修正而不偏離所附權(quán)利要求的范圍。本發(fā)明的范圍決不局限于組成元件的數(shù)目、其材料、其形狀、其相對(duì)安排等，而僅僅被公開作為實(shí)施方案的例子。雖然附圖被用來說明本發(fā)明，但這些附圖不必按比例繪出。
參照附圖，圖3示出了襯底100，它包括接地平面112，最好包含銅-鎳鐵合金-銅(CIC)。用常規(guī)層疊技術(shù)，將第一介電層114層疊到接地平面112二側(cè)。用工業(yè)界所知和所使用的常規(guī)方法，在各個(gè)第一介電層114上制作成對(duì)的第一阻抗控制信號(hào)層116。第一信號(hào)層116最好是銅。用常規(guī)層疊技術(shù)，在各個(gè)第一信號(hào)平面116上制作第二介電層118。用常規(guī)技術(shù)，在各個(gè)第二介電層118上制作成對(duì)的第一電源平面120。第一電源平面120最好是銅。在各個(gè)電源平面120上層疊第三介電層122。用相似于用來制作第一信號(hào)平面116的技術(shù)，在各個(gè)第三介電層122上制作成對(duì)的第二阻抗控制信號(hào)平面124。第二信號(hào)平面124最好是銅。用常規(guī)層疊技術(shù)，在各個(gè)第二信號(hào)平面124上層疊第四介電層126。在此例子中，第一、第二、第三和第四介電層114、118、122、126包含Rogers’2300TM(Roger’sInc.)。確切地說，Rogers’2300TM是一種包含硅顆粒填充的PTFE(聚四氟乙烯)材料的電介質(zhì)。作為變通，第一、第二、第三和第四介電層114、118、122、126可以是諸如環(huán)氧樹脂、聚酰亞胺、聚苯撐乙醚之類的任何其它相似的電子層疊材料。
如圖4所示，用常規(guī)技術(shù)，在各個(gè)第四介電層126上層疊成對(duì)的第二電源平面128。最好用流體頭腐蝕工藝，將第二電源平面128的表面腐蝕到厚度約為2-9微米，以便保持銅厚度適合于激光鉆孔和電鍍其它銅層。應(yīng)該指出的是，僅僅為了說明，圖中所示第二電源平面128的厚度被不成比例地放大了。
最好用工業(yè)界普遍采用的激光鉆孔工藝，在襯底100中制作多個(gè)通孔130(圖4)。然后清洗通孔130，以便清除可能妨礙適當(dāng)電連接的碎片。再用導(dǎo)電材料，最好是銅，對(duì)第二電源平面128和通孔130的表面進(jìn)行無電鍍。然后，如圖5所示，對(duì)通孔130和第二電源平面128進(jìn)行耐酸銅電鍍，形成鍍敷的通孔(PTH)132。PTH132中的銅鍍層的厚度約為5-20微米，而電源平面128上的復(fù)合銅厚度(流體頭腐蝕的銅箔與隨后的耐酸銅電鍍的復(fù)合厚度)約為7-29微米。
如圖6所示，電源芯線128被環(huán)繞，以便使電源芯線128電隔離于PTH焊點(diǎn)134和136。得到的表面被稱為頂表面金屬化(TSM)133和底表面金屬化(BSM)135。銅表面TSM133和BSM135最好是亞氯酸銅。亞氯酸銅是已經(jīng)被亞氯酸處理產(chǎn)生粗糙表面，從而增強(qiáng)重新分布層粘合強(qiáng)度的銅(稍后討論)。然后，如圖7所示，在襯底100的TSM和BSM表面133和135上層疊重新分布層138，覆蓋電源芯線并填充PTH132。
重新分布層138最好是諸如Dynavia 2000TM(Shipley Ronal)、聚酰亞胺、PSR-4000TM(Taiyo Ink Co.Ltd.)、VialuxTM(DuPont)之類的介電材料，以及Arlon,Asahi Chemical和其它相似公司制造的其它類似的材料。采用柔性重新分布層138有利于提高襯底100的總體柔性，從而減小與熱循環(huán)相關(guān)的內(nèi)應(yīng)力。
如圖8A所示，在重新分布層138中的PTH132上方，直接激光鉆孔形成多個(gè)不通的通道孔或微通道孔140。圖8B示出了微通道孔140相對(duì)于PTH132的位置，確切地說是PTH焊點(diǎn)134的放大圖。如所示，微通道孔140可以直接位于PTH132上方。作為變通，如圖8C所示，微通道孔140可以被鉆成稍許偏離PTH132。此時(shí)，微通道孔140可以部分地延伸進(jìn)入PTH130的通孔130中，但通常不應(yīng)該延伸超過PTH焊點(diǎn)134。
然后用熟知的清洗技術(shù)來清洗微通道孔140的過量碎片。用導(dǎo)電材料，最好是銅，對(duì)微通道孔140進(jìn)行無電鍍，再耐酸銅電鍍，以形成芯片連接焊點(diǎn)142。通常形成通過重新分布層138的可控崩塌芯片連接(C4)焊點(diǎn)，作為襯底100第一表面149上的一部分并連接到微通道孔140。在襯底100的第二表面150上制作球柵陣列(BGA)焊點(diǎn)148(圖8A)。
圖9示出了其中具有PTH132的襯底的俯視圖。芯片連接焊點(diǎn)142的通道孔140可以直接制作在PTH132上方并與PTH132配合，從而使半導(dǎo)體芯片(未示出)能夠直接安裝在PTH132上方并與PTH132物理接觸。這種構(gòu)造取消了相關(guān)技術(shù)圖2所示的常規(guī)人字形構(gòu)造。結(jié)果，可以提高芯片連接焊點(diǎn)142以及PTH132的密度。應(yīng)該理解的是，PTH132的結(jié)構(gòu)、數(shù)量、尺寸和安排僅僅用作例子，決不是用來限制本發(fā)明的范圍。
應(yīng)該指出的是，成對(duì)的第二信號(hào)平面124和成對(duì)的第二電源平面128提供了額外的“引線引出”能力來補(bǔ)償提高了的PTH132和芯片連接焊點(diǎn)142的密度。至此，已經(jīng)使用了“三平板”電路構(gòu)成的單一層。如相關(guān)技術(shù)圖1所示，三平板電路指的是由單一接地平面、成對(duì)的信號(hào)平面、以及成對(duì)的電源平面組成的阻抗控制電路。但本發(fā)明提供了額外的成對(duì)信號(hào)層124和額外的成對(duì)電源平面128。這提高了襯底100的阻抗控制引線引出能力，從而充分利用了提高了的PTH132和芯片連接焊點(diǎn)142密度的優(yōu)點(diǎn)。為了得到所希望的電學(xué)數(shù)值，各個(gè)層的厚度可以分別調(diào)整。
應(yīng)該指出的是，本發(fā)明取消了常規(guī)使用的分隔重新分布層30與下方電源平面16的額外介電層22(示于相關(guān)技術(shù)圖1中)。借助于取消額外的介電層，減小了載體的總尺寸。此外，如圖7、8A和10所示，在本發(fā)明中，取消額外的介電層使重新分布層138能夠直接應(yīng)用于第二成對(duì)的電源平面128上。這提供了幾個(gè)好處。例如，第二電源平面128的粗糙表面增強(qiáng)了重新分布層138與襯底100的粘合強(qiáng)度。將第二電源平面128直接置于重新分布層138下方，也控制了施加在重新分布層138上的應(yīng)變，從而降低了熱循環(huán)過程中疲勞裂縫的勢(shì)能和其它與應(yīng)力有關(guān)的問題。此外，第二電源平面128使重新分布層138中的有效熱膨脹系數(shù)適中，從而進(jìn)一步降低了重新分布層138中的疲勞裂縫的勢(shì)能。而且，第二電源平面128是備用層。起源于重新分布層138中的疲勞裂縫不太可能傳播通過第二電源平面128，從而降低了器件失效的可能性?？梢哉{(diào)整圖形化成部分第二成對(duì)電源平面128和電源芯線134的電路的范圍和數(shù)量，以提供對(duì)銅焊點(diǎn)148的平衡，故盡可能減小了器件的彎曲。
在本發(fā)明的第二實(shí)施方案中，圖10示出了制作在襯底100內(nèi)的掩埋PTH146。掩埋PTH146是用相似于上述PTH132的方式制作的。但為了制作PTH146，在淀積襯底100的外層之前進(jìn)行上述的PTH制作。例如，在層疊第一電源平面120之后，對(duì)襯底進(jìn)行激光鉆孔以形成通孔145。然后清洗通孔145和電源平面120，最好用銅進(jìn)行無電鍍，再進(jìn)行耐酸銅電鍍，并環(huán)繞以形成掩埋PTH146。在第一電源平面120上層疊第三介電層122，它也填充并覆蓋掩埋PTH146的末端。然后，若有需要，可以繼續(xù)上述的有關(guān)第一實(shí)施方案的工藝，以形成其余的PTH132。掩埋PTH146提供了具有增強(qiáng)的內(nèi)部電連接的襯底100。
應(yīng)該指出的是，第二實(shí)施方案所述的掩埋PTH146可以結(jié)合第一實(shí)施方案所述的PTH132使用。作為變通，掩埋PTH146可以具有區(qū)別于第一實(shí)施方案的其它應(yīng)用。還應(yīng)該指出的是，第二實(shí)施方案所述的掩埋PTH146的制作僅僅意味著一個(gè)例子，決不是對(duì)本發(fā)明范圍的限制。例如，可以在載體中制作不止一個(gè)掩埋PTH146。此外，掩埋PTH146不局限于制作在第一電源平面120之間。
雖然參照上述具體實(shí)施方案已經(jīng)描述了本發(fā)明，但顯然，許多變通、修正和變化對(duì)于本技術(shù)的技術(shù)人員來說是顯而易見的。因此，上述的本發(fā)明實(shí)施方案被認(rèn)為是示例性的而不是限制性的。可以作出各種各樣的改變而不偏離下列權(quán)利要求所定義的本發(fā)明的構(gòu)思與范圍。
權(quán)利要求
1．一種互連結(jié)構(gòu)，它包含襯底；位于襯底內(nèi)的鍍敷通孔；襯底第一和第二表面上的重新分布層；以及重新分布層中選擇性地位于鍍敷通孔上并電連接鍍敷通孔的通道孔。
2．權(quán)利要求1的互連結(jié)構(gòu)，其特征是襯底包含接地平面；接地平面第一和第二側(cè)上的第一介電層；各個(gè)第一介電層上的第一成對(duì)的第一信號(hào)平面；基本上在各個(gè)第一信號(hào)平面上的第二介電層；各個(gè)第二介電層上的第一成對(duì)的第一電源平面；基本上在各個(gè)第一電源平面上的第三介電層；各個(gè)第三介電層上的第二成對(duì)的第二信號(hào)平面；基本上在各個(gè)第二信號(hào)平面上的第四介電層；以及各個(gè)第四介電層上的第二成對(duì)的第二電源平面。
3．權(quán)利要求2的互連結(jié)構(gòu)，其特征是，其中的接地平面包含銅-鎳鐵合金-銅。
4．權(quán)利要求2的互連結(jié)構(gòu)，其特征是，其中的第一和第二信號(hào)平面是阻抗控制電路層。
5．權(quán)利要求2的互連結(jié)構(gòu)，其特征是，其中的第一、第二、第三和第四介電層包含硅顆粒填充的聚四氟乙烯材料。
6．權(quán)利要求1的互連結(jié)構(gòu)，其特征是，其中的重新分布層包含抗疲勞介電材料。
7．權(quán)利要求1的互連結(jié)構(gòu)，其特征是，其中的通道孔包括部分芯片連接件。
8．權(quán)利要求7的互連結(jié)構(gòu)，其特征是，其中的芯片連接件選自可控崩塌芯片連接件、球柵陣列連接件、和回流焊固定連接件。
9．權(quán)利要求1的互連結(jié)構(gòu)，其特征是，其中的通道孔偏離鍍敷通孔的中心。
10．權(quán)利要求1的互連結(jié)構(gòu)，其特征是，其中的鍍敷通孔包括銅鍍層。
11．權(quán)利要求1的互連結(jié)構(gòu)，其特征是，其中的鍍敷通孔還包括填充材料。
12．權(quán)利要求11的互連結(jié)構(gòu)，其特征是，其中的填充材料是加固材料。
13．權(quán)利要求12的互連結(jié)構(gòu)，其特征是，其中的加固材料是導(dǎo)電材料。
14．權(quán)利要求1的互連結(jié)構(gòu)，其特征是，還包括襯底中的掩埋鍍敷通孔。
15．一種制作半導(dǎo)體芯片載體的方法，它包含下列步驟提供其中具有鍍敷通孔的襯底；在襯底的第一和第二表面上淀積重新分布層；以及在重新分布層中制作選擇性地位于鍍敷通孔上方并電連接鍍敷通孔的通道孔。
16．權(quán)利要求15的方法，其特征是，還包括制作通道孔中的芯片連接焊點(diǎn)的步驟。
17．權(quán)利要求15的方法，其特征是，其中提供其中具有鍍敷通孔的襯底的步驟包括下列步驟通過襯底鉆孔；清洗此孔，以及在孔的內(nèi)表面上制作導(dǎo)電層。
18．權(quán)利要求15的方法，其特征是，還包含用加固材料填充鍍敷通孔的步驟。
19．權(quán)利要求18的方法，其特征是，其中的加固材料包含導(dǎo)電材料。
20．權(quán)利要求15的方法，其特征是，其中用層疊工藝來執(zhí)行淀積重新分布層的步驟。
21．權(quán)利要求15的方法，其特征是，其中提供其中具有鍍敷通孔的襯底的步驟還包括下列步驟提供接地平面；在襯底中制作第一成對(duì)的信號(hào)平面；在襯底中制作第一成對(duì)的電源芯線；在襯底中制作第二成對(duì)的信號(hào)平面；在襯底中制作第二成對(duì)的電源芯線；
22．權(quán)利要求21的方法，其特征是，其中的第一和第二成對(duì)的信號(hào)平面是阻抗控制電路。
23．權(quán)利要求21的方法，其特征是，其中的第二成對(duì)的電源芯線直接在部分重新分布層下方并電連接到部分重新分布層。
24．權(quán)利要求23的方法，其特征是，其中的第二成對(duì)的電源芯線還包括頂表面金屬化(TSM)和底表面金屬化(BSM)。
25．權(quán)利要求15的方法，其特征是，其中的重新分布層包含抗疲勞介電材料。
26．權(quán)利要求15的方法，其特征是，還包含在襯底中提供掩埋鍍敷通孔的步驟。
27．一種半導(dǎo)體芯片載體，它包含其中具有鍍敷通孔的襯底；以及襯底第一和第二表面上的抗疲勞重新分布層。
28．權(quán)利要求27的半導(dǎo)體芯片載體，其特征是還包含抗疲勞重新分布層中的位于鍍敷通孔上方并物理連接鍍敷通孔的通道孔。
29．權(quán)利要求27的半導(dǎo)體芯片載體，其特征是，還包括襯底中的掩埋鍍敷通孔。
全文摘要
一種芯片連接件和鍍敷通孔密度提高了的半導(dǎo)體芯片載體。確切地說是一種其中具有多個(gè)鍍敷通孔,且其上具有抗疲勞重新分布層的襯底。重新分布層包括多個(gè)選擇性地位于鍍敷通孔上方并與鍍敷通孔接觸的通道孔。襯底還包括接地平面、二對(duì)信號(hào)平面、以及二對(duì)電源平面,其中第二對(duì)電源平面直接位于外介電層下方。掩埋鍍敷通孔在襯底內(nèi)。
文檔編號(hào)H05K3/46GK1324109SQ0111905
公開日2001年11月28日 申請(qǐng)日期2001年5月14日 優(yōu)先權(quán)日2000年5月15日
發(fā)明者D·J·阿爾科, 小F·J·唐斯, G·W·瓊斯, J·S·克雷斯格, C·L·泰特蘭－帕羅馬基 申請(qǐng)人:國際商業(yè)機(jī)器公司