專利名稱：抑制高速線路電磁干擾的抵消線路的改進(jìn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種抑制高速線路電磁干擾的抵消線路，特別是一種利用差動(dòng)信號(hào)達(dá)到磁場(chǎng)抵消與電場(chǎng)耦合的抵消線路，并且該差動(dòng)信號(hào)不需與實(shí)際元件相連接，僅利用鄰近耦合的方式即能達(dá)到電磁干擾的抵消效果。
背景技術(shù)：
為了提高電子產(chǎn)品的電磁相容性(Electromagnetic Compatibility，EMC)，在設(shè)計(jì)電子產(chǎn)品時(shí)便需考慮到電源、信號(hào)線、比較信號(hào)、數(shù)字信號(hào)、電氣機(jī)箱、以及操作機(jī)箱等的電路設(shè)計(jì)。其中，不可缺少的便是濾波線路，包括去耦合電容(Decoupling capacitors)、濾波電容(Filter capacitors)和旁路電容(Bypass capacitors)等。由于印制電路板(PCB)上的信號(hào)日漸提高(由33MHz提高至到133MHz)，一般加在信號(hào)電路上的濾波器(包含電阻電容的RC濾波器或電感電容的LC濾波器)在可能影響信號(hào)質(zhì)量的考量下，無法滿足高速線路電磁干擾的抵消目的。
基于上述所提及的濾波器，會(huì)嚴(yán)重影響高速線路信號(hào)質(zhì)量，使用差動(dòng)信號(hào)(differential Signals)以解決高速線路電磁干擾的抵消目的，的確是一種可行的方式。但是，目前高速信號(hào)的線路大部分為單端信號(hào)(Single-ended Signal)，無法作到與差動(dòng)信號(hào)產(chǎn)生電磁干擾抵消的目的。
專利申請(qǐng)第088120832號(hào)“抑制高速線路電磁干擾的抵消線路”發(fā)明專利中，以差動(dòng)信號(hào)連接實(shí)際元件，雖然是一種可行的方式，但實(shí)際運(yùn)用上，仍須提供實(shí)際元件的無效接腳加以連接，因此，實(shí)施上仍受到限制。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種抑制高速線路電磁干擾的抵消線路的改進(jìn)方法，利用該方法實(shí)現(xiàn)電磁干擾抵消的部件和線路無須與被抵消的線路相連接，從而克服實(shí)現(xiàn)電磁干擾抵消的部件和線路必須與被抵消的線路相連接的弊病。
為了實(shí)現(xiàn)上述本發(fā)明的抑制高速線路電磁干擾的抵消線路的改進(jìn)方法的目的，本發(fā)明的抑制高速線路電磁干擾的抵消線路的改進(jìn)方法是利用在高速線路旁再走另一條走線，以產(chǎn)生差動(dòng)信號(hào)達(dá)到磁場(chǎng)抵消與電場(chǎng)耦合的目的。該差動(dòng)信號(hào)是以一個(gè)假信號(hào)(Dummy Signal)線路經(jīng)由一個(gè)移相器(phase shifter)移相，以產(chǎn)生差動(dòng)效果，且該差動(dòng)信號(hào)不需與實(shí)際元件相連接，僅利用鄰近耦合的方式即能達(dá)到電磁干擾的抵消效果。
本發(fā)明所提的走線方式包含在同一層緊貼方式走線、曲折式的方式走線、上下不同層相疊方式走線與利用時(shí)鐘脈沖發(fā)生器的無效接腳的方式走線。
下面結(jié)合附圖對(duì)本發(fā)明的詳細(xì)內(nèi)容進(jìn)行描述。


圖1是本發(fā)明實(shí)施例的合成線路走線圖；圖1A是本發(fā)明實(shí)施例的合成線路走線的電磁場(chǎng)抵消及泄漏場(chǎng)強(qiáng)度示意圖；圖2是本發(fā)明的優(yōu)選實(shí)施例的合成線路走線圖；圖2A是本發(fā)明的另一個(gè)實(shí)施例的合成線路走線圖；及圖3a-3h是公知移相器的型式圖。
標(biāo)號(hào)說明10元件A20元件B30走線C40走線D50移相器(phase shifter)55假負(fù)載
60抵消大部分的電磁場(chǎng)70泄漏場(chǎng)強(qiáng)度(stray fringing fields)80時(shí)鐘脈沖發(fā)生器90無效接腳具體實(shí)施方式
本發(fā)明提出一種抑制高速線路電磁干擾的抵消線路改進(jìn)方法，該抵消線路是在原先高速信號(hào)線路旁再走另一條走線，但該新的走線需先經(jīng)個(gè)一移相器(phase shifter)移相，以人為方式來產(chǎn)生差動(dòng)的效果。圖1為本發(fā)明實(shí)施例的合成線路走線圖，其中元件A10與元件B20是利用走線C30的高速信號(hào)線連接，走線D40是為一個(gè)假信號(hào)(Dummy Signal)線路經(jīng)由一個(gè)移相器50移相，連接到一個(gè)假負(fù)載(Dummy Load)55使其接地，使走線C30與走線D40兩線緊貼以產(chǎn)生相位差，進(jìn)而達(dá)到產(chǎn)生電磁場(chǎng)抵消的效果，其中相位差的范圍可以根據(jù)移相器50線路的設(shè)計(jì)，產(chǎn)生從90°到180°不同的移相。該差動(dòng)信號(hào)在不損害信號(hào)質(zhì)量的前題下，根據(jù)右手安培定律(如圖1A所示)可達(dá)到磁場(chǎng)抵消以及電場(chǎng)耦合的目的，其中為走線C30的電流方向(指入紙面)，⊙為走線D40的電流方向(指出紙面)，所以在近場(chǎng)下，已抵消大部分的電磁場(chǎng)60，只有少量的泄漏場(chǎng)強(qiáng)度(stray fringingfields)7會(huì)散逸到遠(yuǎn)場(chǎng)成為平面波，這樣可以大幅降低電磁幅射。
為了加強(qiáng)抵消作用，在PCB上的走線方式還提供一種優(yōu)選的走線方式，如圖2所示，為本發(fā)明的優(yōu)選實(shí)施例的合成線路走線圖。該合成線路走線的方式是以曲折式的方式走線，提供了優(yōu)選的抵消效果。本發(fā)明除了提供上述兩種在PCB上同層的合成線路走線方式外，還提出一種在上下不同層的走線方式，亦可達(dá)到電磁場(chǎng)的抵消作用(圖未示出)。
本發(fā)明的另一個(gè)實(shí)施例的合成線路走線圖如圖2A所示，其中一個(gè)時(shí)鐘脈沖發(fā)生器80的接腳是通過信號(hào)線耦合到CPU、North Bridge、SDRAM及一些裝置等等(圖未顯示)，利用時(shí)鐘脈沖發(fā)生器80的一無效接腳90通過走線D40經(jīng)由一個(gè)移相器50移相，連接到一個(gè)元件B20(例如SDRAM)，使走線C30與走線D40兩線緊貼以產(chǎn)生相位差，進(jìn)而達(dá)到產(chǎn)生電磁場(chǎng)抵消的效果，并避免產(chǎn)生阻抗不匹配的問題。
本發(fā)明所采用的移相器的型式可以選自圖3a-3h中的公知移相器的型式的任何一種。其中包含圖3a的直線式延遲線型(Straight delay line)、圖3b的曲折式延遲線型(Meander-line delay line)、圖3c的T式接合相位型(T-junction phase)、圖3d的串接相位型(Series phase)、圖3e的串接PIN相位型(Series PIN diode phase)、圖3f的分流相位型(Shuntphase)、圖3g的分流PIN相位型(Shunt PIN diode phase)及圖3h的鐵電性相位型(Ferroelectric phase)等型式。
雖然本發(fā)明以上述的優(yōu)選實(shí)施例進(jìn)行了披露，但其并非用以限定本發(fā)明，任何本專業(yè)的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，均可以作出許的改變與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以所附的權(quán)利要求書所界定的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1.一種抑制高速線路電磁干擾的抵消線路的改進(jìn)方法，其特征為利用一個(gè)假信號(hào)(Dummy Signal)線路經(jīng)由一個(gè)移相器移相后形成差動(dòng)信號(hào)線路，且該差動(dòng)信號(hào)線路鄰近該高速信號(hào)線路，用以產(chǎn)生差動(dòng)效果，進(jìn)而產(chǎn)生磁場(chǎng)抵消與電場(chǎng)耦合的效應(yīng)，且該差動(dòng)信號(hào)不需與實(shí)際元件相連接，僅利用鄰近耦合的方式即能達(dá)到電磁干擾的抵消效果。
2.如權(quán)利要求1所述的抵消線路改進(jìn)方法，其中該移相器的型式可為直線式延遲線型(Straight delay line)。
3.如權(quán)利要求1所述的抵消線路改進(jìn)方法，其中該移相器的型式可為曲折式延遲線型(Meander-line delay line)。
4.如權(quán)利要求1所述的抵消線路改進(jìn)方法，其中該移相器的型式可為T式接合相位型(T-junction phase)。
5.如權(quán)利要求1所述的抵消線路改進(jìn)方法，其中該移相器的型式可為串接相位型(Series phase)。
6.如權(quán)利要求1所述的抵消線路改進(jìn)方法，其中該移相器的型式可為串接PIN相位型(Series PIN diode phase)。
7.如權(quán)利要求1所述的抵消線路改進(jìn)方法，其中該移相器的型式可為分流相位型(Shunt phase)。
8.如權(quán)利要求1所述的抵消線路改進(jìn)方法，其中該移相器的型式可為分流PIN相位型(Shunt PIN diode phase)。
9.如權(quán)利要求1所述的抵消線路追加一，其中該移相器的型式可為鐵電性相位型(Ferroelectric phase)。
10.如權(quán)利要求1所述的抵消線路改進(jìn)方法，其中該差動(dòng)信號(hào)線路鄰近該高速信號(hào)線路的方式可以選自在同一層緊貼方式走線、曲折式的方式走線、上下不同層相疊方式走線與利用時(shí)鐘脈沖發(fā)生器的無效接腳的方式走線的組合方式中的任何一種。
全文摘要
一種抑制高速線路電磁干擾的抵消線路的改進(jìn)方法，本發(fā)明以不影響信號(hào)質(zhì)量的前提下，利用差動(dòng)信號(hào)達(dá)到磁場(chǎng)抵消與電場(chǎng)耦合的目的。該差動(dòng)信號(hào)的作法是在原先高速線路旁再走另一條走線，但該新的走線需經(jīng)一個(gè)移相器(phaseshifter)移相，產(chǎn)生差動(dòng)效果。本發(fā)明所提的走線方式包含在同一層緊貼方式走線、曲折式的方式走線、上下不同層相疊方式走線與利用時(shí)鐘脈沖發(fā)生器的無效接腳的方式走線。
文檔編號(hào)H05K9/00GK1402603SQ0112605
公開日2003年3月12日 申請(qǐng)日期2001年8月28日 優(yōu)先權(quán)日2001年8月28日
發(fā)明者鄭裕強(qiáng) 申請(qǐng)人:神達(dá)電腦股份有限公司