專利名稱：具有高密度互連的電子封裝件和相關方法
技術領域：
本發(fā)明一般涉及電子封裝。更具體地說，本發(fā)明涉及包含有集成電路管芯的電子封裝件或以高密度互連連接到襯底的集成電路封裝件，并涉及相關的制造方法。
背景技術：
集成電路(IC)通常用物理或電連接到有機或陶瓷材料襯底上的方法組裝到電子封裝件中。一個或多個IC封裝件可以物理或電連接到襯底上，例如印刷電路板或母板上，形成更高級的電子封裝件或“電子組件”。該“電子組件”可以是電子系統(tǒng)的一部分?！半娮酉到y(tǒng)”在此廣義定義為包括有“電子組件”的任何產品。電子系統(tǒng)的實例包括電腦(臺式、便攜式、手持、服務器等)，無線通信裝置(例如蜂窩電話、無繩電話、傳呼機等)，電腦相關外設(例如打印機、掃描儀、監(jiān)控器等)，娛樂裝置(電視、收音機、磁帶和CD放音機、錄像機、MP3(運動圖象專家組，聲頻層3)播放機等)等。
在電子系統(tǒng)領域，制造商不斷面臨著提升設備性能同時降低生產成本的競爭壓力。集成電路的封裝更是如此，每一代新的封裝必需提供增加的性能而同時體積要更小巧。隨著市場的競爭驅使設備制造商生產性能更多體積更小的電子系統(tǒng)，IC封裝也需相應支持這些需求。
此外，高端IC(例如處理器)的制造商正經歷著對能容納IC上大量終端(此處亦稱為“焊凸”、“焊盤”或“焊點”)的IC封裝件的日益增多的需求。由于高端IC包含有越來越多的內部電路，它們也就有越來越多的終端需要連接到IC封裝件襯底的相應終端上。有些IC具有相當大量的輸入/輸出(I/O)終端，以及大量的功率和接地終端。
IC封裝襯底一般包括多個選擇性作有圖形的金屬層來提供金屬互連線(此處稱為“跡線”)，且至少有一個電子元件安裝在襯底的一個或多個表面上。電子元件通過一種包括襯底跡線在內的導電路徑體系結構而功能性地連接到電子系統(tǒng)的其它元件上。襯底跡線通常承載著在系統(tǒng)的電子元件(例如IC)之間傳輸的信號。
倒裝片技術，不論是球柵陣列(BGA)還是針柵陣列(PGA)，是用于將IC連接到襯底的廣為人知的技術。例如，制造FCBGA封裝件時，將IC元件的倒置“上”表面上的導電終端或焊點用可反流的焊料凸起或焊料球直接焊接到襯底表面上管芯焊接區(qū)域的相應焊點上。
除了利用FCBGA技術將單個IC管芯連接到襯底上之外，不論是在單IC封裝級或諸如板上管芯(COB)多管芯模塊等更高級，眾所周知使用FCBGA將IC封裝件連接到諸如印刷電路板(PCB)或母板等襯底上。在IC封裝件的焊點和PCB的相應焊點之間可以采用例如焊料焊凸。
隨著IC(例如處理器)內部電路的復雜性和體積不斷增加，這種電路的焊接終端或焊點具有越來越高密度的結構。這通常體現在導通輸入和/或輸出信號的焊點密集結構。為使具有焊點密集結構的IC能封裝到襯底上，襯底就需要具有相對較高的信號跡線“逃逸密度”。就是說，在需要連接到IC或IC封裝件焊點的管芯焊接區(qū)邊緣上，或單位面積的管芯焊接區(qū)域上，襯底必需具有越來越高密度的單位長度信號跡線。
于是，IC襯底必需提供具有更高信號跡線密度的安裝終端來容納IC上的高密度焊點結構。但IC襯底的現行尺寸設計規(guī)則限制著IC襯底上跡線寬度和間距的減小。它們也限制著IC襯底上終端尺寸的減小。
為了上述理由，以及為了在本專業(yè)技術人員閱讀和理解了本發(fā)明后就易于明白的以下述它理由，在業(yè)界非常需要一些裝置和方法，用于將IC或IC封裝件封裝在能提供高密度的襯底終端圖形的襯底上，而同時仍符合終端尺寸以及襯底跡線的寬度和間距的現行尺寸設計規(guī)則。


圖1示出按照本發(fā)明一個實施例的包括有至少一個具有高密度互連的電子封裝件的電子系統(tǒng)的方框圖；圖2示出一個傳統(tǒng)技術電子封裝件的截面圖，其中管芯安裝在IC封裝件的襯底上，襯底又安裝在印刷電路板(PCB)上；圖3示出部分IC封裝件襯底的傳統(tǒng)技術管芯焊接區(qū)域的頂視圖；圖4示出按照本發(fā)明一個實施例的IC封裝件襯底上管芯焊接區(qū)部分頂層的頂視圖；圖5示出按照圖4所示的本發(fā)明一個實施例的IC封裝件襯底上管芯焊接區(qū)下面部分層的頂視圖；圖6示出按照本發(fā)明不同實施例的IC封裝件襯底上部分管芯焊接區(qū)的頂視圖；圖7示出按照本發(fā)明不同實施例的IC封裝件襯底上部分管芯焊接區(qū)的頂視圖；圖8示出按照本發(fā)明不同實施例的IC封裝件襯底上部分管芯焊接區(qū)的頂視圖；圖9示出IC封裝件襯底上部分管芯焊接區(qū)的頂視圖，此處用來定義理想化的焊凸圖形的最大跡線逃逸密度；圖10示出按照本發(fā)明不同實施例形成襯底和/或將IC管芯或IC封裝件封裝在襯底上的方法流程圖；
圖11A和11B一起示出按照本發(fā)明不同實施例形成多層襯底和/或將IC管芯或IC封裝件封裝在襯底上的方法流程圖。
發(fā)明實施例的詳細說明在以下對本發(fā)明實施例的詳細說明中，將參閱作為本文一部分的附圖，圖中示出可實現本發(fā)明的具體實施例。對這些實施例作了充分詳細的說明，以使本專業(yè)的技術人員能夠實施本發(fā)明，應理解，其它實施例也可采用，且可以作機械，化學，電和過程改變而不背離本發(fā)明的精神和范圍。所以以下說明不應理解為具有限制意義，本發(fā)明的范圍僅由所附權利要求書定義。
本發(fā)明對封裝密度制約提出了一個解決方案，該封裝密度制約是以規(guī)定IC襯底上終端的最小尺寸以及襯底上跡線的最小寬度和間距的尺寸設計規(guī)則的形式做出的。
在一個實施例中，具有終端或焊點密集結構的IC管芯安裝在IC封裝件襯底的管芯安裝區(qū)上。該管芯安裝區(qū)包括有終端或焊點的相應密集結構，這些終端或焊點安排成一種幾何圖形，在受各個終端的尺寸以及襯底上連接到這些終端的跡線的寬度和間距的制約的同時，該圖形能最大化這種終端的結構密度。
在一個實施例中，襯底上的終端安排成“之”字圖形。在其它實施例中，終端安排成波狀圖形、起伏圖形、垂直堆疊圖形以及上述圖形的組合。
在另一個實施例中，將封裝的IC安裝在具有上述密集終端結構的襯底，如印刷電路板(PCB)上。對制造封裝件襯底和在襯底上封裝IC的各種方法也作了說明。
盡管有適用于襯底某些特性(例如終端大小、跡線寬度以及跡線間距)的現有設計規(guī)則的制約，將襯底終端以上述方式布局，就可保持高密度IC的性能和成本特性。所以，利用這種高密度封裝件的電子封裝件和電子系統(tǒng)，包括數據處理系統(tǒng)，在商業(yè)市場上就可獲得優(yōu)異的性能、成本、質量以及營銷的優(yōu)勢。
圖1是按照本發(fā)明一個實施例的包括至少一個有高密度互連的電子組件4的電子系統(tǒng)1的方框圖。本發(fā)明的高密度互連可以在不同的體系結構級實現，例如在芯片封裝級或在PCB級。
電子系統(tǒng)1僅是可以使用本發(fā)明電子系統(tǒng)的一個實例。在此實例中，電子系統(tǒng)1包括一個數據處理系統(tǒng)，有一個系統(tǒng)總線2來連接系統(tǒng)的各個元件。系統(tǒng)總線2提供電子系統(tǒng)1的各個元件間的通信鏈路，可以用單總線，總線組合或其它適合的方式實現。
電子組件4連接到系統(tǒng)總線2。電子組件4可包括任何電路或電路組合。在一個實施例中，電子組件4包括一個任何類型的處理器。此處所說的“處理器”是指任何類型的計算電路，例如但不限于微處理器、微控制器、復雜指令集計算(CISC)微處理器、簡化指令集計算(RISC)微處理器、非常長指令字(VLIW)微處理器、圖形處理器、數字信號處理器(DSP)或任何類型的處理器或處理電路。
可以包括在電子組件4中的其它類型電路是定制電路，專用集成電路(ASIC)等，例如用于蜂窩動電話，傳呼機，便攜式電腦，雙向無線電及類似電子系統(tǒng)等無線裝置的一個或單個電路(例如通信電路7)。IC也可以實現任何其它功能。
電子系統(tǒng)1也可包括外部存儲器10，外部存儲器10又可包括適合于該特定應用的一個或多個存儲器元件，例如隨機存取存儲器(RAM)形式的主存儲器12，一個或多個硬盤驅動器14，和/或一個或多個處理可裝卸介質16(例如軟盤、光盤(CD)、數字視盤(DVD)等)的驅動器。
電子系統(tǒng)1還可包括顯示裝置8、揚聲器9、鍵盤和/或控制器20，它們包括鼠標、跟蹤球、游戲控制器、聲音識別裝置和能使系統(tǒng)用戶向電子系統(tǒng)1輸入信息并從中接收信息的任何其它裝置。
圖2示出傳統(tǒng)技術的電子封裝件的截面圖，該封裝件中有一個管芯50安裝在IC封裝件的襯底上，該襯底又安裝在印刷電路板(PCB)70上。本專業(yè)技術人員應該了解，管芯50包括有多條信號導線(未示出)，這些導線終止在管芯50下表面外圍附近的數排終端或焊點上。這些焊點可以用適當的連接(例如焊凸或焊料球56)連接到襯底60上相應的焊點或信號結點(未示出)上。
管芯50還包括有多條電源和接地導線(未示出)，終止在管芯50中央區(qū)域的焊點上。這些焊點可以用適當的連接(例如焊料球54)連接到襯底60上相應的焊點(未示出)上。
IC封裝件襯底60在其上表面有多個信號和電源焊點(未示出)，在其下表面有多個信號和電源焊點64。IC封裝件襯底60的焊點64通過焊料球或焊凸67連接到PCB 70的相應焊點72。PCB 70可選擇性地在其下表面具有焊點74，供連接另外的襯底或其它封裝結構之用。
圖3示出IC封裝襯底的一部分80上傳統(tǒng)技術的管芯焊接區(qū)82的頂視圖。管芯焊接區(qū)82以虛線81內的區(qū)域為界。
管芯焊接區(qū)82包括終端或焊凸84、86和88，IC管芯的相應焊凸(未示出)就焊接到這些終端或焊凸上。焊凸84和86一般代表信號結點，而焊凸88通常代表電源結點。圖示焊凸84、86和88為圓形或橢圓性，但也可以是正方形或矩形。
焊凸84位于距管芯焊接區(qū)82外圍的第一和第二行，它們物理或電連接到跡線90，跡線90從管芯焊接區(qū)82引出或“逃逸”出以便與襯底結構上的其它跡線相連接。
圖3所示的焊凸84，86和88的圖形稱為“向心正方形”或“向心矩形”(如果在一個方向上延長)。
IC襯底的現行尺寸設計規(guī)則規(guī)定了以下各項的最小尺寸焊凸84，86和88的大?。慧E線90的寬度；鄰近跡線90間的間距；以及跡線90和一個焊凸(連接跡線90的焊凸除外)之間的間距等。
焊凸86位于距管芯焊接區(qū)82外圍的第三行焊凸上，它們連接到圖3所示的那部分IC襯底層下方一層或多層的跡線(未示出)上。焊凸86可以例如通過通孔或其它將一層的跡線互連到另一層跡線的導通元件等連接到這些跡線上。
由圖3可見，輸入信號焊凸的傳統(tǒng)技術向心正方形圖形限制了逃逸密度。由于焊凸84，86和88形成為直排，平行于管芯焊接區(qū)82的邊緣81，逃逸密度(即在邊緣81處鄰近跡線90之間的間距)就受到跡線必需從中通過的焊凸(例如最靠近邊緣81的那一行焊凸84)的最小寬度的制約。
圖4示出按照本發(fā)明一個實施例的IC封裝襯底上管芯焊接區(qū)105上層的一部分100的頂視圖。圖4中，虛線101上方的區(qū)域位于管芯焊接區(qū)105內，虛線101下方的區(qū)域位于管芯焊接區(qū)105外。圖4所示襯底是一個多層襯底，但本發(fā)明的實施例也可在單層襯底上實現。
兩組基本相同的跡線圖形102和104相互鄰近。但，應理解，焊接區(qū)105的任一側都可包含多于兩組，特別是要焊接具有數百或數千焊凸的管芯時。
每一組102或104包含之字圖形的終端或焊凸112，它們連接著相應的跡線113。如圖4所示，每一組102或104還可包含連接到跡線115的焊凸114的另一之字圖形。焊凸114的圖形基本上與焊凸112的圖形平行。
由圖4可見，之字圖形的輸入信號焊凸允許有比圖3所示的向心矩形圖形的焊凸高得多的逃逸密度。由于圖4所示實施例的焊凸112和114不是形成與管芯焊接區(qū)105的邊緣101平行的直排，其逃逸密度(即在邊緣81處鄰近跡線90之間的間距)就不再受跡線必需從中通過的焊凸(例如最靠近邊緣101的那一行焊凸112)的最小寬度的制約。
由于焊凸112所形成的這樣一種幾何圖形使連續(xù)的焊凸112不再并列成一條平行于邊緣101的直線，跡線115就能夠以距焊凸112的最小距離(或在其上)從焊凸112之間通過，更重要的是，跡線115逃逸出邊緣101的間距可以小到兩個相鄰跡線相應邊緣之間的最小節(jié)距或距離(即跡線寬度加跡線間距)，而不受邊緣101上信號焊凸的寬度制約。于是，圖4實施例中的逃逸密度顯著大于傳統(tǒng)技術的封裝件，例如圖3所示的傳統(tǒng)技術結構。同理，圖5到8所示的實施例的逃逸密度也比傳統(tǒng)技術封裝件有顯著的改善。
各跡線113和115以任何適當的方式成形，以分別通過各自的焊凸112或114，逃逸出管芯焊接區(qū)105的邊緣101。本發(fā)明實施例的實現不限于圖中(例如圖4)所示的各跡線113和115的特定形狀。
每一組102或104還可包含另外的之字圖形的焊凸132和134。這些焊凸132和134的圖形基本上和焊凸112和114的圖形平行。焊凸132和134用于襯底上后來形成的層。每個焊凸132和134分別電連接到關聯的通孔133或135。通孔133或135可以是微通孔，可分別用任何適合的技術形成，例如激光鉆孔。通孔133或135穿過襯底的上層，與上層下方的一層或多層的跡線連接。這可由圖5看出，現對圖5加以說明。
圖5是圖4所示本發(fā)明實施例的IC封裝件的管芯焊接區(qū)105(圖4)下方的層110的一部分150的頂視圖。在圖5中，虛線101上面的區(qū)域位于管芯焊接區(qū)105(圖4)之內和之下，虛線101下面的區(qū)域位于管芯焊接區(qū)105(圖4)之外和之下。
兩組基本相同的跡線圖形152和154相互鄰近。但，應理解，可以并排放置多于兩組，特別是要焊接具有數百或數千焊凸的管芯時。
每一組152或154包含之字圖形的通孔133，它們連接著相應的跡線163。每一組152或154還可包含連接到跡線165的另一之字圖形的通孔135。通孔133的圖形基本上平行于通孔135的圖形。通孔133和135與圖4中具有同樣編號的通孔相同。通孔133和135或者終止于圖5所示的層，或連接到其它層中的跡線或其它電路結點。
圖6是本發(fā)明另一實施例的IC封裝件的管芯焊接區(qū)205的一部分200的頂視圖。在圖6中，虛線201上面的區(qū)域位于管芯焊接區(qū)205之內，虛線201下面的區(qū)域位于管芯焊接區(qū)205之外。
兩組基本相同的跡線圖形202和204相互鄰近(僅示出組204的一部分)。但是每組202或204還可包含連接到跡線215的另一焊凸214的起伏圖形。焊凸214的圖形基本上平行于焊凸212的圖形。
管芯焊接區(qū)205可包含另外的起伏焊凸行(未示出)，可連接到IC襯底的一層或多層附加層上，類似于圖4和圖5所示的實施例。
圖7是本發(fā)明另一實施例的IC封裝件的管芯焊接區(qū)305的一部分300的頂視圖。在該實施例中，組306所代表的向心矩形圖形組合與組302和304所代表的一個或多個波紋圖形組合在一起。
向心矩形圖形306包括邊緣303內的一行焊凸332，跡線333與之連接。向心矩形圖形306還包括一行焊凸334，與跡線335相連接。
每個波紋圖形302或304包括邊緣301內的波紋圖形焊凸312，跡線313與之連接。每個組302或304還包括連接到跡線315的另一焊凸314的波紋圖形。焊凸314的圖形基本上平行于焊凸312的圖形。
雖然波紋圖形302和304圖示為一對重復的不對稱的鋸齒狀圖形，它們也可以形成為任何數量和任何組合的一種或多種圖形302和304。雖然波紋圖形302和304圖示為具有向右上方傾斜的焊凸圖形，它們也可以向左上方傾斜成鏡像或反向圖形。而且，可以使用包括反向圖形和非反向圖形的各種焊凸圖形的組合。
圖7中兩種不同焊凸圖形的組合示出向心矩形和波紋圖形的組合，也可以有許多其它的焊凸圖形的組合，包括本文所示的焊凸圖形的任何組合。而且，雖然圖7的實施例在焊接區(qū)305的不同兩側上設置了不同的焊凸圖形，在其它實施例中也可以使用多于兩種的不同焊凸圖形。此外，在焊接區(qū)的同一側上也可以使用多于兩種的焊凸圖形。
管芯焊接區(qū)305可包括一些附加的向心矩形行和/或波紋圖形行(未示出)，它們可連接到IC襯底的一層或多層附加層上，類似于圖4和圖5所示的實施例。
圖8是本發(fā)明另一實施例的IC封裝襯底的管芯焊接區(qū)355的一部分350的頂視圖。在圖8中，虛線351上面的區(qū)域位于管芯焊接區(qū)355內，虛線351下面的區(qū)域位于管芯焊接區(qū)355外。
兩組352或354基本相同的跡線圖形相互鄰近。但應理解可以并排放置多于兩組，特別是要連接具有數百或數千焊凸的管芯時。
每一組352或354具有一垂直堆疊圖形的焊凸360，對應的跡線362連接在這些焊凸上。組352或354示出焊凸360的垂直堆疊圖形，跡線362連接到焊凸360的右手側，但跡線362也可以連接到焊凸360的左手側，成為所示圖形的鏡像或反向圖形。而且，既有反向圖形又有非反向圖形的垂直堆疊圖形的組合也可以使用。這種反向和非反向圖形的垂直堆疊圖形組合可以在管芯焊接區(qū)355的一側邊緣采用，也可以在管芯焊接區(qū)355不止一個邊緣上采用。
管芯焊接區(qū)305可包括一些附加的垂直堆疊圖形區(qū)(未示出)，它們可連接到IC襯底的一層或多層附加層上，類似于圖4和圖5所示的實施例。
雖然對圖4到8的實施例就IC管芯連接到IC襯底作了說明，本發(fā)明不限于將IC管芯連接到IC襯底。本發(fā)明可以在需要增加跡線逃逸密度的任何電子封裝件中實現。例如，本發(fā)明的概念可以應用于將IC封裝件連接到諸如PCB或母板的襯底上，或連接到任何其它類型的封裝元件上。本發(fā)明可以應用于將IC管芯連接到基板柵陣列(LGA)、針柵陣列(PGA)或芯片規(guī)模的封裝件(CSP)襯底上，等等。
圖9示出IC封裝件襯底上管芯焊接區(qū)的一部分370的頂視圖，此處用來定義理想化焊凸圖形的最大跡線逃逸密度。對于逃逸密度主要受焊盤尺寸制約的結構來說，圖9的焊凸圖形提供了最大的跡線逃逸密度，因為該焊凸圖形僅受跡線寬度和跡線間距的制約。在當前的尺寸設計規(guī)則下，該跡線寬度和跡線間距均小于焊盤的尺寸。
第一垂直堆疊圖形包括焊凸371，它們是垂直對準的。每個焊凸371連接到各自的跡線381到386。在此圖中，跡線381到386向下逸出管芯焊接區(qū)的下緣(用虛線380表示)。圖9僅示出一部分第二垂直堆疊圖形，包括焊凸373和跡線391。
以下方程(1)定義了對于單跡線路徑層，沿管芯一側特定跡線圖形中的N條跡線的跡線逃逸密度TED(即單位距離的跡線逃逸數)，設具體焊凸寬度為Bw，最小跡線寬度為Tw，最小跡線間距為Ts。
方程(1)TED＝N/[Bw*N+Tw*N+Ts*(N+1)]＝N/D焊凸寬度Bw是焊凸371在管芯邊緣上的投影，用箭頭375兩點間的距離表示。Tw是跡線寬度，用箭頭377兩點間的距離表示。Ts是跡線間距，用箭頭379兩點間的距離表示。D是跡線圖形在管芯邊緣上的既定投影，用距離390表示，從跡線圖形中焊凸371的左側邊緣一直到鄰近跡線圖形的焊凸373的左側邊緣。
如前述，跡線“節(jié)距”就是兩個連續(xù)跡線相應邊緣間的距離(即跡線寬度加跡線間距)，等于Tw+Ts。跡線逃逸密度的數學或幾何限制發(fā)生在跡線逃逸密度(例如以每毫米作測量)等于節(jié)距的倒數(例如以微米表示)時。例如，如果節(jié)距為40微米，最大跡線逃逸密度為1/40(或25條跡線)每毫米。
本發(fā)明的一個顯著優(yōu)點是在焊盤尺寸的效應被減小或甚至消除的任何實施例中能夠獲得最大的跡線逃逸密度。這可以由圖4-9所示的實施例來實現。
現說明形成襯底和/或封裝集成電路的幾種方法。
圖10是按照本發(fā)明的其它實施例形成襯底，另外若需要的話，在襯底上封裝IC管芯或IC封裝件的一種方法的流程圖。該方法從400開始。
在402，在襯底表面上形成多條跡線，跡線至少具有一預定寬度，相互之間有預定間距。
在404，在襯底表面上形成多個焊點(此處又稱為“終端”、“焊盤”、“焊凸”或“焊凸盤”)。每個焊點連接到多條跡線之一。每個焊點具有預定大小(一般是指平行于管芯焊接區(qū)邊緣的焊點尺寸)。多個焊點形成一個幾何圖形，在受焊點大小以及跡線寬度和間距的制約的同時，該圖形可使這種焊點的密度最大。多個焊點可以形成許多不同的圖形，例如之字圖形、波紋圖形、起伏圖形、垂直堆疊圖形，以及這些圖形的組合。此外，如前述，對于任何既定的管芯焊接區(qū)，任一種或多種上述焊凸圖形都可以與一種或多種其它焊凸圖形相組合。
在406(可選實施例)，IC的焊點可用任何適合的導電材料，例如焊料，連接到襯底表面上相應的焊點上。該IC可以是未封裝的管芯，也可以是一個已封裝的IC。在408，此方法結束。
圖11A和11B共同表示按照本發(fā)明的其它實施例形成多層襯底，另外若需要的話，在襯底上封裝IC管芯或IC封裝件的一種方法的流程圖。該方法從500開始。
在502，對于多層襯底的第一層(例如下層)，形成第一組多條跡線。這些跡線至少具有一預定寬度，相互之間也有預定間距。
在504，對于多層襯底的第二層(例如上層)，形成第二組多條跡線。這些跡線至少具有一預定寬度，相互之間也有預定間距。
在506，對于第一和第二層，形成多個通孔。這些通孔將第一組的多條跡線連接到第二組的多條跡線。每個通孔至少具有一預定大小(一般是指平行于管芯焊接區(qū)邊緣的通孔尺寸)。
在508，對于第二層，形成第一組多個焊點。每個這些焊點連接到第二層上多條跡線中的相應跡線上。每個這些焊點至少具有一預定尺寸。第一組多個焊點形成為一種幾何圖形，該圖形在受焊點大小以及第二層跡線寬度和間距的制約的同時可使第一組多個焊點的密度最大。第一組多個焊點可以形成許多不同的圖形，例如之字圖形、波紋圖形、起伏圖形、垂直堆疊圖形，以及這些圖形的組合。此外，如前述，對于任何既定的管芯焊接區(qū)，任一種或多種上述焊凸圖形都可以與一種或多種其它焊凸圖形相組合。
在510，對于第二層，形成第二組多個焊點。每個這些焊點通過相應的通孔連接到第一層上多條跡線中的相應跡線上。第二組多個焊點形成為一種幾何圖形，該圖形在受到第一層的跡線寬度和間距以及通孔大小的制約的同時可使第二組多個焊點的密度最大。
在512(可選實施例)，將IC的焊點連接到襯底第二層上相應的焊點上。該IC可以是已封裝或未封裝的管芯。在514，該方法結束。
圖10，11A和11B所示方法中的各項操作可以以不同于上述的順序進行。而且應理解，雖然對這些方法，示出了“結束”方框，但也可繼續(xù)進行。
結論本發(fā)明提供了一種具有高密度互連的封裝件，有幾個不同的實施例，以及其制造方法，這些實施例都可使跡線逃逸密度最大化。公開了一些實施例，其中跡線密度可達到節(jié)距倒數的幾何極限。含有本發(fā)明高密度互連的IC封裝件和/或PCB減小了物理尺寸并能實現增強的電子性能，故而這些系統(tǒng)更具市場吸引力。此外，本發(fā)明可極少增加IC管芯的尺寸而提供襯底上足夠的跡線逃逸密度。本發(fā)明也不再需要提供具有附加層的襯底以容納具有高密度互連終端的IC，從而降低了設計和制造成本。
如上所示，本發(fā)明可以以許多不同的實施例實現，包括電子封裝件襯底、電子封裝件、電子系統(tǒng)、數據處理系統(tǒng)、形成封裝件襯底的方法以及將IC封裝在襯底上的方法。對于本專業(yè)的技術人員，其它實施例也顯而易見。元件、材料、幾何形狀、尺寸、和操作順序等均可改變以適應具體的的封裝要求。
例如，所示的IC實施例中信號跡線作在外沿周圍，而電源跡線作在管芯核心上，但本發(fā)明同樣適用于信號跡線和電源跡線作在管芯上任何地方的實施例。此外，本發(fā)明適用于改進實現任何類型功能的跡線的逃逸密度，不僅限于改進傳導輸入/輸出信號的跡線的逃逸密度。
另外，本發(fā)明不應被認為限于使用在球柵陣列(BGA)封裝，它可使用在任何其它類型的封裝技術中，此時本發(fā)明所述的特性仍能提供優(yōu)勢，例如針柵陣列(PGA)，基板柵陣列(LGA)，芯片規(guī)模封裝(CSP)等。
此文所用的“管芯焊接區(qū)”，除了定義未封裝管芯可以連接其上的襯底的一個區(qū)域外，還包括可以將一個電子封裝件(例如一個已封裝的IC)連接其上的更高級封裝件(例如PCB)的區(qū)域。
本發(fā)明不應被認為限于任何特定的襯底類型，或限于將IC或IC封裝件連接到襯底上的任何特定方法。
各焊凸和通孔的截面形狀可以采用任何幾何形式，例如方形，矩形，圓形，五角形，六角形，等等，它們也可有任何類型的不規(guī)則幾何形狀。本發(fā)明可用于跡線寬度小于，等于或大于跡線間距的跡線圖形。
詞語“上”和“下”應理解為相對的詞語，且應理解本發(fā)明的范圍包括在結構中可以相對圖示和說明的元件倒置的相應元件。
上述對材料，幾何形狀以及裝配操作的選擇可由本專業(yè)的技術人員決定而各有不同，目的是使電子封裝件的性能最佳。就其構成元件的定向、大小、數量以及組成而言，本發(fā)明的實現是非常靈活的。利用襯底終端或焊點的一種或多種不同幾何結構就可實現本發(fā)明的各種實施例，以獲得本發(fā)明的優(yōu)勢。
圖1到圖8僅為示范，未按比例畫出。圖中的某些比例可能有夸大，某些比例可能被縮小。圖1和圖4-11示出本本專業(yè)的技術人員可以理解并可適當實施的本發(fā)明的各種實施例。
雖然對具體實施例作了圖示和說明，本專業(yè)的技術人員應理解任何經計算能達到同樣目的的結構均可替代所示的具體實施例。本申請應覆蓋任何對本發(fā)明的修改和變動。所以，顯然本發(fā)明僅受權利要求及其等效物的限制。
權利要求
1.一種襯底，其上安裝有第一密集焊點結構的集成電路，該襯底包括在其表面上形成為一種幾何圖形的第二密集焊點結構，該圖形在受到各焊點尺寸以及連接到所述焊點上的襯底跡線的寬度和間距的制約的同時，能最大化所述第二密集焊點結構的密度。
2.如權利要求1的襯底，其特征在于，所述第二密集焊點結構的密度等于(Tw+Ts)的倒數，式中Tw等于所述襯底跡線的寬度，Ts等于所述襯底跡線間的間距。
3.如權利要求1的襯底，其特征在于，所述第二密集焊點結構形成為多個之字行。
4.如權利要求3的襯底，其特征在于，所述多個之字行基本平行。
5.如權利要求1的襯底，其特征在于，所述第二密集焊點結構形成為以下圖形之一之字圖形、波紋圖形、起伏圖形、垂直疊加圖形以及這些圖形的任何組合。
6.如權利要求1的襯底，其特征在于，所述第二密集焊點結構形成的圖形包括向心矩形圖形和以下圖形之一的組合之字圖形、波紋圖形、起伏圖形、垂直疊加圖形以及之字圖形、波紋圖形、起伏圖形、垂直疊加圖形的任何組合。
7.一種電子封裝件，包括集成電路，在其表面上有第一組多個焊點，包括第一密集焊點結構；襯底，其表面上包含有第二組多個焊點，包括形成為一種幾何圖形的第二密集焊點結構，該圖形在受到所述第二密集焊點結構的尺寸以及連接到所述第二密集焊點結構上的襯底跡線的寬度和間距的制約的同時，能最大化所述第二密集焊點結構的密度；將所述第一組多個焊點連接到所述第二組多個焊點的元件。
8.如權利要求7的電子封裝件，其特征在于，所述第二密集焊點結構的密度等于(Tw+Ts)的倒數，式中Tw等于所述襯底跡線的寬度，Ts等于所述襯底跡線間的間距。
9.如權利要求7的電子封裝件，其特征在于，所述第二密集焊點結構形成為在所述襯底表面周圍的多個之字行。
10.如權利要求7的電子封裝件，其特征在于，所述第二密集焊點結構形成為以下圖形之一之字圖形、波紋圖形、起伏圖形、垂直疊加圖形以及這些圖形的任何組合。
11.如權利要求7的電子封裝件，其特征在于，該集成電路是一個未封裝的管芯。
12.如權利要求7的電子封裝件，其特征在于，該集成電路是一個已封裝的管芯。
13.含有至少一個電子封裝件的電子系統(tǒng)，包括集成電路，在其表面上有第一組多個焊點，包括第一密集焊點結構；襯底，其表面上包含有第二組多個焊點，包括形成為一種幾何圖形的第二密集焊點結構，該圖形在受到所述第二密集焊點結構的尺寸以及連接到所述焊點上的襯底跡線的寬度和間距的制約的同時，能最大化所述第二密集焊點結構的密度；以及將所述第一組多個焊點連接到所述第二組多個焊點的元件。
14.如權利要求13的電子系統(tǒng)，其特征在于，所述第二密集焊點結構形成為以下圖形之一之字圖形、波紋圖形、起伏圖形、垂直疊加圖形以及這些圖形的任何組合。
15.如權利要求13的電子系統(tǒng)，其特征在于，該集成電路是一個未封裝的管芯。
16.一種數據處理系統(tǒng)，包括連接該數據處理系統(tǒng)中各元件的總線；連接到該總線的顯示器；連接到該總線的外部存儲器；以及連接到該總線的處理器，它包含至少一個電子封裝件，所述電子封裝件包括集成電路，在其表面上有第一組多個焊點，包括第一密集焊點結構；襯底，其表面上包含有第二組多個焊點，包括形成為一種幾何圖形的第二密集焊點結構，該圖形在受到所述第二密集焊點結構的尺寸以及連接到所述焊點上的襯底跡線的寬度和間距的制約的同時，能最大化所述第二密集焊點結構的密度；將所述第一組多個焊點連接到所述第二組多個焊點的元件。
17.如權利要求16的數據處理系統(tǒng)，其特征在于，所述第二密集焊點結構形成為以下圖形之一之字圖形、波紋圖形、起伏圖形、垂直疊加圖形以及這些圖形的任何組合。
18.如權利要求16的數據處理系統(tǒng)，其特征在于，該集成電路是一個未封裝的管芯。
19.一種方法，包括在襯底表面上形成多條跡線，所述跡線具有至少一個預定寬度，相互之間具有預定間距；在所述襯底表面上形成多個焊點，每個焊點連接到多條所述跡線中對應的一條跡線，且每個焊點至少有一預定尺寸，所述多個焊點形成為一種幾何圖形，該圖形在受到所述焊點尺寸以及所述跡線寬度和間距的制約的同時能最大化這些焊點的密度。
20.如權利要求19的方法，其特征在于，所述多個焊點的密度等于(Tw+Ts)的倒數，式中Tw等于所述跡線的寬度，Ts等于所述跡線間的間距。
21.如權利要求19的方法，其特征在于，所述多個焊點形成為多個之字行。
22.如權利要求21的方法，其特征在于，所述多個之字行基本平行。
23.如權利要求19的方法，其特征在于，所述多個焊點形成為以下圖形之一之字圖形、波紋圖形、起伏圖形、垂直疊加圖形以及這些圖形的任何組合
24.如權利要求19的方法，其特征在于，所述多個焊點形成的圖形包括向心矩形圖形和以下圖形之一的組合之字圖形、波紋圖形、起伏圖形、垂直疊加圖形以及之字圖形、波紋圖形、起伏圖形、垂直疊加圖形的任何組合。
25.一種形成多層襯底的方法，該方法包括對于第一層，形成第一組多條跡線，它們具有至少預定的寬度和相互間的預定間距；對于第二層，形成第二組多條跡線，它們具有至少預定的寬度和相互間的預定間距；對于所述第一和第二層，形成多個通孔，將所述第一組多條跡線連接到所述第二組多條跡線；以及對于所述第二層，形成第一組多個焊點，每個焊點連接到所述第二層多條跡線中對應的一條跡線，且每個焊點具有至少一個預定尺寸，所述第一組多個焊點形成為一種幾何圖形，該圖形在受到所述焊點尺寸和所述第二層跡線的寬度和間距的制約的同時，能最大化所述第一組多個焊點的密度。
26.如權利要求25的方法，其特征在于，每個通孔具有至少一個預定尺寸，該方法還包括對于所述第二層，形成第二組多個焊點，每個焊點通過相應的通孔連接到所述第一層多條跡線中對應的一條跡線，所述第二組多個焊點形成為一種幾何圖形，該圖形在受到所述第一層跡線的寬度和間距制約的同時，能最大化所述第二組多個焊點的密度。
27.如權利要求26的方法，其特征在于，所述第二組多個焊點形成為一種幾何圖形，該圖形在另外受到通孔尺寸制約的同時，能最大化所述第二組多個焊點的密度。
28.如權利要求25的方法，其特征在于，所述第一組多個焊點的密度等于(Tw+Ts)的倒數，式中Tw等于所述第二層跡線的寬度，Ts等于所述第二層跡線間的間距。
29.如權利要求25的方法，其特征在于，所述第一組多個焊點形成為多個之字行。
30.如權利要求29的方法，其特征在于，所述多個之字行基本平行。
31.如權利要求25的方法，其特征在于，所述第一組多個焊點形成為以下圖形之一之字圖形、波紋圖形、起伏圖形、垂直疊加圖形以及這些圖形的任何組合。
32.一種方法，包括在襯底表面上將焊點形成為一種幾何圖形，該圖形在受到所述焊點尺寸和連接到所述焊點且在所述襯底表面上形成的跡線的寬度和間距制約的同時，能最大化這種焊點的密度；以及將集成電路上的焊點連接到所述襯底表面上相應的焊點。
33.如權利要求32的方法，其特征在于，多個焊點的密度等于(Tw+Ts)的倒數，式中Tw等于跡線的寬度，Ts等于跡線間的間距。
34.如權利要求32的方法，其特征在于，該集成電路是一個未封裝的管芯。
35.如權利要求32的方法，其特征在于，該集成電路是一個已封裝的管芯。
全文摘要
一種電子封裝件，包括在倒裝片球柵陣列結構(FCBGA)中有一個連接到IC襯底上的集成電路。該集成電路在其外周上具有高密度圖形的互連焊盤，用以連接到IC襯底上對應圖形的焊盤上。襯底焊盤安排獨特，可以在考慮對襯底的各種制約(例如焊盤大小、跡線寬度和跡線間距)的同時，容納IC上高密度的互連焊盤。在一個實施例中，襯底焊盤安排成之字圖形。在又一實施例中，該技術用于IC封裝件連接其上的印刷電路板上的焊盤。還說明了該封裝件的制造以及將其應用于電子封裝件、電子系統(tǒng)以及數據處理系統(tǒng)的方法。
文檔編號H05K3/34GK1526166SQ02809872
公開日2004年9月1日 申請日期2002年5月10日 優(yōu)先權日2001年5月15日
發(fā)明者R·?？藵M, R ?？藵M, 安格, 章德安, S·H·安格 申請人:英特爾公司