專(zhuān)利名稱(chēng)：一種電壓源的靜電放電保護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種靜電放電保護(hù)電路，特別是有一種電壓源的靜電放電保護(hù)電路。
背景技術(shù)：
靜電放電保護(hù)電路常出現(xiàn)在集成電路內(nèi)部，由于靜電放電其大電壓的關(guān)系，因此，集成電路內(nèi)部電路中必須具有靜電放電保護(hù)電路，以避免靜電放電(Electro Static Discharge)對(duì)集成電路內(nèi)部電路造成損害。
然而，隨著需求的演變，集成電路之內(nèi)部電路間開(kāi)始使用不同的電壓源，也因此，靜電放電保護(hù)電路除了必須設(shè)置在集成電路內(nèi)部電路中信號(hào)輸入/輸出端焊墊間，更必須設(shè)置在集成電路中不同電壓源間，且本發(fā)明即是針對(duì)此所提出。
請(qǐng)參考圖1，圖1是習(xí)知電壓源的靜電放電保護(hù)電路示意圖。在圖1中，集成電路100中包含內(nèi)部電路110以及內(nèi)部電路120。其中，內(nèi)部電路110及內(nèi)部電路120為分別使用不同的電壓源VDD1以及電壓源VDD2，且內(nèi)部電路110的訊號(hào)121可經(jīng)由反向器123、125輸入至內(nèi)部電路120中。
而兩內(nèi)部電路110、120其電壓源VDD1、VDD2間之靜電放電防制，則使用分布在內(nèi)部電路110、120周?chē)撵o電放電箝位電路130、140以及電壓的靜電放電保護(hù)電路150、160。
舉一例說(shuō)明，當(dāng)電壓源VDD1與接地端VSS2間產(chǎn)生靜電放電時(shí)，電壓源VDD1與接地端VSS2間電位差所形成的大電流可由電壓源VDD1流向接地端VSS2，或是由接地端VSS2流向電壓源VDD1。而為了避免電壓源VDD1與接地端VSS2間的大電流導(dǎo)入內(nèi)部電路110、120，該箝位電路130、140會(huì)形成短路。因此，于電壓源VDD1所產(chǎn)生的大電流I1可分流沿著路徑P1經(jīng)靜電放電保護(hù)電路150中串接的二極管151、153、箝位電路130流入至接地端VSS2，以及沿著路徑P2經(jīng)箝位電路140、靜電放電保護(hù)電路160中的基板電阻流入至接地端VSS2。
同時(shí)，箝位電路130、140在大電流I1流過(guò)后，還將電壓源VDD1與其對(duì)應(yīng)的接地端VSS1間的電位差以及電壓源VDD1與其對(duì)應(yīng)的接地端VSS1間的電位差維持在正常情況下(指兩內(nèi)部電路110、120正常工作時(shí)，電壓源VDD1與其對(duì)應(yīng)之接地端VSS1間以及電壓源VDD2與其對(duì)應(yīng)的接地端VSS2間的電位差)。同理，當(dāng)電壓源VDD2與接地端VSS1間產(chǎn)生靜電放電時(shí)，電壓源VDD1與接地端VSS2間電位差所形成的大電流仍可藉由靜電放電保護(hù)電路150、160以及靜電放電箝位電路130、140，由電壓源VDD1導(dǎo)入接地端VSS2。且箝位電路130、140在大電流流過(guò)后，將電壓源VDD1與其對(duì)應(yīng)的接地端VSS1間的電位差以及電壓源VDD1與其對(duì)應(yīng)的接地端VSS1間的電位差維持在正常情況下，故內(nèi)部電路110、120兩電壓源VDD1、VDD2間靜電放電時(shí)所產(chǎn)生的大電流可順利排除，不至流入至內(nèi)部電路110、120中，且內(nèi)部電路110、120所分別使用的電壓電平仍維持正常。
此外，在集成電路100兩內(nèi)部電路110、120間的此靜電放電保護(hù)電路150不僅必須在電壓源VDD1、VDD2與接地端VSS1、VSS2間產(chǎn)生靜電放電時(shí)，有效將靜電放電所產(chǎn)生的大電流有效排除，更必須在電壓源VDD1、VDD2與接地端VSS1、VSS2間未產(chǎn)生靜電放電時(shí)(指兩內(nèi)部電路110、120正常工作時(shí))，有效隔絕兩電壓源VDD1、VDD2，以使兩內(nèi)部電路110、120能各自穩(wěn)定地使用其電壓源VDD1、VDD2。因此，此靜電放電保護(hù)電路150更必須具有一定的起始電壓(threshold voltage)以有效隔絕兩電壓源VDD1、VDD2。
也就是說(shuō)，靜電放電保護(hù)電路150中兩串接二極管151、153于順偏時(shí)所產(chǎn)生的跨壓必須大于電壓源VDD1與電壓源VDD2間的壓差，才能有效隔絕兩電壓源VDD1、VDD2。以電壓源VDD1為1.8V、電壓源VDD2為3.3為例，順偏時(shí)串接二極管151、153所產(chǎn)生之跨壓就必須大于1.5V。
此外，若電壓源VDD1與電壓源VDD2間的電壓差越大時(shí)，則靜電放電保護(hù)電路150中，二極管串接之?dāng)?shù)目亦必須相對(duì)提高，以有效阻隔電壓源VDD1與電壓源VDD2。
請(qǐng)參考圖2，圖2是使用混合電壓源集成電路之另一種習(xí)知靜電放電保護(hù)電路的示意圖。在圖2中，當(dāng)電壓源VDD3、VDD4間的電壓差較大，則靜電放電保護(hù)電路230中的二極管串接數(shù)目變得較多。
在集成電路中不同電壓源間，靜電放電保護(hù)電路中的二極管皆為以PMOS晶體管或NMOS晶體管(未繪示)等效而成。習(xí)知靜電放電保護(hù)電路的二極管所產(chǎn)生的缺點(diǎn)。舉例來(lái)說(shuō)1.二極管具有較高之漏電流以及較低的崩潰電壓，并不能有效阻絕兩獨(dú)立的電壓源。
2.二極管驅(qū)動(dòng)電流的能力并不是很好，不能迅速將靜電放電所產(chǎn)生的電流迅速排除。
3.二極管于兩獨(dú)立電源間所產(chǎn)生的寄生電容較大，容易耦合至兩內(nèi)部電路間的訊號(hào)。

發(fā)明內(nèi)容
本發(fā)明的主要目的是提供一種電壓源的靜電放電保護(hù)電路，具有較低的漏電流、較高的崩潰電壓，且具有較高的電流驅(qū)動(dòng)能力，以及在混合電源間具有較低的寄生電容，并使電壓源間靜電放電所產(chǎn)生的大電流能迅速排除。
本發(fā)明的電壓源的靜電放電保護(hù)電路包括第一雙載子晶體管組、第二雙載子晶體管組、第一檢測(cè)電路以及第二檢測(cè)電路。其中，第一雙載子晶體管組由第一雙載子晶體管以及第二雙載子晶體管所組成。且其中，第一雙載子晶體管的集極與第二雙載子晶體管之射極耦接一第一電源于第一節(jié)點(diǎn)。第一雙載子晶體管的射極耦接與第二雙載子晶體管的集極則耦接一第二電源于第二節(jié)點(diǎn)。
第二雙載子晶體管組則由第三雙載子晶體管與第四雙載子晶體管所組成。且其中，第三雙載子晶體管的集極與第四雙載子晶體管的射極耦接一第一接地端于第三節(jié)點(diǎn)。第三雙載子晶體管的射極與第四雙載子晶體管的集極耦接一第二接地端于第四節(jié)點(diǎn)。
至于第一檢測(cè)電路，其具有第一連接端、第二連接端以及觸發(fā)端，且其中，第一檢測(cè)電路的第一連接端耦接第一節(jié)點(diǎn)，第一檢測(cè)電路的第二連接端耦接第三節(jié)點(diǎn)，第一檢測(cè)電路的觸發(fā)端耦接第一雙載子晶體管的基極以及第三雙載子晶體管的基極于第五節(jié)點(diǎn)。
而第二檢測(cè)電路，其同樣具有第一連接端、第二連接端以及觸發(fā)端，第二檢測(cè)電路的第一連接端耦接第二節(jié)點(diǎn)，第一檢測(cè)電路的第二連接端耦接第四節(jié)點(diǎn)，第二檢測(cè)電路的觸發(fā)端耦接第二雙載子晶體管的基極以及第四雙載子晶體管的基極于第六節(jié)點(diǎn)。
為了對(duì)本發(fā)明的特征、目的及功能有更進(jìn)一步的認(rèn)知與了解，下面結(jié)合附圖以具體實(shí)例對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明。


圖1是使用電壓源的集成電路的習(xí)知靜電放電保護(hù)電路示意圖；圖2是使用電壓源集成電路的另一種習(xí)知靜電放電保護(hù)電路的示意圖；圖3是本發(fā)明較佳實(shí)施例的電壓源的靜電放電保護(hù)電路的示意圖；圖4A是本發(fā)明較佳實(shí)施例的第一晶體管組310結(jié)構(gòu)的示意圖；圖4B是圖4A第一晶體管組310結(jié)構(gòu)的上視圖。
圖5是本發(fā)明使用NPN雙載子晶體管與習(xí)知使用串接二極管宣泄電流的比較圖；以及圖6是NPN雙載子晶體管與二極管與兩電壓源間所形成寄生電容的比較表。
附圖標(biāo)記說(shuō)明100、300集成電路；110、120、210、220、301、302內(nèi)部電路；121信號(hào)；123、125、333、343反向器；130、140、330、340靜電放電箝位電路；150、160、230靜電放電保護(hù)電路；151、153、155、161二極管；VDD1、VDD2、VDD3、VDD4電壓源；VSS1、VSS2、VSS3、VSS4接地端；310、320晶體管組；335、345檢測(cè)電路；311、312、321、322 NPN雙載子晶體管；331、341電阻；332、342電容；334、344 NMOS晶體管；I1、I2電流；430、437 P區(qū)；431、471深層N區(qū)；435、439 N區(qū)；441、445、449、461、465、469 N+離子布植區(qū)域；443、447、463、467 P+離子布植區(qū)域。
具體實(shí)施例方式
請(qǐng)參見(jiàn)圖3，圖3是本發(fā)明較佳實(shí)施例的電壓源的靜電放電保護(hù)電路示意圖。在圖3中，集成電路300保護(hù)兩內(nèi)部電路301、302的靜電放電箝位電路330、340以及保護(hù)該電壓源的靜電放電保護(hù)電路310、320。其中，該靜電放電箝位電路330包括一靜電放電電路334以及一第一檢測(cè)電路335；該靜電放電箝位電路340包括一靜電放電電路344以及一第二檢測(cè)電路345。此電壓源的靜電放電保護(hù)電路包括第一晶體管組310、第二晶體管組320、第一檢測(cè)電路335以及第二檢測(cè)電路345。
其中，第一晶體管組310由兩NPN雙載子晶體管311、312構(gòu)成，第二晶體管組320由兩NPN雙載子晶體管321、322構(gòu)成。而第一檢測(cè)電路335主要由電阻331、電容332以及反向器333構(gòu)成，且第二檢測(cè)電路345由電阻341、電容342以及反向器343構(gòu)成。
在正常情況下，當(dāng)兩內(nèi)部電路301、302兩電壓源VDD1、VDD2間并無(wú)靜電放電產(chǎn)生時(shí)，電阻331、電容332以及反向器333輸入端所共同耦接，其電壓會(huì)受電容332等效為斷路的影響而電壓值維持在約與電壓源VDD1(假設(shè)為1.8伏特)相同，因此高電平的電壓將經(jīng)由反向器333轉(zhuǎn)為低準(zhǔn)位且輸出(節(jié)點(diǎn)1，該第一檢測(cè)電路335的輸出端)至NMOS晶體管334的閘極，而NMOS晶體管334閘極由于接受低準(zhǔn)位電壓的關(guān)系，NMOS晶體管334不導(dǎo)通(OFF)。
同理，電阻341、電容342以及反向器343輸入端共同耦接，其電壓值VDD2相同(假設(shè)為3.3伏特)經(jīng)反向器343輸出(節(jié)點(diǎn)2，即該第二檢測(cè)電路345的輸出端)至NMOS晶體管344的閘極后，使NMOS晶體管344不導(dǎo)通。
且同時(shí)，該第一檢測(cè)電路335的輸出端(節(jié)點(diǎn)1)耦接第一晶體管組310中的雙載子晶體管311基極與第二晶體管組320中的雙載子晶體管321基極，亦因?yàn)楣?jié)點(diǎn)1的低準(zhǔn)位而使該雙載子晶體管311以及雙載子晶體管321不導(dǎo)通。
而該第二檢測(cè)電路345的輸出端(節(jié)點(diǎn)2)耦接第一晶體管組310中的雙載子晶體管312基極與第二晶體管組320中的雙載子晶體管322基極，因?yàn)楣?jié)點(diǎn)2的低準(zhǔn)位而使該雙載子晶體管312以及雙載子晶體管322不導(dǎo)通。
兩電壓源VDD1、VDD2間兩雙載子晶體管311、312的NPN接面結(jié)構(gòu)，將使得此兩雙載子晶體管311、312具有低漏電流以及高崩潰電壓的特性。
在正常情況下，第一雙載子晶體管組310與第二雙載子晶體管組320皆不導(dǎo)通，故有效隔絕兩電壓源VDD1、VDD2。
在兩電壓源之靜電放電情況下，即由電壓源VDD1流向接地端VSS2，或是由接地端VSS2流向電壓源VDD1，或是由電壓源VDD2流向接地端VSS1，或是由接地端VSS1流向電壓源VSS2。
當(dāng)靜電放電為一正的大脈沖由電壓源VDD1打向接地端VSS2時(shí)，靜電放電所形成的大電流I1將由電壓源VDD1流向接地端VSS2。且同時(shí)，第一檢測(cè)電路335中的電容332與第二檢測(cè)電路345中的電容342形成短路，而因電容332、334一端分別耦接接地端VSS1、VSS2的關(guān)系，其電壓被拉降至低準(zhǔn)位電壓(即接地準(zhǔn)位電壓)，并分別經(jīng)由反向器333、343輸出為高準(zhǔn)位電壓，即節(jié)點(diǎn)1、2的電壓為高準(zhǔn)位電壓。該檢測(cè)電路335的輸出端(節(jié)點(diǎn)1)將觸發(fā)第一晶體管組310中的雙載子晶體管311與第二晶體管組320中的雙載子晶體管321。該檢測(cè)電路345的輸出端(節(jié)點(diǎn)2)將觸發(fā)第一晶體管組310中的雙載子晶體管312與第二晶體管組320中的雙載子晶體管322。
在靜電放電為一正的大脈沖由電壓源VDD1打向接地端VSS2時(shí)，靜電放電所形成的大電流I1分流，且分別沿路徑1經(jīng)雙載子晶體管311、NMOS晶體管344流向接地端VSS2，以及沿路徑2經(jīng)NMOS晶體管334、雙載子晶體管321流向接地端VSS2。
同理，當(dāng)靜電放電為一正的大脈沖由電壓源VDD2打向接地端VSS1時(shí)，靜電放電所形成的大電流可由電壓源VDD2分流且分別經(jīng)雙載子晶體管312、NMOS晶體管334流向接地端VSS1，以及經(jīng)NMOS晶體管344、雙載子晶體管322流向接地端VSS1。
此外，在電壓源VDD1、VDD2間使用NPN雙載子晶體管311、312、321、322作為靜電放電保護(hù)電路組件具有更高的電流驅(qū)動(dòng)能力，也就是宣泄靜電放電所形成電流的能力。請(qǐng)參考圖5，圖5是本發(fā)明使用NPN雙載子晶體管與習(xí)知使用串接二極管宣泄電流的比較圖。
在圖5中，在同為2μm×2μm布局尺寸，且相同的基極或門(mén)極電壓下，在靜電放電產(chǎn)生時(shí)，單一NPN雙載子晶體管可最快速產(chǎn)生電流，而單一二極管次之，兩串接二極管最差。且單一NPN雙載子晶體管所產(chǎn)生的電流亦最快速趨于穩(wěn)定，兩串接二極管次之，單一二極管最差。故，NPN雙載子晶體管的確具有較佳宣泄靜電放電的能力。
在本發(fā)明較佳實(shí)施例中，第一晶體管組310與第二晶體管組320的實(shí)際結(jié)構(gòu)還可使用CMOS三區(qū)制程的結(jié)構(gòu)來(lái)完成。以第一晶體管組310的結(jié)構(gòu)為例，請(qǐng)參考圖4A，圖4A是本發(fā)明較佳實(shí)施例的第一晶體管組310結(jié)構(gòu)的示意圖。在圖4A中，圖3第一晶體管組310中的雙載子晶體管311其結(jié)構(gòu)為P區(qū)430內(nèi)埋有深層N區(qū)431，且P區(qū)430頂面向下延伸至深層N區(qū)431頂面還埋有N區(qū)435、P區(qū)437以及N區(qū)439。而N區(qū)435、P區(qū)437以及N區(qū)439頂面附近則是N+離子布植區(qū)域441、P+離子布植區(qū)域443、N+離子布植區(qū)域445、P+離子布植區(qū)域447以及N+離子布植區(qū)域449。且N+離子布植區(qū)域441、P+離子布植區(qū)域443、N+離子布植區(qū)域445、P+離子布植區(qū)域447以及N+離子布植區(qū)域449部分，為使用由P區(qū)430頂面上方部分埋入的隔離結(jié)構(gòu)451-454以?xún)蓛蓞^(qū)隔。
因此，N+離子布植區(qū)域445即為雙載子晶體管311的集極且耦接圖3電壓源VDD1，P+離子布植區(qū)域443、447即為雙載子晶體管311的基極且耦接圖3節(jié)點(diǎn)1，而N+離子布植區(qū)域441、449即為雙載子晶體管311的射極且耦接圖3電壓源VDD2。
當(dāng)圖3靜電放電所形成的電流I1由雙載子晶體管311集極流向射極時(shí)，電流I1即可由P區(qū)437經(jīng)深層N區(qū)431流入N區(qū)435，以及由P區(qū)437經(jīng)深層N區(qū)431流入N區(qū)439。
同樣地，N+離子布植區(qū)域465即為圖3雙載子晶體管312的集極且耦接圖3電壓源VDD2，P+離子布植區(qū)域463、467即為雙載子晶體管312的基極且耦接圖3節(jié)點(diǎn)2，而N+離子布植區(qū)域461、469即為雙載子晶體管312的射極且耦接圖3電壓源VDD1。而當(dāng)圖3靜電放電所形成的電流I2由雙載子晶體管312集極流向射極時(shí)，電流I2即可由P區(qū)477經(jīng)深層N區(qū)471流入N區(qū)475，以及由P區(qū)477經(jīng)深層N區(qū)471流入N區(qū)479。
此外，在本發(fā)明較佳實(shí)施例中，三區(qū)制程所形成的環(huán)狀結(jié)構(gòu)亦有助于對(duì)靜電放電電流I1、I2的宣泄。請(qǐng)參考圖4B，圖4B是圖4A晶體管310結(jié)構(gòu)的上視圖。在圖4B中，圖4A的隔離結(jié)構(gòu)452、453形成一環(huán)狀且圍繞在N+離子布植區(qū)域445四周。相同地，P+離子布植區(qū)域443、447圍繞在隔離結(jié)構(gòu)452、453所形成環(huán)狀的四周。隔離結(jié)構(gòu)451、454亦形成環(huán)狀且圍繞在P+離子布植區(qū)域445四周。N+離子布植區(qū)域441、449同樣形成環(huán)狀且圍繞在隔離結(jié)構(gòu)451、453所形成環(huán)狀的四周。深層N區(qū)431外圍亦將圍繞在N+離子布植區(qū)域445所形成環(huán)狀結(jié)構(gòu)的四周。
由于第一晶體管組310為環(huán)狀結(jié)構(gòu)的緣故，第一雙載子晶體管311可將靜電放電流I1、I2由其基極、汲極以及射極呈放射狀宣泄，因此，其具有良好宣泄靜電放電電流的功效。
而在此三區(qū)制程結(jié)構(gòu)下，NPN雙載子晶體管331或312于兩電壓源間所形成的寄生電容亦比習(xí)知二極管來(lái)得小。請(qǐng)參考圖6，圖6是NPN雙載子晶體管與二極管與兩電壓源間所形成寄生電容的比較表。在圖6中，以NPN雙載子晶體管331結(jié)構(gòu)中主要產(chǎn)生寄生電容部分的P區(qū)437與深層N區(qū)431接面所產(chǎn)生的電容為6.80E-04(F/m2)，與二極管N+/PW結(jié)構(gòu)中主要產(chǎn)生寄生電容部分的N+離子布植區(qū)域與P區(qū)接面所產(chǎn)生的電容為1.00E-03(F/m2)，以及與二極管P+/NW結(jié)構(gòu)中主要產(chǎn)生寄生電容部分的P+離子布植區(qū)域與N區(qū)接面所產(chǎn)生的電容為1.12E-03(F/m2)。
NPN雙載子晶體管于兩電壓源間所產(chǎn)生的單位寄生電容與二極管于兩電源間所產(chǎn)生的單位寄生電容相比，NPN雙載子晶體管于兩電壓源間所產(chǎn)生的單位寄生電容小了許多。
綜合上述，本發(fā)明的電壓源間的靜電放電保護(hù)電路將具有較低的漏電流、較高的崩潰電壓，且具有較高的電流驅(qū)動(dòng)能力，以及較低的寄生電容，而有效阻絕混合電源外，并使混合電壓源間靜電放電所產(chǎn)生的大電流能迅速排除，且不容易耦合混合電源源對(duì)應(yīng)內(nèi)部電路間的訊號(hào)。
以上所述僅為本發(fā)明的較佳實(shí)施例，當(dāng)不能以的限制本發(fā)明的范圍。即大凡依本發(fā)明權(quán)利要求所做的均等變化及修飾將不失本發(fā)明的要義所在，亦不脫離本發(fā)明的精神和范圍，故都應(yīng)視為本發(fā)明的進(jìn)一步實(shí)施。
權(quán)利要求
1.一種裝置，用以保護(hù)一電壓電路的靜電放電，該電壓電路包括一第一工作電壓、一第二工作電壓、一第三工作電壓以及一第四工作電壓，該裝置包括一第一晶體管組，耦接于該第一工作電壓與該第三工作電壓之間；一第二晶體管組，耦接于該第二工作電壓與該第四工作電壓之間；一第一檢測(cè)電路，電連接于該第一工作電壓與該第二工作電壓之間，用來(lái)檢測(cè)該第一工作電壓與該第二工作電壓之間是否有靜電電壓，并產(chǎn)生一第一觸發(fā)信號(hào)；一第一靜電放電電路，電連接于該第一工作電壓與該第二工作電壓之間；一第二檢測(cè)電路，電連接于第三工作電壓與第四工作電壓之間，用來(lái)檢測(cè)第三工作電壓與第四工作電壓之間是否有靜電電壓，并產(chǎn)生一第二觸發(fā)信號(hào)；以及一第二靜電放電電路，電連接于第三工作電壓與第四工作電壓之間；其中，依據(jù)該第一觸發(fā)信號(hào)，使該第一及第二晶體管組以及該第一靜電放電電路導(dǎo)通，藉以讓靜電電流通過(guò)；其中，依據(jù)該第二觸發(fā)信號(hào)使該第一及第二晶體管組以及該第二靜電放電電路導(dǎo)通，藉以讓靜電電流通過(guò)。
2.如權(quán)利要求1所述的裝置，其中該第一晶體管組由一第一雙載子晶體管與一第二雙載子晶體管并聯(lián)所組成。
3.如權(quán)利要求2所述的裝置，其中該第一以及該第二雙載子晶體管是NPN雙載子晶體管。
4.如權(quán)利要求1所述的裝置，其中該第二晶體管組由一第三雙載子晶體管與一第四雙載子晶體管并聯(lián)所組成。
5.如權(quán)利要求4所述的裝置，其中該第三以及該第四雙載子晶體管是NPN雙載子晶體管。
6.如權(quán)利要求1所述的裝置，其中該第一檢測(cè)電路或該第二檢測(cè)電路包括一電阻；一電容，與該電阻串聯(lián)連接；以及一反向器，具有一輸入端以及一輸出端，該輸入端耦接該電阻與該電容的連接點(diǎn)，該輸出端用以輸出該第一觸發(fā)信號(hào)或該第二觸發(fā)信號(hào)。
7.如權(quán)利要求1所述的裝置，其中該第一或該第二靜電放電電路是一NMOS晶體管。
8.如權(quán)利要求2所述的裝置，其中該第一雙載子晶體管的結(jié)構(gòu)包括一第一P區(qū)；一第一深層N區(qū)，埋于該第一P區(qū)底部；一第一N區(qū)，位于該第一P區(qū)內(nèi)，該第一N區(qū)由該第一P區(qū)頂面的一側(cè)向內(nèi)延伸至該第一深層N區(qū)頂面，其中，該第一N區(qū)還包括有一第一N+離子布植區(qū)域，位于該第一N區(qū)內(nèi)，該第一N+離子布植區(qū)域緊鄰于該第一N區(qū)的頂面，該第一N+離子布植區(qū)域耦接第二工作電壓；一第二N區(qū)，位于該第一P區(qū)內(nèi)，該第二N區(qū)由該第一P區(qū)頂面相對(duì)于該第一N區(qū)之另一側(cè)向內(nèi)延伸至該第一深層N區(qū)頂面，其中，該第二N區(qū)還包括一第二N+離子布植區(qū)域，位于該第二N區(qū)內(nèi)，該第二N+離子布植區(qū)域緊鄰于該第二N區(qū)的頂面，該第二N+離子布植區(qū)域耦接第二工作電壓；一第二P區(qū)，位于該第一P區(qū)內(nèi)且相鄰有該第一N區(qū)以及該第二N區(qū)，該第二P區(qū)由該第一P區(qū)頂面向內(nèi)延伸至該第一深層N區(qū)頂面，其中，該第二P區(qū)還包括有一第一P+離子布植區(qū)域，位于該第二P區(qū)內(nèi)，該第一P+離子布植區(qū)域緊鄰于該第二P區(qū)的頂面且靠近該第一N+離子布植區(qū)域的一側(cè)，該第一P+離子布植區(qū)域耦接該第一觸發(fā)信號(hào)；一第二P+離子布植區(qū)域，位于該第二P區(qū)內(nèi)，該第二P+離子布植區(qū)域緊鄰于該第二P區(qū)的頂面且靠近該第二N+離子布植區(qū)域的一側(cè)，該第二P+離子布植區(qū)域耦接該第一觸發(fā)信號(hào)；一第三N+離子布植區(qū)域，位于該第二P區(qū)內(nèi)且位于該第一P+離子布植區(qū)域與該第二P+離子布植區(qū)域之間，該第三N+離子布植區(qū)域緊鄰于該第二P區(qū)的頂面，該第三N+離子布植區(qū)域耦接第一工作電壓；一第一隔離結(jié)構(gòu)，部分位于該第一P區(qū)內(nèi)，該第一隔離結(jié)構(gòu)緊鄰于該第一N+離子布植區(qū)域與該第一P+離子布植區(qū)域，用以隔離該第一N+離子布植區(qū)域與該第一P+離子布植區(qū)域；一第二隔離結(jié)構(gòu)，部分位于該第一P區(qū)內(nèi)，該第二隔離結(jié)構(gòu)緊鄰于該第一P+離子布植區(qū)域與該第三N+離子布植區(qū)域，為用以隔離該第一P+離子布植區(qū)域與該第三N+離子布植區(qū)域；一第三隔離結(jié)構(gòu)，部分位于該第一P區(qū)內(nèi)，該第三隔離結(jié)構(gòu)緊鄰于該第三N+離子布植區(qū)域與該第二P+離子布植區(qū)域，用以隔離該第三N+離子布植區(qū)域與該第二P+離子布植區(qū)域；以及一第四隔離結(jié)構(gòu)，部分位于該第一P區(qū)內(nèi)，該第四隔離結(jié)構(gòu)緊鄰于該第二P+離子布植區(qū)域與該第二N+離子布植區(qū)域，為用以隔離該第二P+離子布植區(qū)域與該第二N+離子布植區(qū)域。
9.如權(quán)利要求8所述的裝置，其中該第一雙載子晶體管的結(jié)構(gòu)包括一第二深層N區(qū)，埋于該第一P區(qū)底部；一第三N區(qū)，位于該第一P區(qū)內(nèi)，該第三N區(qū)由該第一P區(qū)頂面的一側(cè)向內(nèi)延伸至該第二深層N區(qū)頂面，其中，該第三N區(qū)還包括一第四N+離子布植區(qū)域，位于該第三N區(qū)內(nèi)，該第四P+離子布植區(qū)域緊鄰于該第三N區(qū)的頂面，該第四N+離子布植區(qū)域耦接第一工作電壓；一第四N區(qū)，位于該第一P區(qū)內(nèi)，該第四N區(qū)由該第一P區(qū)頂面相對(duì)于該第三N區(qū)的另一側(cè)向內(nèi)延伸至該第二深層N區(qū)頂面，其中，該第四N區(qū)還包括一第五N+離子布植區(qū)域，位于該第四N區(qū)內(nèi)，該第五N+離子布植區(qū)域緊鄰于該第四N區(qū)的頂面，該第五N+離子布植區(qū)域耦接第一工作電壓；一第三P區(qū)，位于該第一P區(qū)內(nèi)且相鄰有該第三N區(qū)以及該第四N區(qū)，該第三P區(qū)由該第一P區(qū)頂面向內(nèi)延伸至該第二深層N區(qū)頂面，其中，該第三P區(qū)還包括一第三P+離子布植區(qū)域，位于該第三P區(qū)內(nèi)，該第三P+離子布植區(qū)域緊鄰于該第三P區(qū)的頂面且靠近該第四N+離子布植區(qū)域的一側(cè)，該第三P+離子布植區(qū)域耦接該第二觸發(fā)信號(hào)；一第四P+離子布植區(qū)域，位于該第三P區(qū)內(nèi)，該第四P+離子布植區(qū)域緊鄰于該第二P區(qū)的頂面且靠近該第五N+離子布植區(qū)域的一側(cè)，該第四P+離子布植區(qū)域耦接該第二觸發(fā)信號(hào)；一第六N+離子布植區(qū)域，位于該第三P區(qū)內(nèi)且位于該第三P+離子布植區(qū)域與該第四P+離子布植區(qū)域之間，該第六N+離子布植區(qū)域緊鄰于該第二P區(qū)之頂面，該第六N+離子布植區(qū)域耦接第二工作電壓；一第五隔離結(jié)構(gòu)，部分位于該第一P區(qū)內(nèi)，該第五隔離結(jié)構(gòu)緊鄰于該第四N+離子布植區(qū)域與該第三P+離子布植區(qū)域，為用以隔離該第四N+離子布植區(qū)域與該第三P+離子布植區(qū)域；一第六隔離結(jié)構(gòu)，部分位于該第一P區(qū)內(nèi)，該第六隔離結(jié)構(gòu)緊鄰于該第三P+離子布植區(qū)域與該第六N+離子布植區(qū)域，用以隔離該第三P+離子布植區(qū)域與該第六N+離子布植區(qū)域；一第七隔離結(jié)構(gòu)，部分位于該第一P區(qū)內(nèi)，該第七隔離結(jié)構(gòu)緊鄰于該第六N+離子布植區(qū)域與該第四P+離子布植區(qū)域，用以隔離該第六N+離子布植區(qū)域與該第四P+離子布植區(qū)域；以及一第八隔離結(jié)構(gòu)，部分位于該第一P區(qū)內(nèi)，該第八隔離結(jié)構(gòu)緊鄰于該第四P+離子布植區(qū)域與該第五N+離子布植區(qū)域，用以隔離該第四P+離子布植區(qū)域與該第五N+離子布植區(qū)域。
10.一種方法，用以形成雙載子晶體管，該雙載子晶體管的集極與射極分別與一第一工作電壓與一第二工作電壓耦接，當(dāng)靜電放電時(shí)，該雙載子晶體管用以將靜電放電所產(chǎn)生的電流有效排除，當(dāng)未有靜電放電時(shí)，有效隔絕該第一工作電壓與該第二工作電壓，該方法包括在一基底上表面上形成一深層N區(qū)；在該深層N區(qū)之中心區(qū)域形成一P區(qū)；在該P(yáng)區(qū)周?chē)纬森h(huán)狀的一N區(qū)；在該P(yáng)區(qū)上表面由內(nèi)向外依序且間隔嵌有環(huán)狀的一第一隔離結(jié)構(gòu)以及一第二隔離結(jié)構(gòu)；在該第一隔離結(jié)構(gòu)于該P(yáng)區(qū)上表面所環(huán)繞的區(qū)域內(nèi)與該P(yáng)區(qū)上表面周?chē)c該第二隔離結(jié)構(gòu)于該P(yáng)區(qū)上表面所形成的區(qū)域內(nèi)植入一N離子布植區(qū)域；以及在該第一隔離結(jié)構(gòu)與該第二隔離結(jié)構(gòu)于該P(yáng)區(qū)上表面所形成的區(qū)域內(nèi)植入一P離子布植區(qū)域。
全文摘要
本發(fā)明公開(kāi)了一種混合電壓源的靜電放電保護(hù)電路，包括有分別由兩NPN雙載子晶體管對(duì)接的第一雙載子晶體管組、第二雙載子晶體管組與第一檢測(cè)電路以及第二檢測(cè)電路，其中，位于混合電壓源間的第一雙載子晶體管組、第二雙載子晶體管組中的NPN雙載子晶體管將藉由同樣位于電壓源間的第一檢測(cè)電路與第二檢測(cè)電路以決定是否導(dǎo)通，而作為阻隔混合電壓源以及排除混合電壓源間靜電放電所產(chǎn)生的大電流。
文檔編號(hào)H05F3/00GK1612434SQ200310102218
公開(kāi)日2005年5月4日 申請(qǐng)日期2003年10月27日 優(yōu)先權(quán)日2003年10月27日
發(fā)明者葉達(dá)勛, 林永豪, 簡(jiǎn)育生 申請(qǐng)人:瑞昱半導(dǎo)體股份有限公司