專利名稱：數(shù)據(jù)驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種以電流驅(qū)動(dòng)顯示組件的數(shù)據(jù)驅(qū)動(dòng)電路架構(gòu)，尤指一種在數(shù)字模擬轉(zhuǎn)換器輸出端加入一重置電路以改善顯示器最低灰階表現(xiàn)的電路架構(gòu)。
背景技術(shù)：
有機(jī)電激發(fā)光顯示器(Organic Electroluminescence Display，Organic ELDisplay)又稱有機(jī)發(fā)光二極管(Organic Light Emitting Diode，OLED)顯示器，由于具有高亮度、屏幕反應(yīng)速度快、輕薄短小、全彩、無視角差與低耗電量的特性，因此可取代傳統(tǒng)液晶顯示器，而成為新一代便攜式信息產(chǎn)品、移動(dòng)電話、個(gè)人數(shù)字處理器以及便攜式計(jì)算機(jī)普遍使用的顯示裝置。
有機(jī)發(fā)光二極管為一電流驅(qū)動(dòng)組件，其發(fā)光亮度是根據(jù)通過電流的大小來決定，目前有機(jī)發(fā)光顯示器其內(nèi)部的有機(jī)發(fā)光二極管是以陣列方式排列，并通過控制有機(jī)發(fā)光二極管驅(qū)動(dòng)電流的大小，來達(dá)到顯示不同亮度(又稱為灰階值)的效果。而為了驅(qū)動(dòng)這些有機(jī)發(fā)光二極管以產(chǎn)生影像，目前所使用的方法主要可區(qū)分為被動(dòng)式矩陣(Passive Matrix)與主動(dòng)式矩陣(Active Matrix)兩種，其中，又以主動(dòng)矩陣式較能符合大尺寸或是高分辨率顯示的需求。
請參照圖1所示，其為公知技術(shù)一電流驅(qū)動(dòng)顯示組件的整合式數(shù)據(jù)驅(qū)動(dòng)電路架構(gòu)，用以驅(qū)動(dòng)像素陣列100，包含有一電壓位移電路112、一數(shù)字模擬電流轉(zhuǎn)換電路114(Digital to Analog Current Converter，以下簡稱DAC電路)、一水平位移電路(水平位移緩存器)116、一數(shù)據(jù)驅(qū)動(dòng)單元118及垂直位移電路(垂直位移緩存器)120。第一行(column)像素11、12…由數(shù)據(jù)驅(qū)動(dòng)單元118的一取樣/維持(S/H)開關(guān)sw1控制一取樣/維持電路S/H1的數(shù)據(jù)存入及輸出，第二行(column)像素21、22…則由sw2及S/H2驅(qū)動(dòng)，依此類推。
當(dāng)數(shù)字信號(hào)輸入電壓位移電路112調(diào)整電壓準(zhǔn)位后，經(jīng)由DAC電路將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)，接著，水平位移電路116將依序送出SWa、SWb、…、SWj信號(hào)至取樣/維持(S/H)開關(guān)，使模擬信號(hào)利用sw1、sw2、…、swj依次存入S/H1、S/H2、…、S/Hj。存入S/H1、S/H2、…、S/Hj的電流饋入垂直位移電路120正在掃瞄的一列像素內(nèi)。使用此種架構(gòu)由于整個(gè)數(shù)據(jù)驅(qū)動(dòng)電路118共享一組DAC電路114提供的模擬電流，當(dāng)輸入相同灰階的數(shù)字信號(hào)時(shí)，經(jīng)同一組DAC電路114將轉(zhuǎn)換出相同的模擬電流，使畫像品質(zhì)更加均勻。
但此數(shù)據(jù)驅(qū)動(dòng)電路架構(gòu)有一嚴(yán)重的缺點(diǎn)，如圖2所示，由于實(shí)際線路中會(huì)因布線而產(chǎn)生寄生電容124a、124b、…、124j及電阻122a、122b、…、122j，且整個(gè)數(shù)據(jù)驅(qū)動(dòng)電路118共享一組DAC電路114，使寄生電容124a、124b、…、124j、電阻122a、122b、…、122j將嚴(yán)重影響到畫面灰階的表現(xiàn)，尤其是寄生電容124a、124b、…、124j會(huì)造成DAC電路114輸出端儲(chǔ)存電荷，因此距離DAC電路114越遠(yuǎn)，則寄生電容124j越大，畫素的灰階表現(xiàn)也越差。又，若在高灰階后顯示最低灰階，其所受影響的情形最為嚴(yán)重，因?yàn)檩斎胄盘?hào)為高灰階時(shí)，由于寄生電容124a、124b、…、124j的效應(yīng)使DAC電路114輸出端的金屬線上會(huì)儲(chǔ)存一電壓，若之后輸入信號(hào)為最低灰階，經(jīng)DAC電路114轉(zhuǎn)換后得到的模擬電流很小，造成在操作時(shí)間內(nèi)無法將儲(chǔ)存在DAC電路114輸出端的電壓充電或放電到最低灰階時(shí)應(yīng)有的電壓，使最低灰階無法正常顯示。
請參照圖3所示，為了表示上述電路架構(gòu)中寄生電容在高灰階接續(xù)最低灰階時(shí)所造成的影響，故用一測試畫面使高灰階與最低灰階間隔出現(xiàn)，以呈現(xiàn)電路架構(gòu)中寄生電容所造成的缺點(diǎn)。圖3中A是設(shè)定由左至右分為三個(gè)區(qū)塊分別表現(xiàn)出最低灰階、高灰階及最低灰階，掃瞄方向由左至右，如圖標(biāo)在高灰階后接續(xù)最低灰階之處，會(huì)因寄生電容儲(chǔ)存電荷，使最低灰階無法如預(yù)期呈現(xiàn)，且有漸層的現(xiàn)象產(chǎn)生；圖3中B和A相似，掃瞄方向?yàn)橛捎抑磷螅瑯右嘁蚣纳娙莸挠绊?，而在高灰階接續(xù)最低灰階之處有漸層的現(xiàn)象產(chǎn)生；圖三中C是設(shè)定由左至右分為三個(gè)區(qū)塊表現(xiàn)出高灰階、最低灰階及高灰階，掃瞄方向由左至右，在高灰階接續(xù)最低灰階之處，會(huì)因寄生電容儲(chǔ)存電荷，使最低灰階無法如預(yù)期呈現(xiàn)，且有漸層的現(xiàn)象產(chǎn)生；圖三中D和C相似，掃瞄方向?yàn)橛捎抑磷?，同樣亦因寄生電容的影響，而在高灰階接續(xù)最低灰階之處有漸層的現(xiàn)象產(chǎn)生。
因此本發(fā)明將針對(duì)電流驅(qū)動(dòng)顯示組件因線路中寄生電容及寄生電阻的影響，而在高灰階后顯示最低灰階的不佳表現(xiàn)，加以改善，以使顯示組件的最低灰階能正常表現(xiàn)。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種數(shù)據(jù)驅(qū)動(dòng)電路，以改善最低灰階表現(xiàn)，將數(shù)字模擬電流轉(zhuǎn)換電路輸出端加一重置電路，當(dāng)輸入數(shù)據(jù)為最低灰階時(shí)強(qiáng)制將數(shù)字模擬電流轉(zhuǎn)換電路輸出端上電壓重置到最低灰階的電位，以使黑畫面能正常顯示。
一種數(shù)據(jù)驅(qū)動(dòng)電路，用以驅(qū)動(dòng)至少一顯示組件，其中該顯示組件是通過至少一畫素電路及至少一數(shù)據(jù)線連接該驅(qū)動(dòng)電路，其至少包括一數(shù)字模擬電流轉(zhuǎn)換電路，用來將所接收到的數(shù)字信號(hào)轉(zhuǎn)換為一模擬電流信號(hào)；一重置電路，連接于該數(shù)字模擬電流轉(zhuǎn)換電路的輸出端，以將數(shù)字模擬電流轉(zhuǎn)換電路的輸出端電壓重置到一灰階電位；以及多級(jí)數(shù)據(jù)驅(qū)動(dòng)單元，連接于數(shù)字模擬電流轉(zhuǎn)換電路與重置電路的輸出端，用來驅(qū)動(dòng)多個(gè)顯示組件的數(shù)據(jù)線，其中每一級(jí)數(shù)據(jù)驅(qū)動(dòng)單元皆包含一取樣/維持電路，用來接收模擬電流以復(fù)制或再生一電流信號(hào)至對(duì)應(yīng)的數(shù)據(jù)線；及一取樣/維持開關(guān)，連接于數(shù)字模擬電流轉(zhuǎn)換電路以及取樣/維持電路之間，用以控制該級(jí)數(shù)據(jù)驅(qū)動(dòng)單元對(duì)模擬電流進(jìn)行儲(chǔ)存或再生的切換。


圖1為公知技術(shù)一整合式數(shù)據(jù)驅(qū)動(dòng)電路架構(gòu)圖。
圖2為公知技術(shù)一整合式數(shù)據(jù)驅(qū)動(dòng)電路包含寄生電容與寄生電阻架構(gòu)圖。
圖3為公知技術(shù)電路架構(gòu)中寄生電容影響的示意圖。
圖4為本發(fā)明一實(shí)施例數(shù)據(jù)驅(qū)動(dòng)電路架構(gòu)圖。
圖5A、圖5B為本發(fā)明一實(shí)施例重置電路及數(shù)字模擬轉(zhuǎn)換電路示意圖。
圖6A、圖6B為電路數(shù)據(jù)驅(qū)動(dòng)電路應(yīng)用的架構(gòu)圖。
圖7為顯示器灰階電流與時(shí)間的關(guān)系圖。
112電壓位移電路114數(shù)字模擬電流轉(zhuǎn)換電路116水平位移電路118數(shù)據(jù)驅(qū)動(dòng)單元120垂直位移電路115重置電路100像素陣列D0～D5數(shù)字信號(hào) XD0～XD5反相數(shù)字信號(hào)N1 NMOS晶體管 P1～P18PMOS晶體管AND與門OR或門Ir、IDAC電流 C、D曲線122a、122b、…、122j、Rp寄生電阻124a、124b、…、124j、Cp寄生電容sw1、sw2、…、swj取樣/維持(S/H)開關(guān)S/H1、S/H2、…、S/Hj取樣/維持電路Vb1、Vb2、VDD、VRESET電壓具體實(shí)施方式
請參照圖4為本發(fā)明一較佳實(shí)施例的數(shù)據(jù)驅(qū)動(dòng)電路架構(gòu)方塊圖。此數(shù)據(jù)驅(qū)動(dòng)電路應(yīng)用于一電流驅(qū)動(dòng)顯示模塊中，其中顯示模塊至少包含一基板、多個(gè)顯示組件制作于基板的上表面、一背板，將其架設(shè)于基板的上方。
此數(shù)據(jù)驅(qū)動(dòng)電路用以驅(qū)動(dòng)像素陣列100，包含有一電壓位移電路112、一DAC電路114、一重置電路115、一水平位移電路116、一數(shù)據(jù)驅(qū)動(dòng)單元118及垂直位移電路120。第一行(column)像素11、12…由數(shù)據(jù)驅(qū)動(dòng)單元118的一取樣/維持(S/H)開關(guān)sw1控制一取樣/維持電路S/H1的數(shù)據(jù)存入及輸出；第二行(column)像素21、22…則由sw2及S/H2驅(qū)動(dòng)，依此類推。其操作原理與公知技術(shù)相似，故不多加贅述。
而重置電路115將在數(shù)字信號(hào)顯示為最低灰階時(shí)，強(qiáng)制將DAC電路114輸出端的電位重置成一灰階電位VRESET，即強(qiáng)迫DAC電路114的輸出端的電位等于最低灰階時(shí)應(yīng)有的電位，請參照圖5A所示包含重置電路及數(shù)字模擬轉(zhuǎn)換電路示意圖。其中，晶體管P1至P6分別用以產(chǎn)生對(duì)應(yīng)于最低位D0至最高位D5所需的參考電流，這六個(gè)晶體管都由相同的偏壓Vb1所推動(dòng)，但晶體管的信道寬度長度比則依據(jù)對(duì)應(yīng)的位的位置而倍數(shù)增加，因此，其參考電流值的大小由基本的Ir(即2^0)至最大的32倍Ir(即2^5)。
連接晶體管P1至P6下方的電流信道分別是晶體管P7至P12及晶體管P13至P18的源極，其中連接晶體管Pn汲極下方的晶體管為Pn+6與Pn+12(n＝1～6)的源極，以三個(gè)晶體管為一組，共有六組以接收六位的數(shù)字信號(hào)。晶體管P7至P12則分別對(duì)應(yīng)于最低位D0至最高位D5數(shù)據(jù)線，由位D0至D5推動(dòng)晶體管P7至P12的電流匯集于負(fù)載；晶體管P13至P18分別用以產(chǎn)生對(duì)應(yīng)于最低位D0至最高位D5的余額電流，且六個(gè)晶體管都由相同的偏壓Vb2所推動(dòng)，該些余額電流匯集成一模擬電流IDAC并從DAC輸出端流入數(shù)據(jù)驅(qū)動(dòng)單元118。
重置電路是由三個(gè)與門(AND1、AND2、AND3)與一NMOS晶體管N1所組合的邏輯電路，其中AND1與AND2接收反相數(shù)字信號(hào)(XD0～KD5)經(jīng)運(yùn)算后輸出至AND3，再由AND3運(yùn)算后輸出至晶體管N1以決定導(dǎo)通或斷路。
當(dāng)顯示最低灰階時(shí)(數(shù)字信號(hào)D0～D5皆為0，0表示低準(zhǔn)位)，其重置電路輸入端會(huì)接收到反相的數(shù)字信號(hào)(XD0～XD5)且皆為1(此處1表示高準(zhǔn)位，因D0＝0即XD0＝1)，經(jīng)由AND1、AND2、AND3運(yùn)算后，會(huì)輸出一高準(zhǔn)位以驅(qū)動(dòng)晶體管N1(視為通路)，此時(shí)DAC電路114的輸出端的電位等于一電壓VRESET，其中電壓VRESET的電位大小是設(shè)定為最低灰階時(shí)應(yīng)有的電位，即強(qiáng)迫DAC電路114的輸出端的電位等于最低灰階時(shí)應(yīng)有的電位，使線路中的寄生電容充電或放電至VRESET的電位，則畫面將可正常顯示黑畫面。
而當(dāng)顯示其余灰階時(shí)(非最低灰階時(shí))，則六位的數(shù)字信號(hào)(D0～D5)中至少有一不為0，因此重置電路115輸入端所接收到的反相數(shù)字信號(hào)(XD0～XD5)至少有一不為1，經(jīng)由AND1、AND2、AND3運(yùn)算后會(huì)輸出一低準(zhǔn)位，則NMOS晶體管N1不會(huì)被驅(qū)動(dòng)(視為斷路)，所以DAC電路114的輸出端電位將不受重置電路115的影響。
請參閱圖5B，為本發(fā)明另一實(shí)施例重置電路的電路圖。圖中以三個(gè)或門(OR1、OR2、OR3)與一PMOS晶體管組成的重置電路115，其OR1、OR2接收數(shù)字信號(hào)(D0～D5)經(jīng)運(yùn)算后輸出至OR3，再由OR3運(yùn)算后輸出至PMOS晶體管以決定導(dǎo)通或斷路。
其中上述兩個(gè)實(shí)施例的重置電路分別以多個(gè)與門和或門與晶體管組成，在其它情形下，我們也可用任何種類邏輯門與電子組件組成相同功能的重置電路替換上述兩個(gè)實(shí)施例。
請參閱圖6A，圖6A為公知技術(shù)電路數(shù)據(jù)驅(qū)動(dòng)電路架構(gòu)，利用此電路架構(gòu)，設(shè)定一些組件數(shù)值及寄生電容CP＝5pF和寄生電阻RP＝2kΩ，以程序仿真實(shí)際操作情形，進(jìn)而得到圖7曲線C。圖6B為本發(fā)明一實(shí)施例數(shù)據(jù)驅(qū)動(dòng)電路架構(gòu)，利用此電路架構(gòu)，設(shè)定一些組件數(shù)值及寄生電容CP＝5pF和寄生電阻RP＝2kΩ，以程序仿真實(shí)際操作情形，進(jìn)而得到圖7曲線D。
圖7為顯示器灰階電流與時(shí)間的關(guān)系圖。顯示器應(yīng)用公知技術(shù)電路與本發(fā)明電路由最低灰階依序至最高灰階電流與時(shí)間的仿真結(jié)果，由圖中圈選處可看出顯示器灰階表現(xiàn)，在最高灰階后接續(xù)顯示最低灰階時(shí)，于公知技術(shù)電路中因無法克服寄生電容與寄生電阻的效應(yīng)，使得其電流大小無法降至近乎零電流(最低灰階時(shí)的應(yīng)有電流大小)，導(dǎo)致顯示器的最低灰階表現(xiàn)不佳；而顯示器使用在本發(fā)明的驅(qū)動(dòng)電路后，可看出于最高灰階后接續(xù)顯示最低灰階時(shí)，電流大小明顯改善許多，可達(dá)到近乎于零電流，有效的改善電路中寄生電容及寄生電阻所造成的影響，使顯示器可正常表現(xiàn)最低灰階。
本發(fā)明是在顯示器的數(shù)字模擬電流轉(zhuǎn)換電路輸出端連接一重置電路，以使顯示器畫面在顯示最低灰階時(shí)有較佳的表現(xiàn)，尤其在最高灰階后接續(xù)顯示最低灰階時(shí)，能夠正常的表現(xiàn)出黑畫面；不似公知技術(shù)于最高灰階后接續(xù)顯示最低灰階時(shí)有漸層的現(xiàn)象發(fā)生。故本發(fā)明的驅(qū)動(dòng)電路在以電流驅(qū)動(dòng)的顯示器中，皆可達(dá)到此一效果，讓顯示器在最低灰階時(shí)有更佳的表現(xiàn)。
本發(fā)明雖以較佳實(shí)例闡明如上，然其并非用以限定本發(fā)明精神與發(fā)明實(shí)體僅止于上述實(shí)施例。對(duì)熟悉此項(xiàng)技術(shù)者，當(dāng)可輕易了解并利用其它組件或方式來產(chǎn)生相同的功效。是以，在不脫離本發(fā)明的精神與范圍內(nèi)所作的修改，均應(yīng)包含在本發(fā)明的權(quán)利要求內(nèi)。
權(quán)利要求
1.一種數(shù)據(jù)驅(qū)動(dòng)電路，用以驅(qū)動(dòng)至少一顯示組件，其中該顯示組件是由至少一畫素電路及至少一數(shù)據(jù)線連接該驅(qū)動(dòng)電路，其特征在于，至少包括一數(shù)字模擬電流轉(zhuǎn)換電路，用來將所接收到的數(shù)字信號(hào)轉(zhuǎn)換為一模擬電流信號(hào)；一重置電路，連接于數(shù)字模擬電流轉(zhuǎn)換電路的輸出端，以將數(shù)字模擬電流轉(zhuǎn)換電路的輸出端電壓重置到一灰階電位；以及多級(jí)數(shù)據(jù)驅(qū)動(dòng)單元，連接于數(shù)字模擬電流轉(zhuǎn)換電路與重置電路的輸出端，用來驅(qū)動(dòng)多個(gè)顯示組件的數(shù)據(jù)線，其中每一級(jí)數(shù)據(jù)驅(qū)動(dòng)單元皆包含一取樣/維持電路，用來接收模擬電流以復(fù)制或再生一電流信號(hào)至對(duì)應(yīng)的數(shù)據(jù)線；及一取樣/維持開關(guān)，連接于數(shù)字模擬電流轉(zhuǎn)換電路以及取樣/維持電路之間，用以控制該級(jí)數(shù)據(jù)驅(qū)動(dòng)單元對(duì)模擬電流進(jìn)行儲(chǔ)存或再生的切換。
2.如權(quán)利要求1所述的數(shù)據(jù)驅(qū)動(dòng)電路，其特征在于，更包含一電壓位移電路，連接于數(shù)字電流轉(zhuǎn)換電路之前，用來調(diào)整數(shù)字信號(hào)的電位。
3.如權(quán)利要求1所述的數(shù)據(jù)驅(qū)動(dòng)電路，其特征在于，所述顯示組件為一有機(jī)發(fā)光二極管、一有機(jī)高分子發(fā)光二極管、以及以電流驅(qū)動(dòng)的顯示組件。
4.如權(quán)利要求1所述的數(shù)據(jù)驅(qū)動(dòng)電路，其特征在于，所述數(shù)字模擬電流轉(zhuǎn)換電路為一電流調(diào)節(jié)式數(shù)字模擬電流轉(zhuǎn)換電路。
5.如權(quán)利要求1所述的數(shù)據(jù)驅(qū)動(dòng)電路，其特征在于，所述重置電路是以多個(gè)邏輯門與電子組件組成的邏輯電路。
6.如權(quán)利要求5所述的數(shù)據(jù)驅(qū)動(dòng)電路，其特征在于，所述多個(gè)邏輯門為與門，所述開關(guān)組件為一晶體管，組成所述重置電路。
7.如權(quán)利要求5所述的數(shù)據(jù)驅(qū)動(dòng)電路，其特征在于，所述多個(gè)邏輯門為或門，所述開關(guān)組件為一晶體管，組成所述重置電路。
8.如權(quán)利要求1所述的數(shù)據(jù)驅(qū)動(dòng)電路，其特征在于，所述灰階為最低灰階。
9.一種電流驅(qū)動(dòng)的顯示模塊，其特征在于，至少包含一基板；多個(gè)顯示組件，制作于基板上表面，其中每一顯示組件是由至少一畫素電路及至少一數(shù)據(jù)線連接一驅(qū)動(dòng)電路，而該驅(qū)動(dòng)電路至少包括一數(shù)字模擬電流轉(zhuǎn)換電路，用來將所接收到的數(shù)字信號(hào)轉(zhuǎn)換為一模擬電流信號(hào)；一重置電路，連接于數(shù)字模擬電流轉(zhuǎn)換電路輸出端，以將該數(shù)字模擬電流轉(zhuǎn)換電路輸出端電壓重置到一灰階電位；以及多級(jí)數(shù)據(jù)驅(qū)動(dòng)單元，連接于數(shù)字模擬電流轉(zhuǎn)換電路與重置電路連接處，用來驅(qū)動(dòng)多個(gè)顯示組件的數(shù)據(jù)線，每一級(jí)數(shù)據(jù)驅(qū)動(dòng)單元皆包含一取樣/維持電路，用來接收模擬電流以復(fù)制或再生一電流信號(hào)至對(duì)應(yīng)的數(shù)據(jù)線；及一取樣/維持開關(guān)，連接于數(shù)字模擬電流轉(zhuǎn)換電路以及取樣/維持電路之間，用來使該級(jí)數(shù)據(jù)驅(qū)動(dòng)單元于一轉(zhuǎn)換儲(chǔ)存階段及一再生持續(xù)階段之間作切換；以及一背板，將其基板倒置架設(shè)于上方。
10.如權(quán)利要求9所述的電流驅(qū)動(dòng)的顯示模塊，其特征在于，所述灰階為最低灰階。
全文摘要
一種數(shù)據(jù)驅(qū)動(dòng)電路，用以驅(qū)動(dòng)至少一顯示組件，其至少包括一數(shù)字模擬電流轉(zhuǎn)換電路；一重置電路，連接于數(shù)字模擬電流轉(zhuǎn)換電路的輸出端，以將數(shù)字模擬電流轉(zhuǎn)換電路的輸出端電壓重置到一灰階電位；以及多級(jí)數(shù)據(jù)驅(qū)動(dòng)單元，連接于數(shù)字模擬電流轉(zhuǎn)換電路與重置電路的輸出端，用來驅(qū)動(dòng)多個(gè)顯示組件的數(shù)據(jù)線，其中每一級(jí)數(shù)據(jù)驅(qū)動(dòng)單元皆包含一取樣/維持電路及一取樣/維持開關(guān)。本發(fā)明可使顯示器畫面在顯示最低灰階時(shí)有較佳的表現(xiàn)，尤其在最高灰階后接續(xù)顯示最低灰階時(shí)，能夠正常的表現(xiàn)出黑畫面。
文檔編號(hào)H05B33/08GK1862641SQ20051006915
公開日2006年11月15日 申請日期2005年5月11日 優(yōu)先權(quán)日2005年5月11日
發(fā)明者黃惠雅 申請人:友達(dá)光電股份有限公司