專利名稱：記憶卡元件構(gòu)裝方法
技術(shù)領(lǐng)域：
本發(fā)明涉及了一種記憶卡組件構(gòu)裝方法，尤指一種可將芯片與被動組件在一次制程完成封裝的記憶卡組件構(gòu)裝方法。
背景技術(shù)：
由于許多消費性電子產(chǎn)品高度數(shù)字化的結(jié)果，使記憶卡成為重要的資料儲存媒體，與一般電子產(chǎn)品相同，小型化亦為消費性電子產(chǎn)品開發(fā)上必須堅持的不變方向。此需求連帶的促使記憶卡必須配合此種需求，而記憶卡欲符合此種需求，除了記憶卡本身在開發(fā)時即必須考慮此趨勢之外，更需要其它技術(shù)的配合，例如“構(gòu)裝”就是重要的一環(huán)。
基本上，電子構(gòu)裝產(chǎn)業(yè)原來必須支持電子產(chǎn)品開發(fā)的需求，以便使速度不斷提升的集成電路能夠有效而充分地發(fā)揮其功能，并使不斷推出的電子產(chǎn)品能符合輕薄短小的發(fā)展趨勢。由于筆記型計算機、個人數(shù)字助理(PDA)、個人無線通信系統(tǒng)及記憶卡等薄型電子產(chǎn)品的普及，使得所采用的半導(dǎo)體組件，不得不采用薄型封裝，因此引腳插入型封裝逐漸被高度在1.27mm以下的塑料封裝所取代，一般而言，針對裸芯片(Chip)進行封裝以構(gòu)成電子組件的制程稱為第一層次的構(gòu)裝，藉由打線(Wire Bonding)、覆晶接合(Flip Chip)、或卷帶接合(Tape AutomaticBonding；簡稱TAB)等技術(shù)，使其I/O由封裝體的線路延伸出來。
至于第二層次的構(gòu)裝，則是針對將構(gòu)裝完成的集成電路粘著到印刷電路板上的過程而言，其粘著方式有導(dǎo)通孔(PTH)及表面粘著技術(shù)(SMT)，目前表面粘著技術(shù)已成為此領(lǐng)域的主流。而第一層級與第二層級的分界也隨著構(gòu)裝技術(shù)的不斷進步而日趨模糊，例如所謂的DCA(Direct Chip Attach)技術(shù)即是將裸芯片直接粘著在印刷電路板上(例如如COB)，然后再以封膠保護芯片，如此一來，即可省去了第一層級的構(gòu)裝。
目前記憶卡的構(gòu)裝即是采取此作法，將裸芯片直接粘著在基板上，再以封膠密封后而完成構(gòu)裝。然而，有些記憶卡基板上構(gòu)裝的組件并不僅僅止于內(nèi)存、控制器等集成電路而已，尚且包含少數(shù)的被動組件，例如電阻、電容及電感等，而這些被動組件的構(gòu)裝如前揭所述，采用表面粘著技術(shù)安裝在記憶卡基板上，其意味著記憶卡必須采用兩種完全不同的技術(shù)，分別以DCA技術(shù)安裝裸芯片，以SMT安裝被動組件，才能完成構(gòu)裝，因此不論就效率或成本而言都是非常不經(jīng)濟的。

發(fā)明內(nèi)容
由上述可知，既有記憶卡的構(gòu)裝，就集成電路而言，雖可采用薄型封裝以縮小尺寸及厚度，并可將裸芯片直接粘著在基板上以有效整合第一/第二層次的封裝，但為了安裝少數(shù)的被動組件仍然必須透過另一粘著技術(shù)來達成，而影響了制程效率與成本。
本發(fā)明要解決的技術(shù)問題是提供一種記憶卡的封裝方法，其可在一次制程中完成芯片與被動組件的構(gòu)裝，從而有效提升效率及降低成本。
為解決上述問題，本發(fā)明記憶卡元件構(gòu)裝方法包括下列步驟提供一個基板，并使該基板上制作有線路、輸出入接點及復(fù)數(shù)的芯片(chip)焊墊；提供至少一個芯片及一個以上的芯片式被動組件，并在前述基板上執(zhí)行裝晶(die bond)步驟；執(zhí)行芯片接合，使芯片、芯片式被動組件分別與基板上的焊墊及線路接合；在芯片及被動組件外形成封膠層。
前述的芯片接合步驟是以打線(wire bonding)方式達成。
前述的芯片式被動組件指電阻、電容及電感等組件。
與現(xiàn)有技術(shù)相比，本發(fā)明記憶卡元件構(gòu)裝方法的有益效果為在前述封裝方法中，由于采用了芯片式被動組件，在被動組件可以基板上構(gòu)裝芯片的同時，即同步完成安裝，因而可在一次制程中完成芯片與被動組件的安裝，無須因為安裝少數(shù)被動組件而進行另一組件粘著技術(shù)。


圖1是用以揭示本發(fā)明一個較佳實施例步驟中使用的基板示意圖；圖2是揭示前述實施例在基板上進行裝晶步驟的示意圖；
圖3是揭示前述實施例在基板上進行芯片接合的示意圖；圖4是利用本發(fā)明一個實施例完成芯片及被動組件構(gòu)裝的SD記憶卡基板平面圖；圖5是利用本發(fā)明又一個實施例完成芯片及被動組件構(gòu)裝的記憶卡基板剖視圖。
主要組件符號說明10基板 11、12焊墊20芯片 21、31焊墊30被動組件 40封膠50基板 51輸出入接點52芯片 53被動組件54控制器60基板61絕緣層62蒸鍍線路具體實施方式
有關(guān)本發(fā)明之一較佳實施例，其具體步驟請配合參閱圖1所示首先提供一個基板10，該基板10上預(yù)先制作有線路、輸出入接點(本圖中未示出)及復(fù)數(shù)的焊墊11、12；其中輸出入接點符合記憶卡的協(xié)議標(biāo)準(zhǔn)；又如圖2所示，完成前述基板制作后，即提供至少一個芯片20及一個以上的被動組件30，其中，該芯片20為內(nèi)存、控制器等組件，被動組件30則可為電阻、電容、電感等，惟均為芯片形式(chipset type)；隨后在前述基板10上一一執(zhí)行裝晶(die bond)步驟；接著執(zhí)行芯片接合步驟，就一般集成電路構(gòu)裝技術(shù)中的芯片接合技術(shù)至少有打線(wire bonding)、卷帶式(TAB)及覆晶接合(flip chip)等方式，就記憶卡的特性可使用打線方式將芯片20及芯片式被動組件30分別與基板10上的焊墊11、12接合；在本實施例中，采用打線(wire bonding)方式，因此在芯片20的表面及被動組件30在電氣特性上所定義的兩端處分別制作有焊墊21、31，再利用打線方式令金線或鋁線的一端接合在芯片20、被動組件30上的焊墊21、31，另端則接合在基板10上的焊墊11、12或線路。
值得特別一提的是，本發(fā)明是令電阻、電感、電容等被動組件為一個芯片形式，其具有與裸芯片相同的電連接特性，意即被動組件30兩端設(shè)有焊墊31，可供以打線方式與基板10上的焊墊12接合，由于包含裸芯片、被動組件等所有的組件都是在一次封裝制程中完成，無須因安裝少量被動組件而進行另一制程，故就制造效率而言可大幅提升。
當(dāng)芯片20及被動組件30在基板10上完成芯片接合后，該芯片20及被動組件30即已完成與基板10上所設(shè)線路、輸出入接點的一切電連接關(guān)系，在此之后即如圖3所示，即進一步在芯片20及被動組件30上形成封膠層40，隨即完成記憶卡基板的構(gòu)裝。
如圖4所示，披露了一個SD記憶卡的基板50，其一端制作有線路、輸出入接點51，并已利用前述方法完成芯片52(閃存)、被動組件53及控制器54的構(gòu)裝，在完成前述構(gòu)裝制程后，可進一步進行模造制程以完成該記憶卡的外殼，隨即完成一個記憶卡的制作。
本發(fā)明的另一較佳實施例，則包括下列步驟提供至少一個芯片及一個以上的芯片式被動組件，該芯片與芯片式被動組件之一表面上具有相同電連接特性的I/O焊墊；令前述芯片及芯片式被動組件的I/O焊墊朝上而固定于一個基板上；制作金屬線路以連接芯片與芯片式被動組件的I/O焊墊，具體作法可采取鍍膜方達成，鍍膜技術(shù)即可采取蒸鍍或電鍍方式；其可先在基板及其上的芯片、芯片式被動組件表面覆設(shè)一個光阻，又轉(zhuǎn)移線路圖案至光阻上，接著進行蝕刻，使芯片與芯片式被動組件上的I/O焊墊露出，接著進行鍍膜，在光阻的蝕刻區(qū)域以蒸鍍或電鍍方式鍍上金屬膜而形成線路，這些線路將連接芯片與芯片式被動組件上對應(yīng)的I/O焊墊，藉此取代傳統(tǒng)封裝制程中的打線步驟；而前述鍍膜步驟可視實際需要重復(fù)實施，直至芯片與芯片式被動組件上的I/O焊墊全部完成電連接；經(jīng)完成前述步驟后，在基板、芯片、被動組件及其上的線路表面形成絕緣層，隨即完成封裝。
在前述實施例中，該含有被動組件的記憶卡組件也是在無塵室中的一次封裝制程中完成封裝。
如圖5所示，根據(jù)前述方法所構(gòu)成記憶卡組件構(gòu)造的一個可行實施例，芯片20與芯片式被動組件30以I/O焊墊21、31朝上的方式被固定在一個基板60上，芯片20與被動組件30間并形成有絕緣層61，相對應(yīng)的芯片20與被動組件30的焊墊21、31上形成有蒸鍍線路62以相互電連接，藉此亦可在一次制程中完成記憶卡組件的構(gòu)裝。
由上述可知，本發(fā)明主要在基板上構(gòu)裝芯片時，以同一制程完成被動組件的安裝，該芯片與被動組件的構(gòu)裝可在同一制程中完成，主要在于采用芯片式被動組件，由于被動組件為芯片形式，其具有與芯片相同性質(zhì)的電連接接口，因而使其構(gòu)裝流程可與芯片完全同步，亦即在芯片構(gòu)裝制程完成后，亦已同時完成被動組件的安裝，而無須透過另一個粘著技術(shù)來達成，由此，不僅制程效率得以提高，也可相對地降低生產(chǎn)成本。
權(quán)利要求
1.一種記憶卡組件構(gòu)裝方法，包括下列步驟提供一個基板，并使該基板上制作有線路、輸出入接點及復(fù)數(shù)的芯片焊墊；提供至少一個芯片及一個以上的芯片式被動組件，其中芯片式被動組件具有與芯片相同的電連接接口，并在前述基板上執(zhí)行裝晶步驟；執(zhí)行芯片接合，使芯片、芯片式被動組件分別與基板上的焊墊及線路接合；在芯片及被動組件外形成封膠層。
2.如權(quán)利要求1所述的記憶卡組件構(gòu)裝方法，該芯片接合步驟是以打線方式達成。
3.如權(quán)利要求1或者2所述的記憶卡組件構(gòu)裝方法，該芯片為內(nèi)存芯片、控制器芯片。
4.如權(quán)利要求1或者2所述的記憶卡組件構(gòu)裝方法，該被動組件指電阻、電容及電感等組件。
5.一種記憶卡組件構(gòu)裝方法，包括下列步驟提供至少一個芯片及一個以上的芯片式被動組件，該芯片與芯片式被動組件之一表面上具有相同電連接特性的I/O焊墊；令前述芯片及芯片式被動組件的I/O焊墊朝上而固定于一個基板上；制作金屬線路以連接芯片與芯片式被動組件的I/O焊墊；在基板、芯片、被動組件及其上的線路表面形成絕緣層以完成封裝。
6.如權(quán)利要求5所述的記憶卡組件構(gòu)裝方法，該金屬線路制作采取鍍膜方式達成。
7.如權(quán)利要求6所述的記憶卡組件構(gòu)裝方法，該鍍膜為由蒸鍍或電鍍方式形成。
8.如權(quán)利要求5至7所述的任意一種記憶卡組件構(gòu)裝方法，該芯片為內(nèi)存芯片、控制器芯片。
9.如權(quán)利要求5至7所述的任意一種記憶卡組件構(gòu)裝方法，該被動組件指電阻、電容及電感等組件。
全文摘要
本發(fā)明公開了一種記憶卡組件構(gòu)裝方法，令一個基板制作有線路、輸出入接點及復(fù)數(shù)的芯片(chip)焊墊，又提供了至少一個芯片及一個以上的芯片式被動組件，并在前述基板上完成裝晶(die bond)，再接著以打線(wire bonding)進行接合，使芯片與被動組件分別與基板上的焊墊及線路接合，接著在芯片及被動組件外形成封膠層，隨即完成封裝；由于本發(fā)明采用芯片式被動組件，其與裸芯片具有相同的接合特性，故利用前述封裝方式可在一次制程中完成芯片與被動組件的安裝，無須因基板上安裝少數(shù)被動組件的需要而進行另一個組件安裝制程。
文檔編號H05K3/30GK1897018SQ20051008500
公開日2007年1月17日 申請日期2005年7月15日 優(yōu)先權(quán)日2005年7月15日
發(fā)明者莊品洋, 劉明輝, 黃文能 申請人:威剛科技股份有限公司, 八達創(chuàng)新科技股份有限公司