專利名稱：具有多層結(jié)構(gòu)之埋入式電容核的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有多層結(jié)構(gòu)之埋入式電容核，以及具有多層結(jié)構(gòu)之埋入式核的制造方法，尤其涉及一種可以嵌入在印刷電路板內(nèi)的埋入式電容核。
背景技術(shù)：
電容為能夠儲存或吸收電荷的電子裝置。利用電荷儲存容量，電容在電子電路的設(shè)計與運作當中具有廣泛的應(yīng)用，其中包括集成電路(IC)。例如，IC本身可包含一些耦合于其它組件的電容進行IC的運作，例如信號處理。除了內(nèi)部電容之外，IC亦可依賴外部電容來穩(wěn)定電源供應(yīng)，吸收不想要的波動，或是降低信號干擾或噪聲。例如，安裝在印刷電路板(PCB)上的IC可以耦合于陶瓷電容，其亦安裝在PCB上用于許多種目的之一，且上述這些電容可使用已知的表面黏著技術(shù)(SMT)進行安裝。另外，其它種類的電容可以安裝在電路板上或是在其中，并耦合于IC來提供如同那些SMT電容類似的效果。
IC與外部電容之間的耦合通常是由建立布線路徑而達到，其與IC本身內(nèi)部的耦合相比較而言，會有顯著的長度。在某些應(yīng)用中，線圈或窄路徑的長度會由該路徑本身產(chǎn)生電感，造成會影響IC信號或運作之不想要的電感效應(yīng)。此外，SMT電容雖然尺寸較小，其亦受限于其電容范圍，以及其能夠處理的信號頻率，或是兩者皆受限。利用電子電路及其它組件的速度增加，裝置的尺寸以及PCB空間的減小，若要找出能夠滿足設(shè)計之SMT電容即成為一種挑戰(zhàn)。此外，安裝在PCB上的SMT電容即需要某些電路板空間，并限制了其它裝置可使用的電路板空間。利用IC中增加的終端以及密集安排的終端，用于耦合該IC到外部電容之連線設(shè)計亦會面臨其它挑戰(zhàn)。
因此，其需要提供一種電容裝置，其能夠被嵌入到其它結(jié)構(gòu)中，例如電路板。其亦需要提供一種具有一些電容元件的設(shè)計，其可具有不同的共振頻率以提供用于噪聲抑制之頻率頻寬，或是可實施其它的應(yīng)用。其亦需要降低由IC到外部裝置(例如電容或電容-電感網(wǎng)絡(luò))之布線路徑。

發(fā)明內(nèi)容
符合本發(fā)明之范例可以提供一種埋入式電容裝置。該埋入式電容裝置可包括由第一犧牲基板轉(zhuǎn)換的第一導電薄膜之第一導電圖案；由第二犧牲基板轉(zhuǎn)換的第二導電薄膜之第二導電圖案；以及該第一導電圖案與該第二導電圖案之間的第一介電膜，該第一導電圖案與該第二導電圖案由該第一介電膜之相反側(cè)嵌入到該第一介電膜當中，且該第一介電膜之部分可夾在該第一導電圖案與該第二導電圖案之間。
符合于本發(fā)明之另一范例提供一種形成電容裝置之方法。該方法可包括提供包含第一金屬基板的第一載板；形成第一導電圖案在該第一金屬基板上的一部分，其中該第一導電圖案比該第一金屬基板要??；提供包含第二金屬基板的第二載板；形成第二導電圖案在該第二金屬基板上的一部分，其中該第二導電圖案比該第二金屬基板要??；將該第一載板與該第二載板結(jié)合于至少該第一導電圖案與該第二導電圖案之間第一介電膜，其中該第一與第二導電圖案被嵌入到該第一介電膜當中；以及移除該第一載板與該第二載板而提供該電容裝置。
根據(jù)本發(fā)明之范例之埋入式電容核可包括第一組電容裝置、第二組電容裝置，及在該第一組電容裝置與該第二組電容裝置之間的層間介電膜。該第一組電容裝置包括第一導電圖案，其包含至少兩個導電電極；第二導電圖案，其包含至少兩個導電電極，其對應(yīng)于該第一導電圖案之兩個導電電極；以及第一介電膜位于該第一導電圖案與該第二導電圖案之間，該第一導電圖案與該第二導電圖案皆嵌入到該第一介電膜當中，且該第一介電膜之部分可夾在該第一導電圖案與該第二導電圖案之間。該第二組電容裝置包括第三導電圖案，其包含至少兩個導電電極；第四導電圖案，其包含至少兩個導電電極，其對應(yīng)于該第四導電圖案之兩個導電電極；以及第二介電膜位于該第三導電圖案與該第四導電圖案之間，該第三導電圖案與該第四導電圖案皆嵌入到該第二介電膜當中，且該第二介電膜之部分可夾在該第三導電圖案與該第四導電圖案之間。在一范例中，該埋入式電容核嵌入在電路板之內(nèi)，且該第一或第二導電圖案之導電電極當中至少一個電極電氣耦合到該第三或第四導電圖案之導電電極當中至少一個電極。
符合于本發(fā)明之一范例提供一種形成埋入式電容核之方法。該方法包括形成第一導電圖案，其包含在第一載板上至少兩個導電電極；形成第二導電圖案，其包含在第二載板上至少兩個導電電極，其中該第二導電圖案之兩個導電電極對應(yīng)于該第一導電圖案之兩個導電電極；將該第一載板與該第二載板結(jié)合于位于至少該第一導電圖案與該第二導電圖案之間的第一介電膜；移除該第一載板與該第二載板；形成第三導電圖案，其包含在第三載板上至少兩個導電電極；形成第四導電圖案，其包含在第四載板上至少兩個導電電極，其中該第四導電圖案之兩個導電電極對應(yīng)于該第三導電圖案之兩個導電電極；將該第三載板與該第四載板結(jié)合于位于至少該第三導電圖案與該第四導電圖案之間的第二介電膜；移除該第三載板與該第四載板；以及結(jié)合該第一、第二、第三及第四導電圖案，該第二導電圖案與該第三導電圖案在其間具有層間介電膜。在一范例中，該埋入式電容核嵌入在電路板之內(nèi)，且該第一或第二導電圖案之導電電極當中至少一個電極電氣耦合到該第三或第四導電圖案之導電電極當中至少一個電極。
符合于本發(fā)明之范例可允許導體被固定在介電層中，并可提供薄型電容核。符合本發(fā)明之范例亦可允許該電容核被放置在靠近或鄰接于電路板的電源布線層與接地布線層。符合本發(fā)明另一范例提供了具有至少一個埋入式電容核之印刷電路板。該埋入式電容核包括第一組電容、第二組電容、及該第一組電容與該第二組電容之間的層間介電膜。該第一組電容包括第一導電圖案，其包含至少兩個導電電極；第二導電圖案，其包含至少兩個導電電極，其對應(yīng)于該第一導電圖案之兩個導電電極；以及位于該第一導電圖案及該第二導電圖案之間的第一介電膜，該第一導電圖案與該第二導電圖案嵌入在該第一介電膜當中，而該第一介電膜之部分即夾在該第一導電圖案與該第二導電圖案之間；該第二組電容包括第三導電圖案，其包含至少兩個導電電極；第四導電圖案，其包含對應(yīng)于該第四導電圖案之兩個導電電極之至少兩個導電電極；以及位于該第三導電圖案及該第四導電圖案之間的第二介電膜，該第三導電圖案與該第四導電圖案嵌入在該第二介電膜當中，而該第二介電膜之部分即夾在該第三導電圖案與該第四導電圖案之間。在一范例中，該埋入式電容核嵌入在電路板之內(nèi)，且該第一或第二導電圖案之導電電極當中至少一個電極電氣耦合到該第三或第四導電圖案之導電電極當中至少一個電極。
符合本發(fā)明另一范例提供了包括至少一個埋入式電容核之印刷電路板，每個埋入式電容核包括多層導電圖案，其每個圖案具有多個導電電極，，并被嵌入到至少一層介電層中，該多層的導電圖案被堆疊在一起而提供至少一個電容。


參照附圖，即可更佳了解本發(fā)明之摘要以及上文詳細說明。為達本發(fā)明之說明目的，各附圖里表示有現(xiàn)屬較佳之各具體實施例。然應(yīng)了解本發(fā)明并不限于所繪之精確排置方式及設(shè)備裝置。在各附圖中圖1所示為用于耦合IC到外部解耦電容之范例性組態(tài)的橫截面圖；圖2所示為在PCB內(nèi)形成導電層之范例性結(jié)構(gòu)的橫截面圖；圖3所示為埋入式電容核之范例的橫截面圖；圖4所示為兩個獨立核之獨立電極的橫截面圖；圖5A至圖5G所示為形成埋入式電容核之范例的橫截面圖；圖6所示為提供電容耦合到IC之范例的橫截面圖；圖7所示為提供埋入式電容核耦合到IC之范例的橫截面圖；以及圖8所示為提供埋入式電容核耦合到IC之另一范例的橫截面圖。
主要元件標記說明2集成電路
2a集成電路2b集成電路4 印刷電路板6a上方層6b底層10第一組電容10a 層間介電膜12第一導電圖案12c 第一載板14第二導電圖案14c 第二載板16介電膜20第二組電容22第三導電圖案22c 第三載板24第四導電圖案24c 第四載板26介電膜90電容100 埋入式電容核200 印刷電路板210 埋入式電容核210a 電源布線層210b 接地布線層300 印刷電路板310 埋入式電容核310a 電源布線層310b 接地布線層320 埋入式電容核
320a電源布線層320b接地布線層400a集成電路400b集成電路具體實施方式
本發(fā)明之范例包括埋入式電容核，其可包括由導電圖案所形成的多層電容結(jié)構(gòu)。該埋入式核可以嵌入在PCB之內(nèi)，做為埋入式解耦電容(EDC，″Embedded Decoupling Capacitor″)。本發(fā)明之范例亦包括形成埋入式電容核之方法。在某些范例中，一個或多個埋入式電容核，其每一個包含一個或多個電容，即可做為IC之EDC，在某些應(yīng)用中可降低該IC之電源/接地彈回或信號噪聲。本發(fā)明之范例亦可包括在PCB中加入一個或多個埋入式電容核，例如放置一個或多個埋入式電容核在具有多層布線網(wǎng)絡(luò)之PCB的某些位置中。
此外，符合本發(fā)明之范例可提供一種電容裝置，其具有高介電常數(shù)介電層，其將導體由該介電層的相反側(cè)埋入，藉此提供電容裝置在上述這些導體之間的短距離，以及具有高電容。在一些范例中，該電容裝置可以嵌入在基板或印刷電路板中，做為多種應(yīng)用之電容核。符合本發(fā)明之一些范例亦可提供一些具有不同共振頻率之電容，以提供廣范圍的頻率頻寬，其可用于噪聲抑制或其它應(yīng)用。一些范例亦提供電容，其可將導體由高介電常數(shù)介電層之相反側(cè)埋入，嵌入在電路基板或印刷電路板中，以降低由一個或多個IC到外部裝置(例如電容或電容-電感網(wǎng)絡(luò))之布線路徑。
在IC的設(shè)計中，電流流經(jīng)電源、接地及其它信號終端。不幸地是，由于電源/接地彈回及電壓/電流切換噪聲會造成錯誤信號。適當?shù)耐獠侩娐?例如解耦電容電路)可以分散或解耦在電源終端處的彈回或信號噪聲，以最小化電路運作中不想要的效應(yīng)。不想要的電源終端彈回或信號噪聲之降低或移除可以降低由IC或系統(tǒng)所造成的電磁干擾(EMI)，其會對其它周遭電路或系統(tǒng)造成影響。
圖1所示為IC 2之外部解耦電容組態(tài)之范例，其可安裝在PCB 4之上。請參照圖1，IC 2的一組或多組電源或信號終端可以耦合到一個或多個外部電容回路。例如，IC 2的電源終端VDD可以連線到連接于PCB 4之下方布線層之電容節(jié)點，而IC 2的接地終端VG可以連線到連接于PCB4之上方布線層之另一電容節(jié)點。但是，對于某些應(yīng)用，所例示的組態(tài)會具有與電容長布線路徑所造成過多的電感，而電感效應(yīng)會影響外部電容對于某些例子中可以降低不想要之接地或電源彈回時的效果。
下表1所示為一范例性PCB之規(guī)格。
表1范例性PCB電氣規(guī)格

如所例示，通過該PCB之布線路徑的阻抗之范圍在約54到60歐姆之間。但是，為了達到適當?shù)淖杩箍刂疲揚CB布線路徑或疊層必須適當?shù)卦O(shè)計來保持適當?shù)淖杩刮粶?。傳統(tǒng)的多層布線以控制阻抗之設(shè)計對于一般的電路信號為恰當，但對于電源電流則否。圖2所示為在PCB內(nèi)形成導電層之范例性結(jié)構(gòu)。請參照圖2，接地層可加入到該PCB之上方部分以耦合該接地終端，而電壓層可加入到該PCB之下方部分以耦合于上述這些電源終端之一。
圖3所示為埋入式電容核100的范例。如此范例中所示，埋入式電容核100可包括多重子結(jié)構(gòu)，其每一個可包含一組電容。例如，埋入式電容核100可包括第一組電容10、第二組電容20，一直到第N組電容90，在此范例中其每一個皆包含一組電容。請參照圖3，第一組電容10可包括第一導電圖案12，其具有兩個或多個導電電極，而第二導電圖案14，其亦具有兩個或多個導電電極，其可對應(yīng)于第一導電圖案12的那兩個導電電極。于兩個導電圖案12與14之間有第一介電膜16，其可包含有機材料。在某些范例中，術(shù)語“對應(yīng)于”涵蓋功能性對應(yīng)，例如兩個電極之間的互動，或?qū)嶓w對應(yīng)，例如兩個電極之實體位置或大小。類似于第一組電容10，第二組電容20可包括第三導電圖案22，其具有兩個或多個導電電極，及第四導電圖案24，其亦具有兩個或多個導電電極，其可對應(yīng)于第三導電圖案22的那兩個導電電極。類似地，于兩個導電圖案22與24之間有第二介電膜，其可包含有機材料。
為了堆疊上述的兩組或多組電容，層間介電膜10a可提供在第一組電容10與第二組電容20之間。如上所述，埋入式電容核100可嵌入到PCB之內(nèi)。另外，要注意到圖4所示的導電圖案僅為例示性范例，且每一層的導電圖案及介電膜在不同的設(shè)計考慮(例如電容、操作頻率、IC終端位置等)之下可具有不同的形狀、大小及厚度。在一范例中，該第一或第二導電圖案10之導電電極中至少一個電極可以電性耦合到該第三或第四導電圖案之導電電極中至少一個電極，以形成第三組電容或多個電容。在某些范例中，該第一、第二、第三及第四導電圖案中每一圖案之厚度在約5μm到約30μm之間；該介電膜中每一個之厚度在約10μm到約50μm之間；而該層間介電膜之厚度在約5μm到約50μm之間。因此，即使利用兩組或多組電容之堆疊結(jié)構(gòu)(類似組合10及20)，在某些范例中仍可提供非常薄的埋入式電容核。
為了提供上述這些電極，該第一、第二、第三及第四導電圖案12，14，22及24包含有導電材料，例如金屬，而銅可用于一個范例中。不同的介電材料可以做為介電膜16及26。在一范例中，該第一及第二介電膜16，26中至少一層介電膜可為有機材料，且其介電常數(shù)之數(shù)值在10到500之間。在一范例中，該介電常數(shù)為不小于10。有機材料的使用可以造成埋入式晶體管核之形成，并提供適當?shù)慕殡娞匦?。在一范例中，該第一及第二介電膜中至少一層介電膜可包含環(huán)氧樹脂材料，其含有BaTO3。在某些范例中，黏結(jié)層可以做為或被包含成為圖3中層間介電膜10a的一部分，以結(jié)合該第一組電容10與第二組電容20。此外，該黏結(jié)層可以具有高介電常數(shù)，例如其介電常數(shù)數(shù)值在3與500之間，以做為介電膜，并結(jié)合于相鄰的電極提供適當位準的電容。在一范例中，使用有機黏結(jié)材料，且其介電常數(shù)不小于3。
在該第一、第二、第三及第四導電圖案的電極之間形成電容有非常高的可能性。根據(jù)該電極耦合與組態(tài)，圖3所示之埋入式電容核100可提供單一電容，其可與所有電極共同形成，或是與電極配對獨立形成一些獨立的電容。圖4所示為如何可以耦合獨立的電極組合10，20之范例。在某些范例中，上述這些電極可以“交錯”耦合以提供一個或多個電容。例如，組合10與組合20可提供多個電容，其共同形成為單一電容或兩或多個電容。在一范例中，電極A1到A6可以共同耦合成為一個終端，而電極B1到B6可共同耦合成為另一個終端，藉此至少在每個A1-B1，A2-B2，A3-B3，A4-B4，A5-B5，A6-B6，A1-B2，B2-A3，B1-A2，A2-B3，B1-A4，A2-B5，B3-A6，A4-B5，B5-A6，B4-A5，與A5-B6電極配對之間形成電容。
在另一范例中，電極A1到A3可共同耦合成第一終端，而電極B1到B3可共同耦合到第二終端，藉此至少在每個A1-B1，A2-B2，A3-B3，A1-B2，B2-A3，B1-A2，與A2-B3電極配對之間形成電容。因此，組合10可提供單一電容耦合在一對終端之間。此外，電極A4到A6可共同耦合成IC的第三終端，而電極B1到B3可共同耦合成IC的第四終端，藉此至少在每個A4-B4，A5-B5，A6-B6，A2-B5，B3-A6，A4-B5，B5-A6，B4-A5與A5-B6電極配對之間形成電容。因此，組合20可提供單一電容耦合在另一IC終端之配對之間。因此該埋入式電容核在此組態(tài)之下可提供兩個獨立的電容。
因此，上述這些導電圖案與那些導電圖案中電極的耦合可用多種方式設(shè)計，以符合不同的設(shè)計需求，其可做為埋入式解耦電容或其它電容裝置。以上的范例僅為例示性，本技藝專業(yè)人士可基于本申請案之揭示內(nèi)容進行多種設(shè)計改變來用于不同的應(yīng)用。
圖5A至圖5G所示為形成埋入式電容核之范例。請參照圖5A，形成埋入式電容組合10之方法可包括形成第一導電圖案12，其包含在第一載板12c上至少兩個導電電極，并形成第二導電圖案14，其包含在第二載板14c上至少兩個導電電極。在一范例中，第二導電圖案14之兩個導電電極可對應(yīng)于第一導電圖案12之兩個導電電極。請參照圖5B，該方法即包括將第一載板12c與第二載板14c結(jié)合于至少第一導電圖案12與第二導電圖案14之間的第一介電膜16。請參照圖5C，然后即可移除第一載板12c與該第二載板14c，藉此提供第一電容核組合10。
換言之，通過使用上述的處理，即可提供具有一個或多個電容之電容裝置，其具有薄結(jié)構(gòu)與較高的電容。在一范例中，這種電容裝置可包括由犧牲基板轉(zhuǎn)換的第一導電薄膜之第一導電圖案，且該第一導電薄膜之厚度為數(shù)微米到數(shù)百微米，其依據(jù)應(yīng)用、電容設(shè)計、以及制程而定。該電容裝置亦可包括由第二犧牲基板轉(zhuǎn)換的第二導電薄膜之第二導電圖案，且該第二導電薄膜之厚度為數(shù)微米到數(shù)百微米，其依據(jù)應(yīng)用、電容設(shè)計、以及制程而定。在一些范例中，不小于5微米之導電膜(例如為5，30或50微米厚)，其可做為該第一導電膜、第二導電膜或兩者。以及，該第一導電圖案與該第二導電圖案皆可嵌入到該第一介電膜當中，且該第一介電膜之部分可夾在該第一導電圖案與該第二導電圖案之間。
在一些范例中，該第一犧牲基板、該第二犧牲基板或兩者皆可包括金屬基板，用于在其上形成該第一導電圖案、該第二導電圖案或兩者，并嵌入該第一與第二導電圖案到該第一介電膜當中，例如藉由上述的處理。該第一及第二導電圖案或其中之一可以藉由導電圖案嵌入處理或其它導電圖案轉(zhuǎn)換處理而被嵌入在該第一介電膜中。該第一與第二導電圖案或其中之一可包括銅，例如電鍍或涂布的銅膜。在一些范例中，該第一介電膜可包括有機介電膜，例如具有不小于10的介電常數(shù)之有機介電膜。
類似的處理可以用于提供圖5F中的第二電容組合20。請參照圖5D，形成埋入式電容組合20之方法可包括形成第三導電圖案22，其包含在第三載板22c上至少兩個導電電極，并形成第四導電圖案24，其包含在第四載板24c上至少兩個導電電極。在一范例中，第四導電圖案24之兩個導電電極可對應(yīng)于第三導電圖案22之兩個導電電極。請參照圖5E，該方法即包括將第三載板22c與第四載板24c結(jié)合于至少第三導電圖案22與第四導電圖案24之間的第二介電膜26。請參照圖5F，然后即可移除第三載板22c與該第四載板24c。
請參照圖5G，第一電容組合10即可堆疊在第二電容組合20之上，它們之間具有層間介電膜10a。換言之，第一、第二、第三及第四導電圖案12，14，22與24被結(jié)合在一起，在所示的范例中該第二導電圖案與第三導電圖案之間具有層間介電膜。如上所述，埋入式電容核，其可具有兩組或多組電容組合(類似電容組合10，20)，即可嵌入在電路板當中。此外，該第一或第二導電圖案12或14之導電電極中至少一個導電電極可以電氣耦合到該第三或第四導電圖案22或24之導電電極中至少一個導電電極。
如上所述，在一些范例中，該埋入式電容核可以加入在印刷電路板當中，以提供埋入式解耦電容。為了提供上述這些電極，該第一、第二、第三及第四導電圖案12，14，22及24包含有導電材料，例如金屬，其中包括銅。在一些范例中，嵌入銅圖案或含銅圖案可以透過犧牲載板形成在高介電常數(shù)之介電層中。該載板可做為基板，用于在電容組合的形成過程期間支撐該導電圖案，并在稍后移除。因此，該載板可由在稍后移除的材料所制成，并保留該導電圖案，或至少其大部分。在一些范例中，載板與導電圖案可由不同的銅或具有不同質(zhì)量或特性之銅所制成。例如，厚金屬或銅層可以做為載板來進行材料的輸送。以及電鍍或被覆的銅膜可做為薄導電圖案膜，其可將其圖案由已知的處理來定義，例如光刻及蝕刻處理的組合。在一些范例中，電容裝置之導電圖案膜之厚度范圍可以很廣。例如，導電圖案膜之厚度可為5、10、數(shù)十或甚至數(shù)微米或數(shù)百微米。在一范例中，導電圖案膜不小于5微米。符合于本發(fā)明之范例可提供高電容，并具有嵌入電容之薄結(jié)構(gòu)。在定義該電極圖案之后，該載板銅可由蝕刻或其它處理來移除。
如以上關(guān)于埋入式電容核所述，不同的介電材料，包括有機材料，皆可做為上述這些介電膜16與26。在一范例中，該第一及第二介電膜16與26中至少一層介電膜之介電常數(shù)不小于10。使用有機材料可以構(gòu)成埋入式電容裝置的形成，并提供適當?shù)慕殡娞匦浴＠?，請參照圖5B及圖5E，于結(jié)合兩個載板或兩組導電圖案的處理期間，有機介電材料能夠稍微流動或成為足夠地有彈性而覆蓋該導電圖案，而不會產(chǎn)生太多的空隙，且不需要非常高的處理溫度。例如，用于制作傳統(tǒng)陶瓷電容之處理的高到800℃之高溫處理即可被避免，而可使用約200℃之低溫處理，或是溫度范圍在約150℃到400℃之間。在一范例中，該第一及第二介電膜中至少一層介電膜可包含環(huán)氧樹脂材料，其含有BaTO3。在某些范例中，黏結(jié)層可以做為或被包含成為圖5G中該層間介電膜10a的一部分，以結(jié)合該第一組電容10與第二組電容20。如上述，該黏結(jié)層可以具有高介電常數(shù)，例如其介電常數(shù)不小于3，以做為介電膜，并結(jié)合于相鄰的電極提供適當位準的電容。在一范例中，可使用有機黏結(jié)材料。
圖6所示為提供了耦合于PCB 4中IC 2a與2b之電容的范例。所例示的設(shè)計具有四個布線層，其堆疊在預(yù)浸板(P.P.)，F(xiàn)R4核，P.P.，F(xiàn)R4核及P.P.層之間。在這些布線層之間，上方層6a耦合于IC 2a及2b之電源終端，而底層6b耦合于IC 2a及2b之接地終端。使用這些布線層，上述這些電源與接地終端能夠耦合到一個或多個電容。但是，這種組態(tài)會造成該電源到電容以及該接地到電容布線路徑之長度并不相等。例如，對于IC 2a，該電源到電容布線路徑會短于該接地到電容布線路徑。該設(shè)計在某些狀況下會造成IC 2a之某種不想要的接地彈回。相反地，對于IC 2b，該電源到電容布線路徑即會長于該接地到電容布線路徑。該設(shè)計在某些狀況下會造成IC 2b之某種不想要的電源彈回。此外，IC 2a之明顯較長的接地到電容布線路徑、IC 2b之明顯較長的電源到電容布線路徑皆會行經(jīng)明顯的垂直路徑，例如貫穿信道，其亦會造成不想要的電感，其會在某些范例中產(chǎn)生一些電源或接地彈回。
為了避免上述在某些范例中的問題，利用系統(tǒng)組態(tài)可將一個或多個埋入式電容核嵌入在PCB內(nèi)。埋入式電容核之多層設(shè)計可以提供所想要的電容效應(yīng)，而在某些范例中不需要顯著的空間或PCB厚度。圖7所示為提供埋入式電容核耦合于PCB 200內(nèi)的IC 400a及400b之范例。在此例中，埋入式電容核210即嵌入在靠近或位于PCB200的中心層。電源與接地連線層210a與210b可以放置在靠近或鄰接，并單獨地耦合于該埋入式電容核210之終端。
除了那兩個布線層，PCB 200在IC 400a與400b之間可包含額外的布線層，例如圖7所示的其它兩層或四層的布線層。在此組態(tài)之下，由IC 400a到埋入式電容核210之電源與接地層連接具有大約相等的長度。類似地，由IC 400b到埋入式電容核210之電源與接地層連接具有大約相等的長度。這種組態(tài)在電容耦合中可具有較佳的均勻性，藉此提供較佳的彈回或噪聲降低效果，并在某些案例中可避免不想要的電感。例如，該埋入式電容核本身可為并聯(lián)、串聯(lián)或其組合之耦合一些電容的組合。該埋入式電容核亦可設(shè)計成具有超過兩個外部耦合，以提供兩組或多組的獨立電容。
圖8所示為提供埋入式電容核耦合到PCB 300內(nèi)的IC 400a及400b之另一個范例。在此范例中，兩個埋入式電容核310與320皆可嵌入在PCB 300中，一個靠近PCB300的上方，另一個則接近其底部。電源及接地布線層310a與310b可以放置成靠近或鄰接，并獨立地耦合于埋入式電容核310之終端，而電源及接地布線層320a與320b可以放置成靠近或鄰接，并獨立地耦合于埋入式電容核320之終端。在一范例中，電源及接地布線層310a及310b即耦合到IC 400a，且電源及接地布線層320a及320b即耦合到IC 400b。此組態(tài)可提供短的布線路徑到該IC之電容，并可降低由于由IC到電容之長的布線路徑造成的電感效應(yīng)。類似于圖7之組態(tài)，圖8之組態(tài)亦提供對稱結(jié)構(gòu)，其在某些案例中可降低系統(tǒng)設(shè)計或信號中不平衡或干擾。
除了那四個布線層，PCB 200在布線層310a與320b之間可包含額外的布線層，例如圖8所示的其它兩層。在此組態(tài)之下，來自IC 400a到埋入式電容核310之電源與接地層連接具有大約相等的長度。類似地，由IC400b到埋入式電容核320之電源與接地層連接具有大約相等的長度。此外，核310到IC 400a與核320到IC 400b之鄰近性亦會縮短由上述這些終端到上述這些埋入式電容核之布線路徑。在某些范例中，來自IC之終端可直接連接到嵌入于位于IC之下的PCB之區(qū)域中的電容。圖8中所示的這種組態(tài)及其它組態(tài)皆可提供電容耦合中較佳的均勻性，藉此在某些案例中提供較佳的噪聲降低效果，并避免不想要的電感。例如，該埋入式電容核310及320中每一核本身可為并聯(lián)、串聯(lián)或其組合之耦合一些電容的組合。該埋入式電容核亦可設(shè)計成具有超過兩個外部耦合，以提供兩組或多組的獨立電容。
由于上述的揭示，PCB的組態(tài)可用多種方式設(shè)計以包括一個或多個埋入式電容核，并提供一個或多個電容，即可用于電路或IC耦合到PCB之一個或多個功能。例如，厚度、電容、電容數(shù)目、電極設(shè)計、與埋入式電容核內(nèi)的電極圖案可被改變，以容納多種應(yīng)用之需求。類似地，埋入式電容核、疊層數(shù)目、連線或內(nèi)連線層之數(shù)目、連線圖案、耦合到電容及不同疊層的厚度亦可被改變來容納多種應(yīng)用的需求。
如上所述，符合于本發(fā)明之范例可提供電容裝置，其具有低輪廓、或薄型平面的導體，其可嵌入到介電膜中，并具有適當或較高的介電常數(shù)。在某些范例中，上述這些導體之低輪廓、或薄型平面組態(tài)可以降低可能之短路問題的機會，其會在當該介電膜較薄時、或是當上述這些導體不具有平滑或平坦表面時即會發(fā)生。該電容裝置由于這種設(shè)計即可具有非常薄的結(jié)構(gòu)，并可輕易地嵌入到PCB中，而不會顯著地改變該疊層結(jié)構(gòu)或是該PCB的厚度。該埋入式設(shè)計亦可提供了簡易性來設(shè)置布線路徑及/或允許該接地及電源布線及電容裝置可以彈性地設(shè)置，以滿足多種需求，例如表1中所示的范例性規(guī)格。
如上所述，本發(fā)明提供了埋入式電容核、其組態(tài)、其形成、及相關(guān)應(yīng)用之范例。所屬技術(shù)領(lǐng)域的技術(shù)人員應(yīng)即了解可對上述各項具體實施例進行變化，而不致悖離其廣義之發(fā)明性概念。因此，應(yīng)了解本發(fā)明并不限于所揭示之特定具體實施例，而為涵蓋歸屬如權(quán)利要求所界定之本發(fā)明精神及范圍內(nèi)的改進。
權(quán)利要求
1.一種電容裝置，其特征是包含由第一犧牲基板轉(zhuǎn)換的第一導電薄膜之第一導電圖案；由第二犧牲基板轉(zhuǎn)換的第二導電薄膜之第二導電圖案；以及該第一導電圖案與該第二導電圖案之間的第一介電膜，該第一導電圖案與該第二導電圖案由該第一介電膜之相反側(cè)嵌入到該第一介電膜當中，且該第一介電膜之部分可夾在該第一導電圖案與該第二導電圖案之間。
2.根據(jù)權(quán)利要求1所述之電容裝置，其特征是該第一與第二犧牲基板中至少一個基板包含金屬基板，其用于在其上形成導電圖案，并通過導電膜嵌入處理埋入該導電圖案到該第一介電膜中。
3.根據(jù)權(quán)利要求1所述之電容裝置，其特征是該第一與第二導電層中至少一層通過導電膜嵌入處理被埋入到該第一介電膜當中。
4.根據(jù)權(quán)利要求1所述之電容裝置，其特征是該第一與第二導電圖案中至少一個圖案包含銅，且該第一與第二導電膜中至少一層導電膜之厚度不小于5微米。
5.根據(jù)權(quán)利要求1所述之電容裝置，其特征是該第一介電膜包含有機介電膜，其介電常數(shù)不小于10。
6.一種埋入式電容核，其特征是包含第一組電容，其包含第一導電圖案，其包含至少兩個導電電極；第二導電圖案，其包含至少兩個導電電極，其對應(yīng)于該第一導電圖案的兩個導電電極；以及第一介電膜位于該第一導電圖案與該第二導電圖案之間，該第一導電圖案與該第二導電圖案嵌入到該第一介電膜當中，且該第一介電膜之部分夾在該第一導電圖案與該第二導電圖案之間；第二組電容，其包含第三導電圖案，其包含至少兩個導電電極；第四導電圖案，其包含至少兩個導電電極，其對應(yīng)于該第三導電圖案的兩個導電電極；以及第二介電膜位于該第三導電圖案與該第四導電圖案之間，該第三導電圖案與該第四導電圖案嵌入到該第二介電膜當中，且該第一介電膜之部分夾在該第一導電圖案與該第二導電圖案之間；以及層間介電膜位于該第一組電容與該第二組電容之間，其中該埋入式電容核嵌入在電路板之內(nèi)，且該第一或第二導電圖案之導電電極中至少一個電極為電氣耦合到該第三或第四導電圖案之導電電極中至少一個電極。
7.根據(jù)權(quán)利要求6所述之埋入式電容核，其特征是該埋入式電容核加入到印刷電路板內(nèi)，以提供埋入式解耦電容。
8.根據(jù)權(quán)利要求6所述之埋入式電容核，其特征是該埋入式電容核加入到位于或接近于該印刷電路板之中央層的印刷電路板。
9.根據(jù)權(quán)利要求6所述之埋入式電容核，其特征是該埋入式電容核具有電源布線層與接地布線層，其放置成靠近或鄰接于該埋入式電容核。
10.根據(jù)權(quán)利要求6所述之埋入式電容核，其特征是兩個這種埋入式電容核被加入到印刷電路板中，該第一個接近于該印刷電路板之上方部分，而該第二個接近于該印刷電路板之底部部分。
11.根據(jù)權(quán)利要求6所述之埋入式電容核，其特征是該第一、第二、第三與第四導電圖案中至少一個圖案包含銅。
12.根據(jù)權(quán)利要求6所述之埋入式電容核，其特征是該第一與第二介電膜中至少一層介電膜之介電常數(shù)不小于10。
13.根據(jù)權(quán)利要求6所述之埋入式電容核，其特征是該第一與第二介電膜中至少一層介電膜包含含有BaTO3之環(huán)氧樹脂材料。
14.根據(jù)權(quán)利要求6所述之埋入式電容核，其特征是該層間介電膜包含介電常數(shù)不小于3之黏結(jié)層。
15.一種包含埋入式電容核之印刷電路板，其特征是該埋入式電容核包含第一組電容，其包含第一導電圖案，其包含至少兩個導電電極；第二導電圖案，其包含至少兩個導電電極，其對應(yīng)于該第一導電圖案之兩個導電電極；以及位于該第一導電圖案與該第二導電圖案之間的第一介電膜，該第一導電圖案與該第二導電圖案嵌入在該第一介電膜當中，而該第一介電膜之部分即夾在該第一導電圖案與該第二導電圖案之間；第二組電容，其包含第三導電圖案，其包含至少兩個導電電極；第四導電圖案，其包含至少兩個導電電極，其對應(yīng)于該第三導電圖案之兩個導電電極；以及位于該第三導電圖案與該第四導電圖案之間的第二介電膜，該第三導電圖案與該第四導電圖案嵌入在該第二介電膜當中，而該第二介電膜之部分即夾在該第三導電圖案與該第四導電圖案之間；位于該第一組電容與該第二組電容之間的層間介電膜，其中該埋入式電容核嵌入在電路板當中，且該第一或第二導電圖案之導電電極中至少一個電極電氣耦合到該第三或第四導電圖案之導電電極中至少一個電極。
16.根據(jù)權(quán)利要求15所述之印刷電路板，其特征是該埋入式電容核被加入到該印刷電路板中，而位于或靠近該印刷電路板之中央層。
17.根據(jù)權(quán)利要求15所述之印刷電路板，其特征是該埋入式電容核具有電源布線層及接地布線層，其放置在靠近或鄰接于該埋入式電容核。
18.根據(jù)權(quán)利要求15所述之印刷電路板，其特征是另包含第二埋入式電容核，其加入到該印刷電路板內(nèi)，該第一埋入式電容核靠近該印刷電路板之上方部分，而該第二埋入式電容核靠近該印刷電路板之底部部分。
19.一種印刷電路板，其特征是包含至少一個埋入式電容核，每個埋入式電容核包括多層的導電圖案，其每個圖案具有多個導電電極，并被嵌入到至少一層介電層中，該多層的導電圖案被堆疊在一起而提供至少一個電容。
20.一種用以形成電容裝置的方法，其特征是該方法包含提供包含第一金屬基板的第一載板；形成第一導電圖案在該第一金屬基板上的一部分，其中該第一導電圖案比該第一金屬基板要??；提供包含第二金屬基板的第二載板；形成第二導電圖案在該第二金屬基板上的一部分，其中該第二導電圖案比該第二金屬基板要??；將該第一載板與該第二載板結(jié)合于至少該第一導電圖案與該第二導電圖案之間第一介電膜，其中該第一與第二導電圖案被嵌入到該第一介電膜當中；以及移除該第一載板與該第二載板而提供該電容裝置。
21.根據(jù)權(quán)利要求20所述之方法，其特征是該第一導電圖案包含在該第一載板上至少兩個導電電極。
22.根據(jù)權(quán)利要求20所述之方法，其特征是該第二導電圖案包含在該第二載板上至少兩個導電電極。
23.根據(jù)權(quán)利要求20所述之方法，另包含加入該電容裝置在印刷電路板之內(nèi)，以提供埋入式解耦電容。
24.根據(jù)權(quán)利要求20所述之方法，其特征是該第一與第二載板中至少一個載板，以及該第一與第二導電圖案包含銅。
25.一種用以形成埋入式電容核的方法，其特征是該方法包含形成第一導電圖案，其包含在第一載板上至少兩個導電電極；形成第二導電圖案，其包含在第二載板上至少兩個導電電極，其中該第二導電圖案之兩個導電電極對應(yīng)于該第一導電圖案之兩個導電電極；將該第一載板與該第二載板結(jié)合于位于至少該第一導電圖案與該第二導電圖案之間的第一介電膜；移除該第一載板與該第二載板；形成第三導電圖案，其包含在第三載板上至少兩個導電電極；形成第四導電圖案，其包含在第四載板上至少兩個導電電極，其中該第四導電圖案之兩個導電電極對應(yīng)于該第三導電圖案之兩個導電電極；將該第三載板與該第四載板結(jié)合于位于至少該第三導電圖案與該第四導電圖案之間的第二介電膜；移除該第三載板與該第四載板；以及結(jié)合該第一、第二、第三與第四導電圖案，該第二導電圖案與該第三導電圖案在其間具有層間介電膜，其中該埋入式電容核嵌入在電路板當中，且該第一或第二導電圖案之導電電極中至少一個電極電氣耦合到該第三或第四導電圖案之導電電極中至少一個電極。
26.根據(jù)權(quán)利要求25所述之方法，其特征是另包含加入該埋入式電容核在印刷電路板之內(nèi)，以提供埋入式解耦電容。
27.根據(jù)權(quán)利要求25所述之方法，其特征是該第一、第二、第三與第四導電圖案中至少一個圖案包含銅。
28.根據(jù)權(quán)利要求25所述之方法，其特征是該第一與第二介電膜中至少一層介電膜之介電常數(shù)不小于10。
29.根據(jù)權(quán)利要求25所述之方法，其特征是該第一與第二介電膜中至少一層介電膜包含含有BaTO3之環(huán)氧樹脂材料。
30.根據(jù)權(quán)利要求25所述之方法，其特征是該層間介電膜包含介電常數(shù)不大于10之黏結(jié)層。
全文摘要
本發(fā)明揭示一種埋入式電容核，其包括第一組電容、第二組電容、及該第一組電容與該第二組電容之間一層間介電膜。該第一組電容包括第一導電圖案，其包含至少兩個導電電極；以及第二導電圖案，其包含至少兩個導電電極，其對應(yīng)于該第一導電圖案之兩個導電電極；以及第一介電膜，其位于該第一導電圖案及該第二導電圖案之間的第一介電膜。該第二組電容包括第三導電圖案，其包含至少兩個導電電極；第四導電圖案，其包含對應(yīng)于該第四導電圖案之兩個導電電極之至少兩個導電電極；以及位于該第三導電圖案及該第四導電圖案之間的第二介電膜。
文檔編號H05K1/16GK101035406SQ200610127270
公開日2007年9月12日 申請日期2006年9月19日 優(yōu)先權(quán)日2005年9月19日
發(fā)明者吳仕先, 李明林, 賴信助, 張致豪 申請人:財團法人工業(yè)技術(shù)研究院