專利名稱：背光控制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種背光控制電路(Backlight Control Circuit),以及應(yīng) 用于背光控制電路中之啟動電路。
背景技術(shù)：
液晶顯示裝置中，以背光控制電路來控制發(fā)光二極管自液晶屏幕 背后發(fā)光，以令使用者得以觀看屏幕上的畫面。
早期由于發(fā)光二極管背光只應(yīng)用于小尺寸屏幕，所需的背光照明 亮度毋須太強，因此可將所有的發(fā)光二極管全部串聯(lián)或全部并聯(lián)。以 全串聯(lián)為例，如圖1所示，現(xiàn)有技術(shù)中的背光控制電路IO包含有一個 電壓供應(yīng)電路ll，用以提供輸出電壓Vout給串聯(lián)的發(fā)光二極管Ll-LN。 同時，在串聯(lián)的發(fā)光二極管路徑上，設(shè)有一個電阻R，藉由萃取節(jié)點 Vsensel處的電壓，并與參考電壓Vref比較，以檢查通過發(fā)光二極管串 聯(lián)路徑上的電流是否符合所需，當(dāng)電流低于默認(rèn)值時，節(jié)點Vsensel 處的電壓下降，此時誤差放大電路13送出訊號15,以控制電壓供應(yīng)電 路11拉高輸出電壓Voiit，亦即拉升發(fā)光二極管串聯(lián)路徑上的電流。為 防止電壓供應(yīng)電路11無限制地拉高電壓(例如誤差放大電路13故障 或發(fā)光二極管串聯(lián)路徑斷路)，通常會在背光控制電路10中增設(shè)一個 過電壓保護電路12，其偵測輸出電壓Vout，并于輸出電壓Vout過高時， 發(fā)出訊號控制電壓供應(yīng)電路11，使其停止拉高電壓(視電路設(shè)計而定， 可完全停止供應(yīng)電壓，或?qū)㈦妷罕３衷谀骋簧舷拗?；在背光控制電?中，一般采取第二種作法。)
過電壓保護電路12的一般作法如圖2所示，可從輸出電壓Vout 萃取分壓，將節(jié)點Vsense2處的電壓與預(yù)先設(shè)定的參考電壓Vovp比較，
并根據(jù)比較結(jié)果來發(fā)出訊號控制電壓供應(yīng)電路11。
上述全串聯(lián)作法有一些缺點。由于輸出電壓Vout太高會使電路成 本大幅增加，且有安全規(guī)定上的顧慮，故串聯(lián)的發(fā)光二極管數(shù)目也有 限制。隨著液晶屏幕加大，當(dāng)所需的背光照明亮度大到某一程度以上 時，勢必不可能將所有發(fā)光二極管均串聯(lián)在同一路徑上。此外，若其 中一個發(fā)光二極管故障，將造成全部發(fā)光二極管都無法工作，亦即整 體液晶顯示裝置將完全無光。
再請參閱圖3，此為發(fā)光二極管全并聯(lián)時，現(xiàn)有技術(shù)背光控制電路 之一例。如圖所示，此背光控制電路20中各發(fā)光二極管L1-LN上的電 流，分別由電流源CS1-CSN所控制。背光控制電路20包括一個最低 電壓選擇電路21，用以選擇所有發(fā)光二極管L1-LN之陰極端中，電壓 最低者，并將此選定電壓與參考電壓Vref比較，藉此控制電壓供應(yīng)電 路ll。如此，輸出電壓Vout將受控制，而使所有的電流源電路都有足 夠的工作電壓可以正常工作，也使所有的發(fā)光二極管正常發(fā)亮。
背光控制電路20中，也可以包括一個過電壓保護電路12,其作法 與前述相同，故予省略。
上述全并聯(lián)作法也有一些缺點。由于背光控制電路20為一顆集成 電路芯片，故在合理的成本下，其接腳(圖中以空心方塊表示)數(shù)目 必然有所限制，所能并聯(lián)的發(fā)光二極管數(shù)目也有限制。隨著液晶屏幕 加大，當(dāng)所需的背光照明亮度大到某一程度以上時，集成電路芯片的 接腳數(shù)目勢將不敷所需。此外，若其中一個發(fā)光二極管故障斷路、或 相應(yīng)的接腳短路接地，將造成最低電壓選擇電路21誤動(選擇該故障 斷路或短路接地的輸入路徑)，此時誤差放大電路13會不斷發(fā)出訊號 要求電壓供應(yīng)電路11升高電壓，亦即電壓供應(yīng)電路11將完全無法針對 正常工作的發(fā)光二極管來調(diào)整供應(yīng)電壓；在設(shè)有過電壓保護電路的情 況下，會將輸出電壓Vout上調(diào)至電壓上限，造成非必要的耗電問題，降低供電效率，而在未設(shè)有過電壓保護電路的情況下，會因電壓過高 而將集成電路芯片本身燒壞，甚至也將正常工作的發(fā)光二極管燒壞。 除此之外，若集成電路芯片的接腳數(shù)目大于所需的發(fā)光二極管數(shù)目時， 必須將多余的接腳接至輸出電壓Vout，以避免該路徑造成最低電壓選 擇電路21的誤判，但如此一來，將無效益的耗費輸出端能量，并產(chǎn)生 例如發(fā)熱等之其它問題。
欲解決上述全串聯(lián)或全并聯(lián)的發(fā)光二極管數(shù)目限制，自然思及的 方法是串并聯(lián)并用。對此，現(xiàn)有技術(shù)之一例如圖4所示，其中使用圖1 所示的已知背光控制電路IO來提供電壓給發(fā)光二極管的串并聯(lián)電路， 但僅檢査通過發(fā)光二極管L1-LN串聯(lián)路徑上的電流，其它發(fā)光二極管 串聯(lián)路徑則不予偵測。顯然，此作法將導(dǎo)致未偵測路徑上的發(fā)光二極 管，處于不受控狀態(tài)，其電流不準(zhǔn)確，且變異性大。
另一種現(xiàn)有技術(shù)的作法是提供多個背光控制電路10，每個背光控 制電路IO個別連接一條發(fā)光二極管串聯(lián)路徑，以使每一條發(fā)光二極管 串聯(lián)路徑都能受控。雖然這多個背光控制電路IO可以合并制作在同一 顆集成電路之內(nèi)，但顯然這并不是一項經(jīng)濟的作法。
此外，若使用圖3所示的已知背光控制電路20，而構(gòu)成如圖5所 示的發(fā)光二極管串并聯(lián)電路，則雖然可擴充發(fā)光二極管的連接數(shù)目， 但同樣有前述的缺點若其中一個發(fā)光二極管串聯(lián)路徑故障斷路，將 造成最低電壓選擇電路21誤動，使電壓供應(yīng)電路11不斷升高供應(yīng)電 壓。此外，若集成電路芯片的接腳數(shù)目大于所需的發(fā)光二極管串聯(lián)路 徑數(shù)目時，多余的接腳如何處理，是個不易解決的問題。因為圖5電 路之輸出電壓Vout為高壓(需提供多個串聯(lián)發(fā)光二極管工作電壓)，而 非圖3電路之低壓，故若如前述圖3將多余的接腳接至輸出電壓Vout， 則電流源電路內(nèi)部的元件，必須使用高壓元件來制作，并不經(jīng)濟。但 若不將多余的接腳連接至輸出電壓Vout，又沒有洽當(dāng)?shù)牡统杀窘鉀Q方 案。因此，圖5所示的電路，其應(yīng)用范圍有所限制，且防錯功能很低。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明即針對上述現(xiàn)有技術(shù)之不足，提出一種能自動 調(diào)整發(fā)光二極管供應(yīng)電壓的背光控制電路，以解決前述諸項問題。
本發(fā)明之第二目的在于提供上述背光控制電路，且使其內(nèi)部參考 電壓的供應(yīng)設(shè)計，較為簡單。
為達上述之目的，在本發(fā)明的其中一個實施例中，提供了一種背 光控制電路，包含電壓供應(yīng)電路，其接受一輸入電壓，并受控于一 控制訊號而產(chǎn)生一輸出電壓；至少一個電流源電路，用以控制對應(yīng)至
少一條發(fā)光元件路徑上的電流，該電流源電路中包括一個運算放大器、
一個受該運算放大器輸出所控制的晶體管、與一個電阻；位于該至少 一條發(fā)光元件路徑上之對應(yīng)的至少一個電壓萃取節(jié)點；電壓比較放大 電路，根據(jù)該至少一個電壓萃取節(jié)點中，電壓最低者，以產(chǎn)生上述控 制訊號；以及至少一個低電流偵測電路，用以偵測該至少一條發(fā)光元 件路徑是否處于低電流狀態(tài)，當(dāng)發(fā)生該低電流狀態(tài)時，即發(fā)出排除訊 號，用以排除對應(yīng)之電壓萃取節(jié)點，使其不成為電壓比較放大電路產(chǎn) 生所述控制訊號的根據(jù)；其中，該電流源電路中的運算放大器具有一 第一參考電壓輸入，該電壓比較放大電路具有一第二參考電壓輸入， 且該第一參考電壓與第二參考電壓具有函數(shù)關(guān)系。
上述實施例中，可進一步包括一個啟動遮蔽電路、或邏輯電路、 或啟動電路，以確保電路正常啟動。
以下將通過對具體實施例詳加說明，當(dāng)更容易了解本發(fā)明之目的、 技術(shù)內(nèi)容、特點及其所達成之功效。


圖1為現(xiàn)有技術(shù)之全串聯(lián)發(fā)光二極管電路與背光控制電路的示意
電路圖。
圖2為現(xiàn)有技術(shù)之過電壓保護電路的示意電路圖。 圖3為現(xiàn)有技術(shù)之全并聯(lián)發(fā)光二極管電路與背光控制電路的示意 電路圖。
圖4為示意電路圖，示出現(xiàn)有技術(shù)之串并聯(lián)發(fā)光二極管電路與背
光控制電路的一例。
圖5為示意電路圖，示出現(xiàn)有技術(shù)之串并聯(lián)發(fā)光二極管電路與背
光控制電路的另一例。
圖6為根據(jù)本發(fā)明一實施例之背光控制電路的示意電路圖。
圖7為示意電路圖，用以說明低電流偵測電路的概念。
圖8A-8C舉例說明各種偵測電流狀況的作法，其中電流源系使用
MOSFET制作。
圖9A-9C舉例說明各種偵測電流狀況的作法，其中電流源系使用 雙載子晶體管制作。
圖IOA為示意電路圖，用以說明最低電壓比較放大電路的概念。
圖IOB與10C舉例說明兩種最低電壓比較放大電路的作法。
圖11為根據(jù)本發(fā)明另一實施例之背光控制電路的示意電路圖，其 中使用啟動遮蔽電路來遮蔽低電流偵測電路31-3N的偵測訊號。
圖12為根據(jù)本發(fā)明另一實施例之背光控制電路的示意電路圖，其 中使用邏輯電路來確保啟動。
圖13A與13B舉例說明兩種邏輯電路的作法。
圖14為根據(jù)本發(fā)明另一實施例之背光控制電路的示意電路圖，其 中使用啟動電路來確保啟動。
圖15A-15D舉例說明各種啟動電路的作法。
圖16為根據(jù)本發(fā)明另一實施例之示意電路圖，用以舉例說明如何 使用同一個參考電壓，來作為電流源CS1-CSN和最低電壓比較放大電 路25的參考電壓。
圖17標(biāo)出圖16實施例的進一步具體結(jié)構(gòu)。
圖18為根據(jù)本發(fā)明另一實施例之示意電路圖，用以舉例說明如何 解決運算放大器OP的輸入偏壓所造成的問題。圖19和圖20舉例說明根據(jù)本發(fā)明之另兩實施例。
圖中符號說明 10背光控制電路 11電壓供應(yīng)電路 12過電壓保護電路 13誤差放大電路 15訊號
20背光控制電路 21最低電壓選擇電路 22最高電壓選擇電路 23啟動遮蔽電路 24遮蔽訊號
25最低電壓比較放大電路
26低電流偵測邏輯電路
27邏輯電路
28啟動電路
30背光控制電路
31-3N低電流偵測電路
101-10N發(fā)光二極管路徑
110路徑(輸入)
111-1 IN電壓比較路徑
120路徑
121-12N路徑
C1-CN比較器
CS1-CSN電流源
G0-GN與非門
G10或門
L1-LN發(fā)光二極管 N1-NN，N1'-NN，節(jié)點 OP運算放大器
Q0， Q1-QN, Qref晶體管
R，Rb，Rbx，Rcs，RxRl，R2電阻
S1-SN偵測訊號
SW1-SWN開關(guān)
Vs電壓源
WCS1-WCSN弱電流源
具體實施例方式
請參考圖6，其中以示意電路圖的方式顯示本發(fā)明的其中一個實施 例。如圖所示，在本實施例的背光控制電路30中，除了電壓供應(yīng)電路 11、誤差放大電路13、最低電壓選擇電路21、及電流源CS1-CSN (以 電路方塊表示)之外，尚包括有低電流偵測電路(Under Current Detection: UCD) 31-3N。此低電流偵測電路31-3N的作用是偵測各條發(fā)光二極管 并聯(lián)路徑101-10N上，是否發(fā)生電流過低或無龜流的狀況。(發(fā)光二 極管路徑101-10N，意指自輸出電壓Vout的節(jié)點至接地的整條路徑。) 當(dāng)未發(fā)生電流過低或無電流狀況時，發(fā)光二極管并聯(lián)路徑101-10N上 的電壓訊號，會通過低電流偵測電路31-3N，傳遞至對應(yīng)的電壓比較路 徑111-11N，使最低電壓選擇電路21得以取得這些電壓訊號。(由于 路徑111-11N中，電壓最低者會輸入誤差放大器13與其它電壓(例如 參考電壓Vref)相比較，故將其稱為電壓比較路徑。)當(dāng)發(fā)光二極管 路徑101-10N上有一條或多條路徑電流過低或無電流時，低電流偵測 電路即排除對應(yīng)的電壓比較路徑(111-11N中之一個或多個)，使其不成 為最低電壓選擇電路21的有效輸入，亦即使最低電壓選擇電路21不 會接受這些電壓比較路徑(111-11N中之一 個或多個)上的電壓訊號。
以低電流偵測電路31為例，上述概念可參照圖7，當(dāng)更易于了解。 路徑101上的電流狀況i皿，可將其轉(zhuǎn)換成電壓訊號，再與設(shè)定之參考 電壓Vuc進行比較。其比較結(jié)果S1即代表對電流狀況的偵測結(jié)果，該 偵測訊號Sl可供控制開關(guān)SW1，以在路徑101上的電流過低或無電流
時，切斷開關(guān)SW1。(當(dāng)然，視開關(guān)SW1的設(shè)計而定，比較器C1的
輸出可能需要予以反相。)需注意的是，本圖僅供說明概念，事實上
開關(guān)的位置，未必需要設(shè)置在路徑111上；如前所述，只要能達到等 效目的即可(后文中將參照圖10B、 IOC、 12A與12B舉例說明)。
如何將路徑101上的電流狀況，轉(zhuǎn)換成電壓訊號？其具體作法有 許多種，以下舉數(shù)例說明。如圖8A所示，若電流源CS1以NMOS場 效晶體管制作時，可萃取該晶體管的漏極電壓訊號，輸入低電流偵測 電路31，與設(shè)定之參考電壓Vuc進行比較?；蛘撸鐖D8B所示，亦 可萃取該晶體管的柵極電壓訊號，輸入低電流偵測電路31，與設(shè)定的 參考電壓Vuc進行比較(電流過低或無電流時，由于反饋控制電路的作 用，此柵極電壓會一直上升到圖中運算放大器的輸出上限，與正常情 況時的柵極電壓范圍有所區(qū)隔，故可藉設(shè)定一適當(dāng)?shù)腣uc值，即很容 易將之區(qū)分出來)。又或者，如圖8C所示，亦可萃取該晶體管的源極 電壓訊號，輸入低電流偵測電路31，與設(shè)定之參考電壓Vuc進行比較。 當(dāng)然，由于萃取的電壓訊號位置不同，參考電壓Vuc之設(shè)定與比較的 方式(較Vuc為高或低)也應(yīng)對應(yīng)而有所不同，以適切偵測出路徑101 是否電流過低或無電流。
若電流源CS1以雙載子晶體管制作時，如圖9A所示，可萃取該 晶體管的集極電壓訊號，輸入低電流偵測電路31，與設(shè)定之參考電壓 Vuc進行比較?；蛘撸鐖D9B所示，亦可萃取該晶體管的射極電壓訊 號，輸入低電流偵測電路31，與設(shè)定之參考電壓Vuc進行比較。又或 者，如圖9C所示，亦可萃取該晶體管的基極電壓訊號，以及電阻Rcs 另一端的電壓訊號，進行比較，亦即將電阻Rcs的跨壓，與電壓源VS1 相比較(電流過低或無電流時，由于反饋控制電路的作用，圖中運算放 大器會供應(yīng)出比正常情況大很多的基極電流，而使電阻Rcs的跨壓遽 增)。電壓源VS1，即相當(dāng)于設(shè)定之參考電壓Vuc。同樣地，其比較結(jié) 果，可供控制開關(guān)SW的通路與斷路。與前述相同地，由于萃取的電 壓訊號位置不同，參考電壓Vuc之設(shè)定與比較的方式(較Vuc為高或
低)，也應(yīng)對應(yīng)而有所不同。
除以上所述外，電流源尚有其它各種實施方式，熟悉本技術(shù)者可 根據(jù)所使用的電流源結(jié)構(gòu)，做相應(yīng)的電路變化，都應(yīng)包含在本發(fā)明的
概念之內(nèi)。總之，由于路徑101上的電流狀況與電流源CS1有對應(yīng)關(guān) 系，因此，可藉由偵測電流源CS1中晶體管的任一個端點，來取得與
電流狀況有關(guān)的電壓訊號。事實上，在背光控制電路外部的二極管路 徑上適當(dāng)加取一個或多個節(jié)點，也可以達成相同的電流偵測功能，但
需要額外的接腳，故并不是較佳作法；不過也仍應(yīng)屬于本發(fā)明的范圍。
藉由設(shè)置上述低電流偵測電路31-3N，本發(fā)明可解決前述現(xiàn)有技 術(shù)的各項問題。詳言之，請回閱圖6，若任何一條發(fā)光二極管路徑 101-10N發(fā)生斷路故障或空接(floating)，此時對應(yīng)的低電流偵測電路 31-3N將切斷對應(yīng)的路徑111-llN。舉例而言，假設(shè)發(fā)光二極管路徑101 發(fā)生斷路故障，則由于路徑lll被切斷，因此最低電壓選擇電路21僅 會從路徑U2-11N之中，選擇最低的電壓訊號，輸入誤差放大電路13。 此時，雖然路徑101上的所有發(fā)光二極管無法工作，但電壓供應(yīng)電路 11仍然能夠針對正常工作的其余發(fā)光二極管來供應(yīng)適當(dāng)?shù)碾妷海⒉?至于無必要地拉高輸出電壓Vout，以致降低供電效率、甚或燒壞電路。 此外，當(dāng)本發(fā)明之背光控制電路供給發(fā)光二極管的芯片接腳數(shù)目超過 需求時，可簡單地將多余的接腳空接或接地，并不會多耗費能量，與 該接腳接觸的元件也不需要使用高壓元件。
由于本發(fā)明之背光控制電路具有較佳的防錯功能，不致于無限制 地拉高輸出電壓Vout，因此對本發(fā)明而言，過電壓保護電路12顯得并 非絕對必要。在某些應(yīng)用場合中，可省略過電壓保護電路12，以進一 步降低成本；此亦為本發(fā)明勝于現(xiàn)有技術(shù)之處。但當(dāng)然，如在本發(fā)明 的背光控制電路中設(shè)置過電壓保護電路12，亦屬可行；其詳細(xì)結(jié)構(gòu)不 予贅述。
最低電壓選擇電路21，具體制作成實際電路時，其中一個實施方 法是和誤差放大電路13制作在一起，成為單一一個最低電壓比較放大 電路25,如第10A圖所示。最低電壓比較放大電路25的具體作法已 為本技術(shù)領(lǐng)域者所熟知，在此僅略舉兩例，如圖10B (僅示出輸入級電 路，其后可再連接其它級電路以放大訊號)和圖IOC。由圖10B和10C 中可知，若要排除路徑111-11N之一，不使其構(gòu)成最低電壓比較放大 電路25的有效輸入，其實不一定需要切斷該路徑本身，而可以切斷對 應(yīng)的路徑121-12N，可達成同樣的效果，亦即雖然路徑lll-llN上仍有 電壓訊號，但最低電壓比較放大電路25的對應(yīng)輸入端已不發(fā)生作用。 且由于路徑lll-llN系供控制PMOS晶體管Ql-QN的柵極，故若切斷 路徑111-11N，必須設(shè)法拉高PM0S晶體管Q1-QN的柵極電壓。相對 之，如切斷對應(yīng)的路徑121-12N，則電路結(jié)構(gòu)上反而較為簡單。(此時， 雖在圖IOB和IOC中并未示出，但在路徑121-12N上，自需設(shè)置開關(guān)。) 以上所述，后文中將參照圖13A與13B，進一步舉例說明。
當(dāng)然，如不使用MOSFET，而采用其它元件如雙載子晶體管或接 面晶體管，亦同樣可制作最低電壓比較放大電路25，此為本技術(shù)領(lǐng)域 者所熟知，在此不予贅述；又，如將最低電壓比較放大電路25和誤差 放大電路13分開制作，當(dāng)然亦屬本發(fā)明的范圍。
在本發(fā)明的背光控制電路中，若發(fā)光二極管路徑101-10N的任一 條或多條上沒有電流，其對應(yīng)電壓比較路徑111-11N即被排除不成為 最低電壓選擇電路21的有效輸入。但在電路啟動時(本發(fā)明中所謂電 路啟動，不僅狹義指初開機的時候，也廣義包括發(fā)生異常而后重新恢 復(fù)正常的情況；又，所謂電路啟動，可以是電壓供應(yīng)電路ll本身的啟 動，或整體背光控制電路的啟動)，有可能因為所有發(fā)光二極管路徑 101-10N上均沒有電流，致使所有的電壓比較路徑lll-llN都不成為最 低電壓選擇電路21的有效輸入。此時，有可能造成電壓供應(yīng)電路11 不能啟動供電。如欲謹(jǐn)慎避免此種誤動作，根據(jù)本發(fā)明，有多種作法 可行，茲舉數(shù)例說明如下。 首先，在電路啟動時，可以根據(jù)系統(tǒng)中與啟動有關(guān)的訊號，例如
啟動重置(poweron reset)訊號或軟啟動(soft start)訊號等等，來讓低電流 偵測電路31-3N在啟動后一段時間內(nèi)不送出有效偵測訊號S1-SN、或 使其訊號被忽略，此開機后的一段時間可以由系統(tǒng)中啟動結(jié)束時會產(chǎn)
生的其它訊號(例如軟啟動之結(jié)束信號)，來設(shè)定該段時間結(jié)束、或 是由計時電路(counter)計算固定時間后結(jié)束、或藉由監(jiān)控輸出電壓Vout (通常僅需一個比較器即可達成)，視其到達某一設(shè)定值以上后，來 結(jié)束該段時間。除監(jiān)控輸出電壓Vout的作法外，前兩種作法中，為避 免在啟動時間內(nèi)輸出電壓過高，可設(shè)置過電壓保護電路12，或精密計 算啟動時間，確保啟動時間的長度，尚不足以使輸出電壓Vout上升到 超過保護上限。上述內(nèi)容，請參閱圖11，可提供一個啟動遮蔽電路23; 該啟動遮蔽電路23，可根據(jù)上述方式中的任何一種或其它類似方式， 產(chǎn)生遮蔽訊號24，以在啟動時間內(nèi)，遮蔽低電流偵測電路31-3N的偵 測訊號S1-SN，而在啟動時間結(jié)束后，使偵測訊號S1-SN恢復(fù)作用。 又，圖中之邏輯與門，僅為示例；可用任何其它方式，達成遮蔽功能。 且遮蔽訊號24未必需要遮蔽所有的偵測訊號S1-SN，而可只遮蔽其中 之一或一部份。
如果不易從電路他處取得與啟動有關(guān)的訊號，或擔(dān)心此等訊號在 異常狀況下的正確性(例如電源不穩(wěn)定、或雷擊等)，則根據(jù)本發(fā)明 的其中一個實施例，可藉由邏輯電路的設(shè)計，使得當(dāng)所有低電流偵測
電路31-3N都同時偵測到低電流狀況時，即強迫電壓供應(yīng)電路ll開始 供電，以解決此問題?；蛘?，根據(jù)本發(fā)明的另一個實施例，可進一步 提供一個啟動電路，以確保背光控制電路啟動后可以正常工作。
請參閱圖12，此為利用邏輯電路確保啟動的實施例，在本實施例 中，將低電流偵測電路31-3N與一個邏輯電路27連接，構(gòu)成一個低電 流偵測邏輯電路26。邏輯電路27透過邏輯運算，可在所有低電流偵測 電路31-3N都同時偵測到低電流狀況時，即忽略該狀態(tài)，而使至少一條路徑111-llN可以成為最低電壓選擇電路21的輸入訊號。如此，電 壓供應(yīng)電路11即可啟動供電，使背光電路和發(fā)光二極管電路進入正常 的反饋平衡機制。
低電流偵測邏輯電路26的具體作法，舉兩實施例加以說明。首先 請參閱圖13A，假設(shè)使用圖10B所示的最低電壓比較放大電路25。本 實施例中，圖中下方各比較器C1-CN的比較結(jié)果，并不直接用以控制 路徑111-11N上的各開關(guān)，而是先通過邏輯電路27的邏輯運算。邏輯 電路27中包括有第一級的與非門GO，和第二級的多個與非門G1-GN。 第二級的多個與非門G1-GN，只要任何一個輸入為低位準(zhǔn)，其輸出即 為高位準(zhǔn)，可使對應(yīng)的路徑lll-llN導(dǎo)通。與非門G1-GN各具有兩個 輸入，其中一個為對應(yīng)比較器C1-CN的比較結(jié)果，另一個為第一級與 非門GO的輸出。當(dāng)?shù)谝患壟c非門GO的輸出為低位準(zhǔn)時，代表所有比 較器C1-CN的比較結(jié)果皆為高位準(zhǔn)；除此情形外，第一級與非門GO 的輸出均為高位準(zhǔn)。在上述安排下，若任一比較器的輸出為低位準(zhǔn)， 亦即表示對應(yīng)的路徑101-10N上未發(fā)生低電流或無電流狀態(tài)時，對應(yīng) 的第二級與非門G1-GN輸出高位準(zhǔn)，使對應(yīng)的路徑111-11N導(dǎo)通。又， 若所有比較器的輸出皆為高位準(zhǔn)，亦即表示對應(yīng)的路徑101-10N上都 發(fā)生低電流或無電流狀態(tài)時，此時顯然為電路啟動階段，故第一級與 非門GO的輸出為低位準(zhǔn)，使所有的第二級與非門G1-GN均輸出高位 準(zhǔn)，令所有路徑lll-llN都導(dǎo)通。僅有在一個或多個(但非全部)比 較器C1-CN的比較結(jié)果為高位準(zhǔn)時，對應(yīng)的第二級與非門G1-GN才會 輸出低位準(zhǔn)，將對應(yīng)的路徑111-11N切斷。
當(dāng)任一路徑111-11N被切斷時，由于對應(yīng)的晶體管Q1-QN為 PMOS晶體管，故應(yīng)該將其柵極電壓拉高。其作法之一例可見圖標(biāo)，可 提供每一路徑111-11N —個弱電流源WCS1-WCSN，當(dāng)任一路徑 111-11N為斷路時，此弱電流源WCS1-WCSN即可拉高對應(yīng)晶體管 Q1-QN的柵極電壓；而當(dāng)路徑111-11N為通路時，由于其為弱電流源， 故仍由路徑101-10N上的萃取電壓，來主導(dǎo)對應(yīng)晶體管Q1-QN的柵極
電壓。以上安排方式，熟悉本技術(shù)者當(dāng)可立即思及各種變化，例如以
電阻取代弱電流源，或以其它方式在路徑111-11N斷路時，對晶體管 Q1-QN的柵極提供電壓。
又，以上敘述中，暗示路徑lll-llN上的開關(guān)，是由NMOS晶體 管來制作；但本發(fā)明當(dāng)然不應(yīng)局限于此，僅需將電路略作修改(例如 用與門代替與非門)，即可適用于他種開關(guān)。此外，當(dāng)偵測到所有比
較器的輸出皆為高位準(zhǔn)，表示電路處于啟動階段時，也不一定必須讓 所有路徑111-11N都導(dǎo)通；只要有其中一個路徑導(dǎo)通，即可啟動電路。 其作法例如，可將第一級與非門GO的輸出，僅作為一個或部份第二級 與非門G1-GN的輸入；至于其它的第二級與非門，即可省略。
請再參閱圖13B，此為低電流偵測邏輯電路26的另一個實施例。 在本實施例的電路中，低電流偵測邏輯電路26事實上是控制路徑 121-12N，而非直接控制路徑111-11N,但顯然亦可達成相同的目的， 且與圖13A相較，本實施例的電路可以省略設(shè)置弱電流源 WCS1-WCSN，結(jié)構(gòu)較為簡單。本實施例中之邏輯電路27，其邏輯運 算方式與前例相同，故不予重復(fù)說明。需說明的是，如將圖13B電路 與圖12電路相對照，可發(fā)現(xiàn)如使用圖13B的電路，則圖12中低電流 偵測邏輯電路26和最低電壓選擇電路21間的連接，除了路徑111-11N 之外，另還需要一組控制線路。因圖12圖僅為概念示意，故圖中并未 標(biāo)示出；但凡此等效變化，皆應(yīng)屬于本發(fā)明的范圍。
再請參閱圖14，此為利用啟動電路確保啟動的實施例，在本實施 例中，在最低電壓選擇電路21中多提供一個輸入，并設(shè)置一個啟動電 路28，將啟動電路28的輸出連接至該輸入。此啟動電路28的目的是 在其它路徑lll-llN均被切斷時，提供最低電壓選擇電路21 —個有效 的輸入110,以供在誤差放大器13中與參考電壓Vref進行比較，而得 以產(chǎn)生正確的訊號15,啟動電壓供應(yīng)電路ll供電。換言之，啟動電路 28的設(shè)計，應(yīng)使其能在其它路徑lll-llN均被切斷時，產(chǎn)生一個比參
考電壓Vref為低的電壓，使誤差放大器13得以產(chǎn)生訊號15，又能在 任何一條路徑111-11N導(dǎo)通(任何一條路徑101-10N脫離低電流狀態(tài)) 時，即功成身退，不再對正常工作的電路造成任何影響。
要達成以上目的，有各種作法可行，以下參照圖15A-15D說明啟 動電路28的其中幾種作法。
首先請參考圖15A圖并對照圖14，啟動電路28的其中一種作法 是，可從輸出電壓Vout取分壓，藉由適切設(shè)定電阻R1與R2的阻值， 而在路徑110上產(chǎn)生適當(dāng)?shù)碾妷河嵦?。詳言之，假設(shè)在電路啟動時， 輸出電壓Vout的值為Vint， Vint為零或遠低于正常值；當(dāng)?shù)谝粭l路徑 101-10N恰脫離低電流或無電流狀態(tài)時，輸出電壓Vout的值為Vmin; 當(dāng)所有路徑101-10N均到達正常工作區(qū)(所有發(fā)光二極管均正常發(fā)亮) 時，輸出電壓Vout的最低值為Vmax;若設(shè)有電壓保護上限(非絕對 必要)時，輸出電壓Vout的上限值為Vuplimit;且
Vint < Vmin < Vmax < Vuplimit;
則在電路啟動時，若所有路徑101-10N均處于低電流或無電流狀 態(tài)，表示輸出電壓Vint很低，故可使路徑110上的電壓訊號比參考電 壓Vref為低。由于最低電壓比較放大電路25的作用，最終會將路徑 110上的電壓訊號調(diào)整成與參考電壓Vref相等，此時必須設(shè)計成，已 使至少一條路徑101-10N脫離低電流或無電流狀態(tài)，亦即此時的輸出 電壓Vout = Vref x [(R1+R2)/R2],必須等于或大于Vmin。自此開始， 該已脫離低電流或無電流狀態(tài)的路徑，由于尚未到達正常工作區(qū)，故 其對應(yīng)的路徑lll-llN上的電壓，仍比參考電壓Vref為低，因此會促 使最低電壓比較放大電路25繼續(xù)產(chǎn)生訊號15，驅(qū)使電壓供應(yīng)電路11 繼續(xù)升高輸出電壓Vout。當(dāng)該路徑到達正常工作區(qū)時，將有其它路徑 101-10N已經(jīng)脫離低電流或無電流狀態(tài)，如此連鎖反應(yīng)，直到所有的正 常路徑101-10N均脫離低電流或無電流狀態(tài)，雖然此時尚未全部到達 正常工作區(qū)，但同樣可經(jīng)由最低電壓比較放大電路25的工作機制，將 最低的輸入與參考電壓Vref進行比較，使每一條正常路徑101-10N最
終都到達正常工作區(qū)。
需注意的是，設(shè)定電阻R1與R2的阻值時，除使Vref x [(R1+R2)/R2] 等于或大于Vmin之外，亦應(yīng)注意不宜將其設(shè)定過高。從概念上言，若 Vref x [(R1+R2)/R2]越小，表示電路啟動后，路徑110上的電壓訊號越 早到達參考電壓Vref;若Vref x [(Ri+R2)/R2]越大，表示路徑110上的 電壓訊號越晚到達參考電壓Vref。因此，若不慎將Vref x [(R1+R2)/R2] 設(shè)定成大于Vmax，即表示當(dāng)所有路徑101-10N均到達正常工作區(qū)、也 就是所有路徑lll-llN上的電壓訊號都等于或大于參考電壓Vref時， 路徑110上的電壓訊號仍尚未到達參考電壓Vref，此時最低電壓比較 放大電路25將會繼續(xù)發(fā)出訊號15使電壓供應(yīng)電路11繼續(xù)升高輸出電 壓，造成不必要的多余供電。因此，較佳設(shè)定方式是使
Vmin < Vref x [(R1+R2)/R2] < Vmax
以上實施例中，萃取分壓的方式顯然并不限于使用兩電阻Rl與 R2來達成；例如，可將其中的電阻代換成曾納二極管(Zener diode)， 或采其它分壓方式，亦可達成相同功能。
請再參考圖15B并對照圖14，啟動電路28的另一種作法是，可 將低電流偵測電路31-3N中各比較器C1-CN的輸出，傳送給一個與非 門G0，并將此與非門GO的輸出，作為最低電壓比較放大電路25的一 個輸入。當(dāng)所有路徑101-10N均處于低電流或無電流狀態(tài)時，比較器 C1-CN的輸出均為高位準(zhǔn)，因此與非門GO的輸出為低位準(zhǔn)，此低位準(zhǔn) 低于參考電壓Vref，故最低電壓比較放大電路25可輸出訊號15，驅(qū)使 電壓供應(yīng)電路11升高輸出電壓Vout。當(dāng)任何一條路徑101-10N脫離低 電流或無電流狀態(tài)時，與非門GO的輸出即成為高位準(zhǔn)，且此高位準(zhǔn)高 于參考電壓Vref (或提供其等效作用，如下述)，故最低電壓比較放 大電路25即不再受與非門G0的輸出所控制。
以上實施例，再參考圖15C做更詳細(xì)的說明，假設(shè)使用圖10B所 示的最低電壓比較放大電路25,則事實上，晶體管QO并不需要和晶
體管Ql-QN甚至晶體管Qref匹配，因為晶體管Q0柵極上的電壓，并 不需要和其它晶體管的柵極電壓作非常準(zhǔn)確的比較；僅需使晶體管Q0 的柵極電壓，在低位準(zhǔn)時，能夠產(chǎn)生正確輸出訊號15以使輸出電壓 Vout上升，而在高位準(zhǔn)時，使通過晶體管Q0的電流小于通過晶體管 Qref的電流，或能關(guān)閉晶體管QO，即可。因此，在電路設(shè)計上，有很 大的彈性；雖然是以與非門GO的數(shù)字輸出，來進行模擬比較功能，但 在實現(xiàn)上并無困難。
請再參考圖15D，如欲確保與非門GO的數(shù)字輸出，能夠以數(shù)字方 式正確控制最低電壓比較放大電路25，則如圖所示，可將晶體管Q0 的柵極接地，使其導(dǎo)通，并另以與非門GO的輸出來控制路徑120上的 一個開關(guān)。此開關(guān)即可根據(jù)與非門GO的數(shù)字輸出位準(zhǔn)來設(shè)計，以確保 路徑120的導(dǎo)通與斷路。
當(dāng)然，以上做法還可以有許多變化，例如，晶體管QO的柵極不一 定需要接地，可以連接至任何低于Vref的電壓，或只需要使其上通過 的電流大于通過晶體管Qref的電流(等效于使輸入IIO低于Vref); 或者在邏輯電路27判定系統(tǒng)處于啟動狀態(tài)時，切斷或降低Qref所在路 徑上的電流并直接設(shè)定最低電壓比較放大電路25的輸出訊號15之電 壓(例如在圖10B中把輸出訊號15之電壓拉低，而在圖10C中把輸 出訊號15之電壓拉髙)，甚至經(jīng)由其它電路直接設(shè)定電壓供應(yīng)電路11 的狀態(tài)，使其輸出電壓Vout被強迫上升等等。對于邏輯電路27和啟 動電路28，熟悉本技術(shù)者，當(dāng)可思及各種等效變化。
除以上所述外，另一種方式是，當(dāng)邏輯電路27判定系統(tǒng)進入啟動 狀態(tài)(所有路徑處于低電流或無電流狀態(tài))時，或由系統(tǒng)中其它訊號， 例如啟動重置訊號或軟啟動訊號，使背光控制電路30得知其處于啟動 狀態(tài)時，強迫電壓供應(yīng)電路11進入一暫時狀態(tài)使其輸出電壓Vout上 升至某一超過Vmin的電壓位準(zhǔn)，例如可為電壓保護上限Vuplimit或任 何特別設(shè)定之高電壓位準(zhǔn)，之后再使電壓供應(yīng)電路11經(jīng)由正常反饋控
制機制來穩(wěn)壓。對于熟悉本技術(shù)者而言，實現(xiàn)此作法并無困難，因此 其詳細(xì)電路結(jié)構(gòu)予以省略。
又或者，亦可完全不設(shè)置邏輯電路27和啟動電路28，且亦不利用 任何與電路啟動有關(guān)的訊號，而是在任何時候當(dāng)?shù)碗娏鱾蓽y電路31-3N 之一或多者偵測到低電流或無電流狀態(tài)時，均先強迫電壓供應(yīng)電路11 進入一暫時狀態(tài)使其輸出電壓Vout上升至某一超過Vmin的電壓位準(zhǔn)， 例如可為電壓保護上限Vuplimit，或任何特別設(shè)定之高電壓位準(zhǔn)，而僅 有在此情況之下仍然被低電流偵測電路31-3N偵測為低電流或無電流 狀態(tài)之路徑101-10N，其對應(yīng)的電壓比較路徑lll-llN才會被切斷，執(zhí) 行此一過程之后再使電壓供應(yīng)電路11回復(fù)正常反饋控制機制。此作法 雖不盡理想，但也可行，仍屬于本發(fā)明的范圍。
以上各段文字中，所述強迫輸出電壓Vout上升至一設(shè)定電壓值之 控制方式，可以是直接設(shè)定電壓供應(yīng)電路ll的輸出電壓值、或是藉由 設(shè)定電壓供應(yīng)電路11之輸入控制訊號15來達成；若電壓供應(yīng)電路11 為一切換式電壓供應(yīng)器(switching regulator),則可藉由設(shè)定電壓供應(yīng)電 路中功率晶體管之開關(guān)時間比來達成。凡此種種，皆為熟悉本技術(shù)者 所能立即明了，故不予詳述或繪圖贅示。
由以上所述可知，避免低電流偵測電路31-3N因電路啟動而誤動 的作法極多；在本說明書中，僅能舉例說明而難以盡述所有等效取代 方法。熟悉本技術(shù)者，當(dāng)可思及各種等效變化，而皆應(yīng)屬于本發(fā)明的 范圍。
此外，以上說明中，是假設(shè)在正常情況下，除了啟動階段外，低 電流偵測電路31-3N不會同時產(chǎn)生偵測訊號。但事實上，也有極小的 可能，所有低電流偵測電路31-3N都同時產(chǎn)生偵測訊號，且正確表示 所有路徑101-10N都發(fā)生問題。其原因很可能因為是輸出電壓Vout本 身發(fā)生問題，例如不慎將輸出電壓端短路接地，或路徑101-10N上的 負(fù)載過高超過負(fù)荷。此時，電壓供應(yīng)電路n往輸出電壓vout方向的 電流量將會大增。故，可藉由偵測是否發(fā)生此一過量電流狀態(tài)，來判
定輸出電壓端是否短路或過載；若發(fā)生過量電流狀態(tài)，即可關(guān)閉電壓 供應(yīng)電路11，或限制其供應(yīng)電流之上限，或關(guān)閉整個背光控制電路， 或先關(guān)閉后再重新啟動背光控制電路。其作法，例如可從電壓供應(yīng)電 路ll的輸出端萃取電流，連接至一電阻，并將電阻上的跨壓與設(shè)定的 參考電壓比較，或直接取功率元件或開關(guān)元件上的跨壓來代表電流大 小并與設(shè)定的參考電壓比較，以偵測是否發(fā)生此一過量電流狀態(tài)，等 等；熟悉本技術(shù)者，當(dāng)可思及各種作法，在此亦不予贅述。
在以上所述內(nèi)容中，如將圖6、圖10與圖8、圖9對照，可發(fā)現(xiàn) 其中需要針對電流源CS1-CSN提供一個參考電壓VB，并針對誤差放 大器13，另提供一個參考電壓Vref。事實上，并不一定需要提供兩個 參考電壓；透過適當(dāng)?shù)碾娐钒才?，可僅使用一個參考電壓，來達成相 同的目的，亦即，可使兩參考電壓VB和Vref具有函數(shù)關(guān)系，且此函 數(shù)關(guān)系以簡單為尚，例如Vref-VB，或Vref=VB-A (加入差值A(chǔ)的原 因?qū)⒂诤笪恼f明)。
請參閱圖16之實施例，為簡化圖面起見，圖中省略了電壓供應(yīng)電 路11。圖中之電流源系以由雙載子晶體管制作者為例；由于使用雙載 子晶體管，故可以僅使用一個運算放大器OP。當(dāng)然，電流源亦可使用 場效晶體管來制作，此時一般而言便需要對應(yīng)數(shù)目的運算放大器OP。 如圖所示，可使用同一個參考電壓Vref-VB，來作為各電流源和最低 電壓比較放大電路25 (其內(nèi)包含誤差放大器13)的參考電壓。此時， 由于最低電壓比較放大電路25采用參考電壓VB作為比較對象，因此 最低電壓比較放大電路25的其它輸入端，其萃取電壓的節(jié)點，便必須 采用圖標(biāo)的電阻上方位置，亦即節(jié)點N1'或其相等位準(zhǔn)的位置，以便利 比較(圖標(biāo)以使用雙載子晶體管制作電流源為例，此時需萃取其射極 電壓；如使用N型場效晶體管，則需萃取其源極電壓)。同時，由于 萃取電壓的節(jié)點位置和偵測低電流的位置可以相同，故各個低電流偵
測電路31-3N和各條路徑101-10N只需要個別連接至一個節(jié)點N1'-NN' 即可(請對照圖6)。但當(dāng)然，如要將萃取電壓的節(jié)點位置和偵測低電 流的位置分開，也屬本發(fā)明的范圍。
圖16所示電路的進一步具體結(jié)構(gòu)，其實施例之一可參閱圖17;圖 17中，為舉例說明起見，采用圖10B的最低電壓比較放大電路25，且 低電流偵測電路31-3N使用類似圖13B的方法來等效切斷電壓比較路 徑，同時電路中加入了類似圖15C的啟動電路。圖中，為了便利控制 PMOS晶體管QO-QN，圖17中各比較器C1-CN的正負(fù)輸入端與圖7 所示相反，且啟動電路28中采用邏輯或門G10而非與非門；目的是說 明，前文圖6-15所示的各實施例，有各種等效變化的可能。當(dāng)然，在 圖17中，最低電壓比較放大電路25也可改采用其它作法，而圖中針 對電路啟動的防錯設(shè)計，也可以改采用圖11-15或前文所述任何一種作 法或其它作法。
圖16、 17所示電路，在運算放大器OP非為理想元件的情況下， 有可能造成電路誤動作。詳言之，實際運算放大器OP的兩輸入端間， 存在有輸入偏壓(input offset),而若因輸入偏壓之故，導(dǎo)致節(jié)點Nl的 電壓保持在低于參考電壓VB的位準(zhǔn)(但因輸入偏壓之故，運算放大器 OP認(rèn)為其已相等)，則此時最低電壓比較放大電路25將會不斷送出 訊號15,使電壓供應(yīng)電路ll不斷拉升輸出電壓Vout。故如采用圖16、 17所示電路，則在運算放大器OP的正與負(fù)輸入端間，不可以存在正 輸入偏壓(但可以存在負(fù)輸入偏壓)。當(dāng)然，電壓比較放大電路25的 正與負(fù)輸入端間，也會存在輸入偏壓，在此為了敘述方便，將其等效 計算在運算放大器OP的輸入偏壓中，而視電壓比較放大電路25的輸 入偏壓為零，以下之?dāng)⑹龇绞揭嗤?br> 針對以上問題，圖18提出另一種較佳實施例，在本實施例中，不 直接以參考電壓VB作為最低電壓比較放大電路25的參考電壓輸入(正 輸入)，而是以較參考電壓VB略低的電壓，作為最低電壓比較放大電
路25的參考電壓輸入；其具體作法是在參考電壓VB和最低電壓比較 放大電路25的正輸入之間，插入一個電壓源Vs。此電壓源Vs的實際 數(shù)值，可將運算放大器OP的輸入偏壓考慮在內(nèi)。使最低電壓比較放大 電路25的參考電壓輸入，略低于參考電壓VB，其所要達成的目的是， 當(dāng)節(jié)點N1的實際電壓很接近VB時，即認(rèn)定其處于正常工作區(qū)；由于 電壓源Vs的補償作用，可確保對應(yīng)的電壓比較路徑111，其上的電壓 不會低于最低電壓比較放大電路25的參考電壓輸入(-VB-Vs)。換 言之，電壓源Vs和運算放大器OP輸入偏壓的差值或總和，提供了節(jié) 點N1處的電壓誤差容許度。
圖18中，為簡化圖標(biāo)起見，并未繪示啟動電路，亦未繪示低電流 偵測電路31-3N排除對應(yīng)電壓比較路徑的方式，但熟悉本技術(shù)者自可 根據(jù)本發(fā)明之前文與圖標(biāo)，明了當(dāng)如何設(shè)計電路元件間的連接關(guān)系， 以處理電路啟動的問題、并使低電流偵測電路31-3N得以排除對應(yīng)電 壓比較路徑lll-llN。
除圖18所示之較佳實施例外，本發(fā)明還包括其它多種可能的實施 型態(tài)；舉例而言，圖19、 20標(biāo)出另外兩種較佳實施例，也可以達成類 似的目的。
圖19的作法，是在所萃取的電壓節(jié)點N1'-NN，和最低電壓比較放 大電路25之間，各插入一個電壓源Vs，如此，由于電壓源Vs的補償 作用，同樣可確保當(dāng)電壓節(jié)點N1'-NN'的實際電壓很接近VB時，最低 電壓比較放大電路25的各負(fù)輸入端，其上的電壓不會低于最低電壓比 較放大電路25的參考電壓輸入。
需說明的是，以上所述的電壓源Vs,系為在概念上便于了解而繪 示，事實上是代表一廣義的等效電位差；并不一定需要設(shè)置一個實體 的電壓源Vs。以下所述方式，也可以提供部分或全部的等效電f立差， 例如在電壓比較放大電路25的正與負(fù)輸入端間，設(shè)計適當(dāng)?shù)妮斎肫?br> 壓(將其原有的輸入偏壓等效加到運算放大器OP的輸入偏壓中而歸零 之后，再刻意加入適當(dāng)?shù)妮斎肫珘褐?，即可等效達成電壓源Vs的補 償功能。同理，在運算放大器OP的正與負(fù)輸入端間，設(shè)計適當(dāng)?shù)妮斎?偏壓(將其原有的輸入偏壓等效加到電壓比較放大電路25的輸入偏壓 中而歸零之后，再刻意加入適當(dāng)?shù)妮斎肫珘褐?，亦可等效達成電壓 源Vs的補償功能。當(dāng)然此刻意設(shè)計的輸入偏壓值，亦可同時分配到運 算放大器OP和電壓比較放大電路25中由二者分?jǐn)?。此外，Vs亦可由 電流流經(jīng)電路元件所造成之電位差來構(gòu)成。
不論以雙載子晶體管制程、或場效晶體管制程、或混合制程、或 現(xiàn)知的其它半導(dǎo)體制程來適當(dāng)設(shè)計及制造上述之運算放大器OP與電 壓比較放大電路25，除非故意加入人為設(shè)計的輸入偏壓，否則其因制 程能力限制所造成的自然輸入偏壓值，就運算放大器OP與電壓比較放 大電路25各自本身而言，應(yīng)在50mV以下，故上述電壓源Vs的合理 設(shè)計值一般來說不必過高，可在100mV以下。需了解的是，此處所提 及之100mV，為本發(fā)明認(rèn)為合于實用的較佳數(shù)值，但不表示本發(fā)明的 最大范圍應(yīng)受此數(shù)值限制。
圖20所示實施例中，系將參考電壓VB予以分壓產(chǎn)生最低電壓比 較放大電路25的參考電壓輸入，并將節(jié)點N1-NN處的電壓予以分壓 產(chǎn)生節(jié)點Nl'-麗'的電壓。同時，可安排令電阻Rx的阻值為電阻R的 X倍，并令電阻Rbx的阻值為電阻Rb的(X倍+ A)，其中為A將運算 放大器OP的輸入偏壓考慮在內(nèi)的補償因子值；換言之，使用 Rb/(Rb+Rbx)的分壓比例，略低于R/(R+Rx)的分壓比例。如此，亦可達 成補償運算放大器OP輸入偏壓的作用，以確保當(dāng)電壓節(jié)點N1'-NN' 的實際電壓很接近VB時，最低電壓比較放大電路25的各負(fù)輸入端， 其上的電壓不會低于最低電壓比較放大電路25的參考電壓輸入。但若 Rb/(Rb+Rbx)的分壓比例低于R/(R+Rx)的分壓比例過多，則代表所容許 的101-10N路徑上之電流彼此差異過大，在背光控制電路應(yīng)用于控制 發(fā)光二極管的場合中，較不理想。故此二分壓比例之差異，應(yīng)以剛好
足夠補償正常使用情況下運算放大器OP的輸入偏壓(包含電壓比較放 大電路25的輸入偏壓)為原則， 一般不超過15%的差異。當(dāng)然，此處 所提及之15%，為本發(fā)明認(rèn)為合于實用的較佳數(shù)值，但不表示本發(fā)明 的最大范圍應(yīng)受此數(shù)值限制。
從圖18、 19、 20的實施例中，熟悉本技術(shù)者自可想到使用其組合， 同時用上述的分壓比例和電位差來補償運算放大器OP的輸入偏壓，如 此，則電壓比較放大電路25的參考電壓輸入，與參考電壓VB之間成 一線性函數(shù)關(guān)系。此亦包含在本發(fā)明范圍。
總之，若能確保當(dāng)節(jié)點Nl'的實際電壓已進入或接近正常工作區(qū) (很接近VB時)，不致因為運算放大器OP的輸入偏壓，而造成最低 電壓比較放大電路25的誤動作，即符合本發(fā)明的概念；至于具體作法， 熟悉本技術(shù)者當(dāng)可舉一反三，在此僅能舉例說明，實難一一盡述。
此外，同樣地，在圖19、 20的實施例中，并未繪示啟動電路，亦 未繪示低電流偵測電路31-3N排除對應(yīng)電壓比較路徑的方式，但熟悉 本技術(shù)者自可根據(jù)本發(fā)明之前文與圖標(biāo)，明了當(dāng)如何設(shè)計電路元件間 的連接關(guān)系，以處理電路啟動的問題、并使低電流偵測電路31-3N得 以排除對應(yīng)電壓比較路徑lll-llN。
以上己針對較佳實施例來說明本發(fā)明，以上所述，僅為使熟悉本 技術(shù)者易于了解本發(fā)明的內(nèi)容而已，并非用來限定本發(fā)明之權(quán)利范圍。 如前所述，對于熟悉本技術(shù)者，當(dāng)可在本發(fā)明精神內(nèi)，立即思及各種 等效變化。例如，所有實施例中所示直接連接的兩元件，可在其間插 入不影響訊號意義的電路，例如延遲電路等；從電流源所取得之電壓 訊號，可如圖8、 9直接輸入低電流偵測電路，或經(jīng)過其它處理后再行 輸入，等等。在圖標(biāo)中雖然以背光控制電路為單獨一顆集成電路，但 也可拆成不只一顆集成電路，或進一步在其內(nèi)整合與其它電路元件。 又，本發(fā)明未必僅能運用于串并聯(lián)發(fā)光元件電路，亦可用于全串聯(lián)或
全并聯(lián)電路；雖然所示發(fā)光元件為發(fā)光二極管，但也可以是其它發(fā)光 元件，如有機發(fā)光二極管；所述"背光"控制電路，可以不一定是控 制"背光"，而可以是任何照明，等等。故凡依本發(fā)明之概念與精神所 為之均等變化或修飾，均應(yīng)包括于本發(fā)明之申請專利范圍內(nèi)。
權(quán)利要求
1.一種背光控制電路，包含電壓供應(yīng)電路，其接受一輸入電壓，并受控于一控制訊號而產(chǎn)生一輸出電壓；至少一個電流源電路，用以控制對應(yīng)之至少一條發(fā)光元件路徑上的電流，該電流源電路中包括一個運算放大器、一個受該運算放大器輸出所控制的晶體管、與一個電阻；位于該至少一條發(fā)光元件路徑上之對應(yīng)的至少一個電壓萃取節(jié)點；電壓比較放大電路，根據(jù)該至少一個電壓萃取節(jié)點中，電壓最低者，以產(chǎn)生上述控制訊號；以及至少一個低電流偵測電路，用以偵測該至少一條發(fā)光元件路徑是否處于低電流狀態(tài)，當(dāng)發(fā)生該低電流狀態(tài)時，即發(fā)出排除訊號，用以排除對應(yīng)之電壓萃取節(jié)點，使其不成為電壓比較放大電路產(chǎn)生所述控制訊號的根據(jù)；其中，該電流源電路中之運算放大器具有一第一參考電壓輸入，該電壓比較放大電路具有一第二參考電壓輸入，且該第一參考電壓與第二參考電壓具有函數(shù)關(guān)系。
2. 如權(quán)利要求l所述的背光控制電路，其中該第一參考電壓與該 第二參考電壓相等。
3. 如權(quán)利要求l所述的背光控制電路，其中該第一參考電壓大于 該第二參考電壓。
4. 如權(quán)利要求3所述的背光控制電路，其中該第一參考電壓與第 二參考電壓之電壓差小于或等于100mV。
5. 如權(quán)利要求4所述的背光控制電路，其中該電壓差之部份或全部，是由電流源電路中之運算放大器的輸入偏壓來等效構(gòu)成。
6. 如權(quán)利要求4所述的背光控制電路，其中該電壓差之部份或全 部，是由電壓比較放大電路的輸入偏壓來等效構(gòu)成。
7. 如權(quán)利要求4所述的背光控制電路，其中該電壓差之部份或全 部，是由電流流經(jīng)電路元件所造成之電位差來構(gòu)成。
8. 如權(quán)利要求4所述的背光控制電路，其中該電壓差之部份或全 部，是由一個電壓源來構(gòu)成。
9. 如權(quán)利要求l所述的背光控制電路，其中該第二參考電壓是由 第一參考電壓根據(jù)第一分壓比例所分壓產(chǎn)生。
10. 如權(quán)利要求9所述的背光控制電路，其中該電流源電路中之 運算放大器具有另一輸入，此輸入電連接至該電流源電路中之所述晶 體管的一端，且該電壓萃取節(jié)點上的電壓是由此輸入電壓根據(jù)第二分 壓比例所分壓產(chǎn)生。
11. 如權(quán)利要求10所述的背光控制電路，其中該第一分壓比例低 于該第二分壓比例。
12. 如權(quán)利要求ll所述的背光控制電路，其中該第一分壓比例與 該第二分壓比例之差異小于15%。
13. 如權(quán)利要求1所述的背光控制電路，其中該至少一個低電流 偵測電路將該至少一個電壓萃取節(jié)點處的電壓，與低電流參考電壓相 比較，以偵測該至少一條發(fā)光元件路徑是否處于低電流狀態(tài)。
14. 如權(quán)利要求1所述的背光控制電路，其中該晶體管為場效晶體管。
15. 如權(quán)利要求1所述的背光控制電路，其中該晶體管為雙載子晶體管。
16. 如權(quán)利要求15所述的背光控制電路，其中包含兩個以上的電 流源電路，且其中至少兩個電流源電路共享同一個運算放大器。
17. 如權(quán)利要求1所述的背光控制電路，其中該電壓比較放大電 路包括一條第一晶體管路徑與至少一條第二晶體管路徑，其第一晶體 管路徑中包括一個第一晶體管，該第一晶體管的柵極接收該第二參考 電壓，其每條第二晶體管路徑中各包括一個第二晶體管，該第二晶體 管柵極分別耦接對應(yīng)之該至少一個電壓萃取節(jié)點，且其中該排除訊號 藉由切斷對應(yīng)之該第二晶體管路徑，使對應(yīng)之電壓萃取節(jié)點不成為電 壓比較放大電路產(chǎn)生所述控制訊號的根據(jù)。
18. 如權(quán)利要求1所述的背光控制電路，其中包含至少兩條電壓 比較路徑、與至少兩個低電流偵測電路，且當(dāng)所有低電流偵測電路皆 發(fā)出排除訊號時，即忽略該等訊號。
19. 如權(quán)利要求l所述的背光控制電路，更包含有一個啟動電路， 此啟動電路的輸出與該電壓比較放大電路的輸入之一耦接。
20. 如權(quán)利要求19所述的背光控制電路，其中該啟動電路從該輸 出電壓萃取分壓后，將該分壓輸入該電壓比較放大電路。
21. 如權(quán)利要求20所述的背光控制電路，其中當(dāng)該分壓與第二參 考電壓相等時，所述輸出電壓在最低值Vmin與最高值Vmax之間，其 中該最低值Vmiii為至少一個發(fā)光元件恰脫離低電流狀態(tài)時之輸出電 壓值；最高值Vmax為所有發(fā)光元件均正常工作時之最低輸出電壓值。
22. 如權(quán)利要求l所述的背光控制電路，更包含有一個啟動電路, 此啟動電路的輸出與該電壓比較放大電路的輸入之一耦接，其輸入接 收所有低電流偵測電路的排除訊號，當(dāng)所有低電流偵測電路皆發(fā)出排 除訊號時，該啟動電路之輸出位準(zhǔn)低于該第二參考電壓；當(dāng)至少有一 個低電流偵測電路不發(fā)出排除訊號時，該啟動電路之輸出位準(zhǔn)高于該 第二參考電壓。
23. 如權(quán)利要求19所述的背光控制電路，其中該啟動電路包括一 個或門，其輸入端接收所有低電流偵測電路的排除訊號，其輸出端與 該電壓比較放大電路的該一輸入耦接。
24. 如權(quán)利要求l所述的背光控制電路，更包含有一個啟動電路， 此啟動電路的輸出與該電壓比較放大電路的輸入之一耦接，其中該電 壓比較放大電路包括至少第一與第二 PMOS晶體管，第一 PMOS晶體 管的柵極接收該第二參考電壓，第二 PMOS晶體管的柵極耦接該啟動 電路的輸出，且其中當(dāng)該啟動電路的輸出為低位準(zhǔn)時，流過該第二 PMOS晶體管的電流大于流過該第一 PMOS晶體管的電流。
25. 如權(quán)利要求24所述的背光控制電路，其中當(dāng)該啟動電路的輸 出為高位準(zhǔn)時，該第二PMOS晶體管關(guān)閉，或流過該第二PMOS晶體 管的電流小于流過該第一 PMOS晶體管的電流。
26. 如權(quán)利要求l所述的背光控制電路，更包含有一個啟動電路， 該啟動電路接收所有低電流偵測電路的排除訊號，且其中該電壓比較 放大電路具有一啟動輸入，此輸入之等效電壓低于該第二參考電壓， 當(dāng)所有低電流偵測電路皆發(fā)出排除訊號時，該啟動輸入為有效輸入， 當(dāng)至少一個低電流偵測電路不發(fā)出排除訊號時，該啟動輸入不為有效輸入。
27. 如權(quán)利要求26所述的背光控制電路，其中該電壓比較放大電 路包括至少第一與第二 PMOS晶體管，該第一 PMOS晶體管的柵極接 收該第二參考電壓，該第二 PMOS晶體管的柵極接收該啟動輸入，且 該第二 PMOS晶體管位于一 PMOS晶體管路徑上，該PMOS晶體管路 徑上具有一開關(guān)，此開關(guān)受控于該啟動電路的輸出。
28. 如權(quán)利要求1所述的背光控制電路，更包含有一個啟動遮蔽 電路，用以提供遮蔽訊號，以遮蔽所述至少一個低電流偵測電路的排 除訊號。
29. 如權(quán)利要求28所述的背光控制電路，其中該遮蔽訊號是根據(jù) 與啟動有關(guān)的訊號而產(chǎn)生。
30. 如權(quán)利要求28所述的背光控制電路，其中該遮蔽訊號系根據(jù) 與啟動結(jié)束有關(guān)之訊號而結(jié)束.、.或于固定時間后結(jié)束、或于輸出電壓 到達一設(shè)定值后結(jié)束。
31. 如權(quán)利要求1所述的背光控制電路，當(dāng)其處于啟動狀態(tài)時， 電壓供應(yīng)電路之輸出電壓先上升至一設(shè)定電壓值。
32. 如權(quán)利要求31所述的背光控制電路，其中所述啟動狀態(tài)，包 含下列狀態(tài)之一(1)當(dāng)所有低電流偵測電路皆發(fā)出排除訊號時；(2)當(dāng)電壓供應(yīng)電路之輸出電壓小于電壓值Vmin時，其中該電壓值Vmin 為至少一個發(fā)光元件恰脫離低電流狀態(tài)時之輸出電壓值；(3)當(dāng)背光控制電路包含有啟動電路，且啟動電路的輸出表示處于啟動狀態(tài)時；(4) 當(dāng)背光控制電路包含有啟動遮蔽電路，且啟動遮蔽電路發(fā)出遮蔽訊號 時。
33. 如權(quán)利要求31所述的背光控制電路，其中該設(shè)定電壓值，—為 大于Vmin之一電壓值，Vmin為至少一個發(fā)光元件恰脫離低電流狀態(tài)時之輸出電壓值。
34. 如權(quán)利要求31所述的背光控制電路，其包括有一個過壓保護 電路，且其中該設(shè)定電壓值，為過壓保護電路所設(shè)定之最高容許電壓 值。
35. 如權(quán)利要求31所述的背光控制電路，其中令電壓供應(yīng)電路之 輸出電壓先上升至一設(shè)定電壓值之控制方式，是由直接設(shè)定電壓比較 放大電路的輸出電壓值來達成。
36. 如權(quán)利要求31所述的背光控制電路，其中令電壓供應(yīng)電路之 輸出電壓先上升至一設(shè)定電壓值之控制方式，是由設(shè)定電壓供應(yīng)電路 之輸入控制信號電壓值來達成。
37. 如權(quán)利要求31所述的背光控制電路，其中該電壓供應(yīng)電路為 一切換式電壓供應(yīng)器，此切換式電壓供應(yīng)器具有功率晶體管，且其中 令電壓供應(yīng)電路之輸出電壓先上升至一設(shè)定電壓值之控制方式，是由 設(shè)定該功率晶體管之開關(guān)時間比來達成。
38. 如權(quán)利要求1所述的背光控制電路，其中包含至少兩條發(fā)光 元件路徑，且在各發(fā)光元件路徑上分別設(shè)有一接腳。
39. 如權(quán)利要求38所述的背光控制電路，其中至少一接腳為空接 或接地。
40. 如權(quán)利要求1所述的背光控制電路，其中該第二參考電壓與 第一參考電壓之間成一線性函數(shù)關(guān)系。
全文摘要
本發(fā)明提出一種背光控制電路，包含電壓供應(yīng)電路，其接受一輸入電壓，并受控于一控制訊號而產(chǎn)生一輸出電壓；至少一個電流源電路，用以控制對應(yīng)之至少一條發(fā)光元件路徑上的電流，該電流源電路中包括一個運算放大器、一個受該運算放大器輸出所控制的晶體管、與一個電阻；位于該至少一條發(fā)光元件路徑上之對應(yīng)的至少一個電壓萃取節(jié)點；以及電壓比較放大電路，根據(jù)該至少一個電壓萃取節(jié)點中，電壓最低者，以產(chǎn)生上述控制訊號；其中，該電流源電路中之運算放大器具有一第一參考電壓輸入，該電壓比較放大電路具有一第二參考電壓輸入，且該第一參考電壓與第二參考電壓具有函數(shù)關(guān)系。
文檔編號H05B33/02GK101193478SQ200610163009
公開日2008年6月4日 申請日期2006年11月28日 優(yōu)先權(quán)日2006年11月28日
發(fā)明者劉景萌 申請人:立锜科技股份有限公司