專利名稱：嵌埋半導(dǎo)體芯片的承載板結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種嵌埋半導(dǎo)體芯片的承載板結(jié)構(gòu)，特別是涉及一種 將半導(dǎo)體嵌埋于承載板中的結(jié)構(gòu)。
背景技術(shù)：
隨著半導(dǎo)體封裝技術(shù)的演進(jìn)，半導(dǎo)體裝置(Semiconductor device) 已開發(fā)出不同的封裝型態(tài)，其主要是在一封裝基板(package substrate) 或?qū)Ь€架上先裝置半導(dǎo)體芯片，再將半導(dǎo)體芯片電性連接在該封裝基 板或?qū)Ь€架上，接著以膠體進(jìn)行封裝；其中球柵陣列式(Ball grid array, BGA)為一種先進(jìn)的半導(dǎo)體封裝技術(shù)，其特點(diǎn)在于采用一封裝基 板來安置半導(dǎo)體芯片，并利用自動(dòng)對位(Self-alignment)技術(shù)以于該 封裝基板背面植置多個(gè)成柵狀陣列排列的錫球(Solder ball),使相同 單位面積的半導(dǎo)體芯片承載件上可以容納更多輸入/輸出連接端(1/0 connection)以符合高度集積化(Integration)的半導(dǎo)體芯片所需，以 通過此些錫球?qū)⒄麄€(gè)封裝單元焊結(jié)并電性連接至外部裝置。但是，傳統(tǒng)半導(dǎo)體封裝結(jié)構(gòu)是將半導(dǎo)體芯片黏貼于基板頂面，進(jìn) 行打線接合(wire bonding)或覆晶接合(Flip chip)封裝，再于基板的 背面植以錫球以進(jìn)行電性連接，如此，雖可達(dá)到高腳數(shù)的目的，但是 在更高頻使用時(shí)或高速操作時(shí)，其將因?qū)Ь€連接路徑過長導(dǎo)致阻抗增 加，使電氣特性的效能無法提升，而有所限制。以鑒于此，為了能有效地提升電性質(zhì)量而符合下世代產(chǎn)品的應(yīng)用， 業(yè)界紛紛研究采用將芯片埋入電路板內(nèi)，作直接的電性連接，來縮短 電性傳導(dǎo)路徑，并減少信號損失、信號失真及提升在高速操作的能力?，F(xiàn)有嵌埋半導(dǎo)體芯片的電路板的制法流程圖如圖1A至圖ID所示， 首先提供一承載板10，該承載板10具有第一表面10a及與該第一表面 相對的第二表面10b，而該承載板10為絕緣板、金屬板或完成前段線 路制程的單層或多層電路板，且于該承載板10中形成至少一貫穿的開口 100 (如圖1A所示)；接著將至少一具有多個(gè)電極墊110的半導(dǎo)體芯 片11置于該承載板10的開口 100中(如圖1B所示)，得于該承載板 10的第二表面10b形成有一具黏性且后續(xù)可移除的黏著板(圖中未表 示)；于該承載板10的開口 100中填充黏著材料12并經(jīng)固化(Curing) 制程以將該半導(dǎo)體芯片11固定于該承載板10的開口 100中(如圖1C 所示)；之后于該承載板10的第一及第二表面10a、 10b進(jìn)行線路增層 制程，以于該承載板10的第一及第二表面10a、 10b分別依序形成至 少一第一介電層13a及第二介電層13b，并于該第一及第二介電層 13a， 13b表面分別形成第一及第二線路層14a與14b，且該線路層14a 是通過形成于該第一介電層13a中的導(dǎo)電盲孔140以電性連接至該半 導(dǎo)體芯片11的電極墊110，又該承載板10中形成有電鍍導(dǎo)通孔142 以電性連接該第一及第二線路層14a與14b (如圖ID所示)。請參閱圖2，又另一現(xiàn)有嵌埋半導(dǎo)體芯片的電路板的制法是于一承 載板10中形成至少一未貫穿的開口 100'，接著將至少一具有電極墊 110的半導(dǎo)體芯片11接著于該開口 100'中，并于該開口 100'中填充 黏著材料12，且進(jìn)行固化制程以將該半導(dǎo)體芯片11固定于該開口 100' 中，之后于該承載板10的表面進(jìn)行線路增層制程以形成包括至少一介 電層13及線路層14的線路增層結(jié)構(gòu)，且該線路層14通過形成于該介 電層13中的導(dǎo)電盲孔140以電性連接至該半導(dǎo)體芯片11的電極墊 110。依上所述制造過程所制成的嵌埋半導(dǎo)體芯片的電路板雖可縮短電 性傳導(dǎo)路徑，并減少信號損失、信號失真及提升在高頻運(yùn)行的能力以 克服現(xiàn)有半導(dǎo)體芯片接置于電路板表面的種種缺陷。但是，上述現(xiàn)有 技術(shù)的制造過程，是于承載板中形成上下尺寸相同的垂直開口，不利 于將該半導(dǎo)體芯片置放在該承載板的開口中。又，上述現(xiàn)有技術(shù)的制造過程是直接于該開口中填充黏著材料， 由于該半導(dǎo)體芯片與開口的間隙為狹小的直細(xì)縫，當(dāng)黏著材料注入該 細(xì)縫時(shí)，容易使該開口 100未能完全被黏著材料填滿，進(jìn)而使得該開 口中黏著材料充填不均勻，且易殘留空氣而于后續(xù)熱循環(huán)制程中發(fā)生 爆板現(xiàn)象，嚴(yán)重影響后續(xù)制程信賴性。以及，現(xiàn)有技術(shù)的制造過程中是于承載板中形成上下尺寸相同的垂直的開口，由于熱膨脹系數(shù)不同，當(dāng)該半導(dǎo)體芯片接置于開口中并 進(jìn)行后續(xù)的熱循環(huán)制程產(chǎn)生熱膨脹效應(yīng)時(shí)，該半導(dǎo)體芯片的邊緣容易 受開口邊緣的擠壓而受損；或是半導(dǎo)體芯片主動(dòng)面周緣與開口周緣因 應(yīng)力過大，而造成后續(xù)線路增層制程所用的絕緣層與開口周緣產(chǎn)生分 層現(xiàn)象，進(jìn)而影響電路板嵌埋芯片的質(zhì)量。因此，如何提出一種新的嵌埋半導(dǎo)體芯片的電路板結(jié)構(gòu)，以避免 現(xiàn)有技術(shù)不利于將該半導(dǎo)體芯片放置于電路板的垂直開口中，填膠不 均勻，且易殘留氣泡，容易因熱膨脹所產(chǎn)生的應(yīng)力損傷半導(dǎo)體芯片， 或半導(dǎo)體芯片周緣與開口周緣應(yīng)力過大而不利后續(xù)線路增層制程等問 題，實(shí)已成為業(yè)者急欲解決的課題。發(fā)明內(nèi)容鑒于上述現(xiàn)有技術(shù)的種種缺點(diǎn)，本發(fā)明的主要目的在于提供一種 嵌埋半導(dǎo)體芯片的承載板結(jié)構(gòu)，得利于將半導(dǎo)體芯片接置于該承載板 的開口中。本發(fā)明的又一目的在于提供一種嵌埋半導(dǎo)體芯片的承載板結(jié)構(gòu)， 得利于將黏著材料充填于承載板的開口中，以避免于該開口中殘留空 氣。本發(fā)明的再一目的在于提供一種嵌埋半導(dǎo)體芯片的承載板結(jié)構(gòu)， 避免熱應(yīng)力影響嵌埋于承載板中的半導(dǎo)體芯片。本發(fā)明的再一目的在于提供一種嵌埋半導(dǎo)體芯片的承載板結(jié)構(gòu)， 避免半導(dǎo)體芯片周緣與開口周緣應(yīng)力過大而不利后續(xù)線路增層制程問 題。為達(dá)到上述及其它目的，本發(fā)明提出一種嵌埋半導(dǎo)體芯片的承載 板結(jié)構(gòu)，包括 一承載板，具第一表面及相對的第二表面，且該承載 板具有至少一具導(dǎo)角的開口；至少一半導(dǎo)體芯片，接置于該開口中， 該半導(dǎo)體芯片具有主動(dòng)面及相對的非主動(dòng)面，且該半導(dǎo)體芯片的主動(dòng) 面具有多個(gè)電極墊；以及黏著材料，填充于該開口與該半導(dǎo)體芯片之 間的間隙中。在本發(fā)明的一實(shí)施例中，上述具導(dǎo)角的開口貫穿該承載板的第一 及第二表面，而該導(dǎo)角為全導(dǎo)角或半導(dǎo)角。本實(shí)施例的嵌埋半導(dǎo)體芯片的承載板結(jié)構(gòu)復(fù)包括一第一介電層是形成于該承載板的第一表面及 該半導(dǎo)體芯片的主動(dòng)面，以及第二介電層是形成于該承載板的第二表 面及該半導(dǎo)體芯片的非主動(dòng)面。又本實(shí)施例的嵌埋半導(dǎo)體芯片的承載 板結(jié)構(gòu)復(fù)包括一形成于該第一及第二介電層表面所組成群組其中一者 的線路增層結(jié)構(gòu)，且該線路增層結(jié)構(gòu)中形成有多個(gè)導(dǎo)電結(jié)構(gòu)以電性連 接至該半導(dǎo)體芯片，而該線路增層結(jié)構(gòu)表面形成有多個(gè)電性連接墊。相比于現(xiàn)有技術(shù)，本發(fā)明的嵌埋半導(dǎo)體芯片的承載板結(jié)構(gòu)形成具 有導(dǎo)角的開口 ，因而可利于將該半導(dǎo)體芯片接置于該承載板的開口中， 且可通過該導(dǎo)角以將該黏著材料均勻且充足的填充于該開口中，以避 免于該承載板的開口中殘留空氣，并可避免熱膨脹系數(shù)不同所產(chǎn)生的 熱應(yīng)力而影響該半導(dǎo)體芯片。


圖1A至圖1D為現(xiàn)有技術(shù)嵌埋半導(dǎo)體芯片的制法流程圖； 圖2為現(xiàn)有技術(shù)嵌埋半導(dǎo)體芯片的另一結(jié)構(gòu)剖視圖； 圖3A至圖犯為顯示本發(fā)明的嵌埋半導(dǎo)體芯片的承載板結(jié)構(gòu)第一 實(shí)施例的制法流程圖；以及圖4為顯示本發(fā)明的嵌埋半導(dǎo)體芯片的承載板的開口導(dǎo)角另一實(shí)施例的剖視圖。元件符號說明10、 20承載板100、 100，、 21開口10a、 20a第一表面10b、 20b第二表面11、 22半導(dǎo)體芯片110、 220電極墊12、 23黏著材料13、 260介電層13a、 24第一介電層13b、 25第二介電層14、 14a、 261線路層140導(dǎo)電盲孔142、29電鍍導(dǎo)通孔14a第一線路層14b第二線路層210、210'導(dǎo)角22a主動(dòng)面22b非主動(dòng)面240、280開孔262導(dǎo)電結(jié)構(gòu)263電性連接墊28防焊層具體實(shí)施方式
以下通過特定的具體實(shí)施例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù) 人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點(diǎn)與功 效。如圖3A至圖3E所示，為本發(fā)明的嵌埋半導(dǎo)體芯片的承載板結(jié)構(gòu) 第一實(shí)施例的制法流程。如圖3A所示，首先，提供一具有第一表面20a及與該第一表面相 對的第二表面20b的承載板20，于該承載板20中形成有至少一具導(dǎo)角 210的開口 21，且該開口 21呈圓形或矩形，又該開口 21貫穿該承載 板20的第一及第二表面20a及20b，而該導(dǎo)角210為全導(dǎo)角。于本實(shí) 施例中，該開口21采用切割、沖壓、激光等其中之一成型方式形成。本實(shí)施例中，在該承載板20中形成具導(dǎo)角210的開口 21，因而在 后續(xù)制程中，可通過該導(dǎo)角210以順利將該半導(dǎo)體芯片22接置于該開 口 21中。如圖3B所示，將至少一半導(dǎo)體芯片22置放于該開口 21中，并于 該承載板20的第二表面20b形成有一具黏性且后續(xù)可移除的黏著板 (圖中未表示)，該半導(dǎo)體芯片22具有一主動(dòng)面22a及與該主動(dòng)面相對 的非主動(dòng)面22b，且該半導(dǎo)體芯片22的主動(dòng)面22a具有多個(gè)電極墊220。 于本實(shí)施例中，該半導(dǎo)體芯片22以其非主動(dòng)面22b置放于該開口 21中。如圖3C所示，而后于該開口 21與該半導(dǎo)體芯片22之間的間隙中 填充例如樹脂材料或膠體等黏著材料23，并經(jīng)固化(Curing)而將半 導(dǎo)體芯片22固定于該開口 21中。本實(shí)施例中，由于該開口 21具有導(dǎo) 角210，使該開口21與半導(dǎo)體芯片22之間的間隙呈上大下小的漏斗狀， 從而使該黏著材料23可順利引流入該開口 21中，并且確實(shí)填充在該 開口 21中，以避免于該開口 21中殘留空氣導(dǎo)致后續(xù)熱循環(huán)制程中發(fā) 生爆板現(xiàn)象。又本實(shí)施例中，由于該開口 21具有導(dǎo)角210，不僅得使 該黏著材料23均勻充填，且該半導(dǎo)體芯片22的邊緣與該開口 21具以 導(dǎo)角210的邊緣有較大的間距，而可避免熱膨脹系數(shù)不同所產(chǎn)生的熱 應(yīng)力導(dǎo)致該半導(dǎo)體芯片22的邊緣受開口 21邊緣的擠壓而受損；或是 避免半導(dǎo)體芯片22周緣與開口 21周緣應(yīng)力過大而不利后續(xù)線路增層 制程的問題。如圖3D所示，于該承載板20的第一表面20a及該半導(dǎo)體芯片22 的主動(dòng)面22a形成一第一介電層24，且于該承載板20的第二表面20b 及該半導(dǎo)體芯片22的非主動(dòng)面22b形成一第二介電層25。該第一及第 二介電層24， 25中分別形成有多個(gè)開孔240以露出該半導(dǎo)體芯片22的 電極墊220。該第一及第二介電層24,25可例如為環(huán)氧樹脂(Epoxy resin)、聚乙酰胺(Polyimide)、氰脂(Cyanate ester)、玻璃纖維(Glass fiber)、雙順丁烯二酸酰亞胺/三氮阱(BT， Bismaleimide triazine)、 聚丙烯(PP， polypropylene)、 ABF或混合環(huán)氧樹脂與玻璃纖維等材料 所構(gòu)成。如圖3E所示，之后，復(fù)可于該第一介電層24及第二介電層25表 面形成一線路增層結(jié)構(gòu)26，而該線路增層結(jié)構(gòu)26包括介電層260、疊 置于該介電層上的線路層261，以及形成于該介電層中的導(dǎo)電結(jié)構(gòu)262， 且該部份導(dǎo)電結(jié)構(gòu)262電性連接至該半導(dǎo)體芯片22的電極墊220，并 于該線路增層結(jié)構(gòu)26表面形成有電性連接墊263，且位于該第一介電 層24及第二介電層25表面的線路增層結(jié)構(gòu)26通過至少一電鍍導(dǎo)通孔 29作電性連接。此外，該線路增層結(jié)構(gòu)26表面復(fù)形成有一防焊層28，且該防焯層 中具有多個(gè)開孔280，從而以顯露該線路增層結(jié)構(gòu)表面的電性連接墊263。請參閱圖4，為本發(fā)明的另一實(shí)施例，上述的開口21的導(dǎo)角210， 亦可為半導(dǎo)角(為未將開口 21完全斜切，而使其開口形成部分斜切， 部分垂直的型態(tài))，同樣可達(dá)到利于將該半導(dǎo)體芯片22置于該開口 21 中，且可便于將該黏著材料23充填于該開口 21中，并可避免產(chǎn)生氣 泡，以及避免熱應(yīng)力而影響該半導(dǎo)體芯片22的邊緣受開口 21邊緣的 擠壓而受損；或是避免半導(dǎo)體芯片22周緣與開口 21周緣應(yīng)力過大而 不利后續(xù)線路增層制程問題。通過上述制法所形成的嵌埋半導(dǎo)體芯片的承載板結(jié)構(gòu)包括 一承 載板20，至少一具導(dǎo)角210的開口 21、至少一半導(dǎo)體芯片22以及黏 著材料23。該承載板20具有第一表面20a及與該第一表面20a相對的 第二表面20b，且該承載板20中形成有至少一具導(dǎo)角210的開口 21 ; 其中，該開口 21貫穿該承載板20的第一表面20a及第二表面20b，且 該導(dǎo)角210為全導(dǎo)角或半導(dǎo)角。該半導(dǎo)體芯片22接置于該開口 21中， 且該半導(dǎo)體芯片22具有一主動(dòng)面22a及與該主動(dòng)面相對的非主動(dòng)面 22b，且該主動(dòng)面22a具有多個(gè)電極墊220。該黏著材料23填充于該幵 口 21與該半導(dǎo)體芯片22之間的間隙中，以將該半導(dǎo)體芯片22固定于 該開口 21中。于本實(shí)施例中，該嵌埋半導(dǎo)體芯片的承載板結(jié)構(gòu)復(fù)包括一形成于 該承載板20的第一表面20a及該半導(dǎo)體芯片22的主動(dòng)面22a的第一 介電層24，以及一形成于該承載板20的第二表面20b及該半導(dǎo)體芯片 22的非主動(dòng)面22b的第二介電層25 ;又于該第一介電層24及第二介 電層25表面形成有線路增層結(jié)構(gòu)26，該線路增層結(jié)構(gòu)26表面復(fù)形成 有一防焊層28，且該防焊層28中具有多個(gè)開孔280，從而以顯露該線 路增層結(jié)構(gòu)表面的電性連接墊263。本發(fā)明的嵌埋半導(dǎo)體芯片的承載板結(jié)構(gòu)，主要于承載板中形成至 少一具導(dǎo)角的開口 (如開口21)，通過該開口的導(dǎo)角，可利于將該半導(dǎo) 體芯片接置于該開口中。此外，本發(fā)明，可通過該開口的導(dǎo)角有如漏斗狀，從而可利于將 黏著材料均勻充分的填充于承載板的開口中，而避免該開口中因該黏 著材料填充不均勻及填充量不足而包含氣泡，導(dǎo)致后續(xù)熱循環(huán)制程中發(fā)生爆板的現(xiàn)象，嚴(yán)重影響后續(xù)制程信賴性。再者，本發(fā)明中由于承載板的開口具有導(dǎo)角，使該半導(dǎo)體芯片的 邊緣與該開口的邊緣有較大的間距，而可避免熱膨脹系數(shù)不同所產(chǎn)生 的熱應(yīng)力導(dǎo)致該半導(dǎo)體芯片的邊緣受開口邊緣的擠壓而受損。再者，本發(fā)明中由于承載板的開口具有導(dǎo)角，避免使該半導(dǎo)體芯 片的邊緣與該開口周緣因應(yīng)力過大，而造成后續(xù)線路增層制程所用的 絕緣層與開口周緣產(chǎn)生分層現(xiàn)象。上述實(shí)施例僅為例示性說明本發(fā)明的原理及其功效，而非用于限 制本發(fā)明。任何本領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范疇下， 對上述實(shí)施例進(jìn)行修飾與變化。因此，本發(fā)明的權(quán)利保護(hù)范圍，應(yīng)以 本發(fā)明權(quán)利要求書的范圍為依據(jù)。
權(quán)利要求
1. 一種嵌埋半導(dǎo)體芯片的承載板結(jié)構(gòu)，包括一承載板，具第一表面及相對的第二表面，且該承載板具有至少一具導(dǎo)角的開口；至少一半導(dǎo)體芯片，置放于該開口中，該半導(dǎo)體芯片具有主動(dòng)面及相對的非主動(dòng)面，且該半導(dǎo)體芯片的主動(dòng)面具有多個(gè)電極墊；以及黏著材料，填充于該開口與該半導(dǎo)體芯片之間的間隙中。
2. 根據(jù)權(quán)利要求1所述的嵌埋半導(dǎo)體芯片的承載板結(jié)構(gòu)，其中， 該承載板為絕緣板、金屬板及具有線路的電路板其中一者。
3. 根據(jù)權(quán)利要求1所述的嵌埋半導(dǎo)體芯片的承載板結(jié)構(gòu)，其中， 該開口貫穿該承載板的第一及第二表面。
4. 根據(jù)權(quán)利要求1所述的嵌埋半導(dǎo)體芯片的承載板結(jié)構(gòu)，其中， 該開口的導(dǎo)角為全導(dǎo)角及半導(dǎo)角的其中一者。
5. 根據(jù)權(quán)利要求1所述的嵌埋半導(dǎo)體芯片的承載板結(jié)構(gòu)，復(fù)包括 一第一介電層，其形成于該承載板的第一表面及該半導(dǎo)體芯片的主動(dòng) 面，以及一第二介電層，其形成于該承載板的第二表面及該半導(dǎo)體芯 片的非主動(dòng)面。
6. 根據(jù)權(quán)利要求5所述的嵌埋半導(dǎo)體芯片的承載板結(jié)構(gòu)，復(fù)包括 一形成于該第一及第二介電層表面所組成群組其中一者的線路增層結(jié) 構(gòu)，且該線路增層結(jié)構(gòu)中形成有多個(gè)導(dǎo)電結(jié)構(gòu)以電性連接至該半導(dǎo)體 芯片的電極墊，又該線路增層結(jié)構(gòu)表面形成有多個(gè)電性連接墊。
7. 根據(jù)權(quán)利要求6所述的嵌埋半導(dǎo)體芯片的承載板結(jié)構(gòu)，復(fù)包括: 于該線路增層結(jié)構(gòu)表面具有一防焊層，且該防焊層表面具有多個(gè)開孔， 從而以顯露線路增層結(jié)構(gòu)的電性連接墊。
8. 根據(jù)權(quán)利要求6所述的嵌埋半導(dǎo)體芯片的承載板結(jié)構(gòu)，其中， 該線路增層結(jié)構(gòu)包括有介電層、疊置于該介電層上的線路層，以及形 成于該介電層中的導(dǎo)電結(jié)構(gòu)。
9. 根據(jù)權(quán)利要求1所述的嵌埋半導(dǎo)體芯片的承載板結(jié)構(gòu)，其中， 該開口為圓形及矩形開口的其中之一者。
10. 根據(jù)權(quán)利要求1所述的嵌埋半導(dǎo)體芯片的承載板結(jié)構(gòu)，其中， 該黏著材料為樹脂材料及膠體的其中之一者。
全文摘要
本發(fā)明公開了一種嵌埋半導(dǎo)體芯片的承載板結(jié)構(gòu)，主要包括一具第一表面及相對的第二表面的承載板，且該承載板具有至少一具導(dǎo)角的開口，通過該導(dǎo)角使半導(dǎo)體芯片利于接置于該開口中，且可通過該導(dǎo)角以將黏著材料均勻充足的填充于該開口中，并可避免產(chǎn)生氣泡及降低應(yīng)力。
文檔編號H05K1/18GK101281889SQ200710092238
公開日2008年10月8日 申請日期2007年4月2日 優(yōu)先權(quán)日2007年4月2日
發(fā)明者史朝文 申請人:全懋精密科技股份有限公司