專利名稱：印刷電路板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種印刷電路板，具體地講，涉及一種用于安裝能夠高速 操作的電路(例如DDR-SDRAM)的印刷電路板。
背景技術(shù)：
其上安裝有能夠高速操作的DRAM例如DDR-SDRAM (雙數(shù)據(jù)速率同 步動態(tài)隨機(jī)存取存儲器)的印刷電路板有時會由于DRAM的高速操作而導(dǎo)
致故障。
為了消除由于增加的頻率引起的噪聲或反射而導(dǎo)致的信號劣化，在能 夠高速操作的DRAM (下文中，有時稱為高速DRAM)例如DDR-SDRAM 中采用了根據(jù)JEDEC (電子器件工程聯(lián)合會，Joint Electron Device Engineering Council)規(guī)范的SSTL—2 (用于2.5V的殘余連續(xù)終結(jié)邏輯，Stub Series Terminated Logic for 2.5V)接口。在這個SSTL—2接口中，規(guī)定了終 結(jié)電壓，并且存儲器總線的終端有時通過電阻器連接到電源圖案，以優(yōu)化 信號波形。在下面的描述中，終結(jié)電壓和電源圖案有時分別稱為VTT電壓 和VTT電源圖案。
當(dāng)在這個連接狀態(tài)下通過存儲器總線布線(或者總線；bus wiring) 傳輸信號時，電阻器消耗電能。當(dāng)存儲器總線同時轉(zhuǎn)變到導(dǎo)通或者截止時， VTT電壓將改變。高速DRAM的操作頻率高至100MHz或者更高。因此， VTT電壓的波動將導(dǎo)致根據(jù)高速DRAM的操作頻率的噪聲。
具有高時間響應(yīng)的低電容電容器有時被布置在VTT電源圖案和GND (地)圖案之間，用作對抗噪聲的措施。當(dāng)操作頻率為100MHz或者更高 時，共用的低電容電容器將由于寄生電感而表現(xiàn)高阻抗。因此，低電容電
容器不足以作為有效地對抗高頻噪聲的反措施。
另一方面，由高速DRAM的存儲器總線的操作在VTT電源圖案中產(chǎn)生
的高頻噪聲將經(jīng)過上述的電阻器進(jìn)入存儲器總線布線，影響波形質(zhì)量或者 導(dǎo)致高速DRAM出故障例如直接輻射至其它信號或者電源。
例如，下面提及的專利文件1至4公開了目的是除了穩(wěn)定高速DRAM的 操作之外的目的的技術(shù)，例如目的是為了減小來自印刷電路板或印刷布線 板的輻射噪聲。專利文件l (第3036629號日本專利)描述了一種電子設(shè)備
(例如信息設(shè)備)中使用的印刷布線板。在專利文件l中具體地描述了 在具有電源層和地層的印刷布線板的外圍中設(shè)置第一電容器，以降低電子 諧振電流的反射系數(shù)，而在安裝在印刷布線板上的有源元件的電源引腳附 近設(shè)置第二電容器，以抑制在有源元件和第一電容器之間流動的回路電 流。
專利文件2 (第3055136號日本專利)描述了一種電子設(shè)備(例如信息 處理裝置和通信裝置)中使用的印刷布線板。專利文件2具體描述了一種 電源層和地層之間的由多個電容器或者由多個電容器和電阻器構(gòu)成的并 串聯(lián)電路中的連接技術(shù)，由此，可以減小電源層和地層之間的電感，并且 可以抑制由于電源層和地層之間的電壓波動而引起的不必要的電磁波輻 射。
專利文件3 (第H10-275981號日本專利特許公開)公開了一種具有電 容器裝置的多層板，所述電容器裝置用于引導(dǎo)高頻電流，所述高頻電流通 過電源層流至地層。這個電容器裝置具有電容器和串聯(lián)連接到這個電容器 的電阻器。
專利文件4 (第2004-158605號日本專利特許公開)公開了一種包括緩 沖電路的印刷布線板，所述緩沖電路通過在電源層和信號層之間將電阻器 和電容器串聯(lián)連接而形成。
然而，專利文件1至4中公開的所有技術(shù)都沒有致力于穩(wěn)定高速DRAM 的操作。

發(fā)明內(nèi)容
本發(fā)明的示例性目的是提供一種具有安裝在其上的高速DRAM和存
儲器控制器并且能夠?qū)崿F(xiàn)高速DRAM穩(wěn)定操作的印刷電路板。
本發(fā)明的進(jìn)一步示例性目的是提供一種方法，減小由于高速DRAM或
者存儲器控制器的操作的緣故而在電源圖案中產(chǎn)生的高頻噪音。
本發(fā)明應(yīng)用于在其上安裝有高速DRAM和存儲器控制器的印刷電路
板，其中，所述高速DRAM與所述存儲器控制器通過存儲器總線布線相互
連接。所述印刷電路板具有通過并聯(lián)終端電阻器連接到所述存儲器總線的
電源圖案。所述印刷電路板進(jìn)一步包括串聯(lián)電路，所述串聯(lián)電路通過在所
述電源圖案和GND圖案之間串聯(lián)連接電容器和電阻器形成，所述電阻器的
阻值與所述電源圖案的特性阻抗基本上相等。
這樣，根據(jù)本發(fā)明的印刷電路板通過在所述電源圖案和所述GND圖
案之間連接并布置串聯(lián)電路而有助于穩(wěn)定高速DRAM的操作，所述串聯(lián)
電路由電容器和電阻器構(gòu)成，使得在高頻噪聲通過所述電源圖案傳播時，
通過所述電阻器消耗由于高速DRAM或存儲器控制器的操作而導(dǎo)致的在
所述電源圖案中產(chǎn)生的任何高頻噪聲。


圖1A示出了用于實(shí)施本發(fā)明的印刷電路板的基本構(gòu)造，而圖1B示出 了圖1A中示出的基本構(gòu)造的等效電路；
圖2是用于解釋根據(jù)本發(fā)明示例性實(shí)施例的印刷電路板的示圖； 圖3A示出了現(xiàn)有技術(shù)中的印刷電路板的示例，而圖3B示出了應(yīng)用本
發(fā)明的印刷電路板的示例；
圖4是示出根據(jù)本發(fā)明的連接和布置在高速DRAM附近的由電容器和
電阻器構(gòu)成的串聯(lián)電路的數(shù)量與故障頻率之間的關(guān)系的示圖5是示出用于解釋現(xiàn)有技術(shù)中的印刷電路板的操作的模型電路板的
示圖6是示出用于解釋根據(jù)本發(fā)明的印刷電路板的操作的模型電路板的
示圖7是示出通過時域反射計(jì)(TDR)從第一層側(cè)開始測量圖5中所示的 模型電路板的反射系數(shù)隨時間變化的結(jié)果、并將反射系數(shù)轉(zhuǎn)換成特性阻抗 的示圖；以及
圖8是用于解釋通過TDR從第一層側(cè)開始測量圖6中所示的本發(fā)明的 模型電路板的反射系數(shù)隨時間變化的結(jié)果，并將反射系數(shù)轉(zhuǎn)換成特性阻抗 的示圖。
具體實(shí)施例方式
在描述本發(fā)明的示范性實(shí)施例之前，將描述本發(fā)明的特征。 本發(fā)明可應(yīng)用于具有多層結(jié)構(gòu)的印刷電路板或印刷布線板，在所述印 刷電路板或印刷布線板上安裝有高速操作電路，例如需要以低電壓且高速 操作的DDR-SDRAM (雙數(shù)據(jù)速率同步動態(tài)隨機(jī)存取存儲器)。當(dāng)噪聲進(jìn) 入存儲器總線布線的并聯(lián)終端連接到其上的高速DRAM的電源圖案時，根 據(jù)本發(fā)明的印刷電路板防止噪聲傳播到其它的信號線或者電源圖案，導(dǎo)致 高速操作電路的故障。為了這個目的，由電阻器和電容器串聯(lián)連接而形成 的串聯(lián)電路被連接和布置在高速DRAM電源圖案和GND (地)圖案之間， 所述電阻器具有與高速DRAM電源圖案的特性阻抗基本上相等的阻抗。根 據(jù)這個構(gòu)造，已經(jīng)進(jìn)入高速DRAM電源圖案或者在高速DRAM電源圖案中 出現(xiàn)的任何噪聲可以被串聯(lián)電路消耗掉，這可以有效地防止高速操作電路 的故障。
將參照圖1A和圖1B來描述用于實(shí)現(xiàn)此的基本構(gòu)造。
圖1A示出了用于實(shí)施本發(fā)明的印刷電路板的基本構(gòu)造，而圖1B示出 了圖1A的等效電路。在圖1A中，為了易于理解，示出了具有多層結(jié)構(gòu)的 印刷電路板l，其被劃分成頂表面部分IO、在頂表面部分10下面的VTT電 源圖案20以及在VTT電源圖案20下面的GND圖案30。
存儲器控制器41和高速DRAM42安裝在印刷電路板1的頂表面部分 IO上，并且存儲器控制器41和高速DRAM42通過由多條布線形成的存儲 器總線布線43相互連接。每個并聯(lián)終端電阻器44的一端在靠近高速DRAM 42的位置處連接到存儲器總線布線(或者總線；bus wiring) 43中相應(yīng)的 布線，而并聯(lián)終端電阻器44的另一端連接到VTT電源圖案20。圖1A示出了 多個并聯(lián)終端電阻器44，而圖1B示出了這些并聯(lián)終端電阻器集中成以標(biāo)號 44表示的一個電阻器。
如下所述地構(gòu)造具有上述特征的印刷電路板l 。
(1) 將由電容器45和電阻器46構(gòu)成的串聯(lián)電路連接并布置在VTT電 源圖案20和GND圖案30之間。電阻器46的電阻值R被選擇成與VTT電源圖 案20的特性阻抗Z()基本上相等。
(2) 串聯(lián)電路消耗己經(jīng)進(jìn)入VTT電源圖案20或者已經(jīng)在VTT電源圖 案20中出現(xiàn)的高頻噪聲。
(3) 這防止存儲器控制器41和高速DRAM42的故障，所述故障由噪 聲從VTT電源圖案20通過并聯(lián)終端電阻器44向存儲器總線布線43傳播而 導(dǎo)致，或者由由于VTT電源圖案20與存儲器總線布線43或其它電源圖案的 串?dāng)_引起的進(jìn)入存儲器總線布線43或另一電源圖案的噪聲而導(dǎo)致。結(jié)果， 使得印刷電路板l中的高速操作電路例如高速DRAM 42穩(wěn)定地操作。
下面將描述本發(fā)明的示范性實(shí)施例。
參照圖2，作為本發(fā)明的實(shí)施例，示出了具有安裝在其上的存儲器控 制器41和高速DRAM42的多層結(jié)構(gòu)印刷電路板1。也是為了易于理解，在 圖2中，示出的印刷電路板1被劃分成頂表面部分10、VTT電源圖案20、GND 圖案30以及后表面部分50。在實(shí)際的印刷電路板中，圖2中的存儲器控制 器41和高速DRAM42占據(jù)印刷電路板中的部分區(qū)域。實(shí)際上，除了圖2中 示出的那些器件之外，存在其它的電源圖案、GND圖案和信號布線。圖2 示出了用于解釋本發(fā)明的實(shí)施例所必需的那些部件。
在圖2中，存儲器控制器41輸出信號例如時鐘、數(shù)據(jù)、地址和指令。 存儲器總線布線43是用來電連接存儲器控制器41和高速DRAM42的導(dǎo)體， 并且由多條布線構(gòu)成。為了獲得滿意的波形或者為了消除可歸因于存儲器 總線布線43的輻射噪聲，存儲器總線布線43設(shè)置有插入并連接到存儲器控 制器41附近的電阻器(通常稱為阻尼電阻器)47。為了獲得滿意的波形， 在高速DRAM42附近，用作接收器的高速DRAM42和數(shù)據(jù)總線設(shè)置有連 接并布置在存儲器總線布線43和電源圖案20之間的電阻器44 (下文中，稱 為并聯(lián)終端電阻器)。為存儲器總線布線43中的每條布線設(shè)置阻尼電阻器 47和并聯(lián)終端電阻器44。并聯(lián)終端電阻器44的阻值與存儲器總線布線43 的特性阻抗基本上相同。在連接部分附近，由VTT電源發(fā)生IC(集成電路) 49產(chǎn)生的VTT電源被連接至l」VTT電源圖案20，電容器48設(shè)置在VTT電源圖 案20和GND圖案30之間。
根據(jù)這個示范性實(shí)施例，由電容器45和電阻器46構(gòu)成的串聯(lián)電路連接 并布置在VTT電源圖案20和GND圖案30之間，所述電阻器46的阻值R與 VTT電源圖案20的特性阻抗Z()基本上相同。假設(shè)VTT電源圖案20是傳輸 線，其特性阻抗Z()被計(jì)算為大約10Q。因此，在這個示范性實(shí)施例中，電 阻器46的阻值R被設(shè)置成10 Q，電容器45的電容被設(shè)置成O. 1 。
參照圖3A和圖3B，將描述將本發(fā)明應(yīng)用于實(shí)際印刷電路板的例子。 在圖3A和圖3B中，與圖2相似，示出了解釋本發(fā)明的示范性實(shí)施例需要的 那些部件，而省略了存儲器控制器和存儲器總線。
圖3A示出了現(xiàn)有技術(shù)中的印刷電路板。為了易于理解，示出了多層 結(jié)構(gòu)的印刷電路板IOO，其中，所述多層結(jié)構(gòu)的印刷電路板100被劃分成頂 表面部分IIO、 VTT電源圖案120、 GND圖案130和后表面部分150。
在圖3A中，VTT電源圖案120被形成為矩形，所述矩形的長邊為 125mm、短邊為35mm，并且被設(shè)置在印刷電路板100的內(nèi)層中。在頂表面 部分110上安裝五個高速DRAM (DDR-SDRAM) 142，在后表面部分150 上安裝四個高速DRAM (DDR-SDRAM) 142。在這些九個高速DRAM 142 的每個的附近設(shè)置一組八個并聯(lián)終端電阻器144。這意味著總共有72 (=8x9)個并聯(lián)終端電阻器144連接在存儲器總線布線(未示出)的布線 和VTT電源圖案120之間。電容器148布置在九個高速DRAM 142中的每個 附近，因而總共有九個電容器布置并連接在VTT電源圖案120和GND圖案 130之間，以使VTT電源穩(wěn)定。
通過與存儲器控制器(未示出)的信號輸出一起的并聯(lián)終端電阻器 144，這個印刷電路板100被瞬時提供大電流，由此，在VTT電源圖案120 中產(chǎn)生了噪聲，導(dǎo)致出現(xiàn)存儲器存取錯誤?？梢韵嘈诺氖?，存儲器存取錯 誤的出現(xiàn)歸因于這個噪聲通過并聯(lián)終端電阻器144進(jìn)入存儲器總線布線、 或者歸因于由于VTT電源圖案120和存儲器總線或其它電源圖案之間的串
擾而導(dǎo)致的噪聲進(jìn)入存儲器總線或另一電源圖案(未示出)的事實(shí)。
相反，在圖3B中，在高速DRAM (DDR-SDRAM) 42附近，代替圖 3A中的電容器148，通過串聯(lián)連接電容器45和電阻器46而形成的串聯(lián)電路 被布置并連接在VTT電源圖案20和GND圖案30之間。己經(jīng)發(fā)現(xiàn)這可以有效 地減小存儲器存取錯誤的發(fā)生。所安裝的電阻器46的阻值R被設(shè)置成10Q，
而電容器45的電容被設(shè)置成0.1pF。 10n的阻值在這個電路中是合適的，其 原因如下。結(jié)合GND圖案30，在長邊為125mm且短邊為35mm的矩形VTT 電源圖案20上進(jìn)行特性阻抗的計(jì)算。計(jì)算發(fā)現(xiàn)作為傳輸路徑的VTT電源圖 案20的特性阻抗為0.5Q。因此，選擇特性阻抗為10Q的小芯片電阻器(chip resistor)作為特征阻抗接近0.5 Q的廉價(jià)且易于獲得的電阻器。多至九個由 這樣的電阻器和電容器構(gòu)成的串聯(lián)電路被布置和連接在VTT電源圖案20 和GND圖案30之間。在這種情況下，可以認(rèn)為這些串聯(lián)電路并聯(lián)連接在 VTT電源圖案20和GND圖案30之間，因此通過并聯(lián)連接而組合的阻值可以 為大約1Q，接近0.5Q。
另夕卜，在圖3B中，VTT電源圖案20被形成為矩形，所述矩形的長邊為 125mm且短邊為35mm，并且所述VTT電源圖案20被設(shè)置在印刷電路板l的 內(nèi)層中。在頂表面部分10上安裝五個高速DRAM (DDR-SDRAM) 42，在 后表面部分50上安裝四個高速DRAM (DDR-SDRAM) 42。在九個高速 DRAM42中的每個附近布置八個并聯(lián)終端電阻器44。這意味著總共有72 (-8x9)個并聯(lián)終端電阻器44連接在存儲器總線布線的布線和VTT電源圖 案20之間。
雖然圖3B示出了與頂表面上的高速DRAM 42相關(guān)聯(lián)地設(shè)置的串聯(lián)電 路，但是明顯的是，與頂表面上的串聯(lián)電路相似，與后表面上的高速DRAM 42相關(guān)聯(lián)地設(shè)置的串聯(lián)電路可以連接并布置在GND圖案30和VTT電源圖 案20之間。
圖4示出了布置在高速DRAM42附近的串聯(lián)電路的數(shù)量與故障(存儲
器存取錯誤)頻率之間的關(guān)系，所述串聯(lián)電路中的每個由電容器和電阻器 構(gòu)成。在圖4中，以"設(shè)置的位置"表示的從1到9的數(shù)字分別表示在圖3B中 括號內(nèi)具有相應(yīng)數(shù)值的標(biāo)號的42表示的高速DRAM?？梢钥闯觯收项l率 隨著串聯(lián)電路的數(shù)量的增加而減小。當(dāng)串聯(lián)電路設(shè)置到頂表面和后表面上 的所有九個高速DRAM42時，基本上完成消除了存儲器存取錯誤。這揭示 了串聯(lián)電路對于消除高速DRAM42的故障是有效的。 回到圖1A和圖1B，將描述本發(fā)明的操作。
參照圖1B，當(dāng)存儲器控制器41輸出的信號通過存儲器總線布線43到 達(dá)并聯(lián)終端電阻器44時，如果信號從低轉(zhuǎn)變到高，則電流將從存儲器總線
布線43流到VTT電源圖案20，而如果信號從高轉(zhuǎn)變到低，則電流將從VTT 電源圖案20流到存儲器總線布線43。在任一情況下，VTT電源的電荷量根 據(jù)信號傳輸速度瞬時改變，因而在VTT電源圖案20中產(chǎn)生高頻噪聲。當(dāng)這 個高頻噪聲到達(dá)VTT電源圖案20和GND圖案30之間的由電容器45和電阻 器46構(gòu)成的串聯(lián)電路時，高頻噪聲被串聯(lián)電路消耗掉。
將在圖5和圖6中示出的模型電路板的基礎(chǔ)上描述這個原理。
圖5示出了由四層構(gòu)成的印刷電路板60'，所述四層為用作頂表面部分 的第一層61、由實(shí)心的(solid) GND圖案形成的第二層62、由沒有連接到 任何地方的實(shí)心圖案(浮置的實(shí)心圖案)形成的第三層63以及用作后表面 部分的第四層64。這個印刷電路板沒有根據(jù)本發(fā)明的串聯(lián)電路。
如圖5所示，第一層61和第四層64分別設(shè)置有布線61-1和布線64-1， 布線61-1和布線64-1都具有50 Q的特性阻抗。第一層61的布線61-1和第四 層64的布線64-l通過在基底的縱向中心部分處形成在第二層(實(shí)心的GND 圖案)62和第三層(浮置的實(shí)心圖案)63中的通孔65彼此連接。
這里以端口1和端口2表示的SMA連接器連接到基底的相對端。SAM 連接器的信號導(dǎo)線分別連接到第一層61中的特性阻抗為50Q的布線61-1和 第四層64中的特性阻抗為50Q的布線64-1，而SMA的GND導(dǎo)線連接到第二 層62的實(shí)心的GND圖案。第三層63可以被認(rèn)為是通過在基底的相對端的電 容器66將第二層62的實(shí)心的GND圖案連接到第三層63的浮置的實(shí)心圖案 的實(shí)心的電源圖案。
以上述構(gòu)造建立系統(tǒng)，使得當(dāng)信號從第一層61輸入時，信號將經(jīng)過基 底的縱向中心處的通孔65通過第四層64的布線64-l傳播，并被50Q的電阻 器消耗。由于在通孔65附近沒有電源返回路徑，所以隨著信號通過布線 61-l傳播而產(chǎn)生的來自第二層62的實(shí)心的GND圖案的返回電流在圖5中所 示的向右方向上通過實(shí)心的GND圖案傳播。
實(shí)心的電源圖案的特性阻抗用Z。表示，在實(shí)心的電源圖案和GND圖案 之間的電容器66的電容用C表示。因而，電容器66的阻抗表示成l/coC (這 里，co=2;rf， f是頻率Hz)。
因此，實(shí)心的電源圖案和電容器66之間的反射系數(shù)表示成 ZJ/GAyC + Z。)。因此，作為前進(jìn)波電壓V1的函數(shù)的反射電壓V1，通
過下面的方程表示
<formula>formula see original document page 12</formula>
當(dāng)頻率搞時，反射系數(shù)變?yōu)?i，因而反射電壓vr由方程 n， = nx(-i)--n表示。因此，當(dāng)高頻噪聲通過實(shí)心的電源圖案傳播時，
高頻噪聲將被實(shí)心的電源圖案和GND圖案之間的電容器66完全反射。如果
該高頻噪聲保留在實(shí)心的電源圖案中并通過存儲器總線的并聯(lián)終端電阻 器進(jìn)入存儲器總線布線，則該噪聲將作為電壓傳輸?shù)酱鎯ζ骺偩€信號的接 收側(cè)，對邏輯確定有負(fù)面影響，即導(dǎo)致故障。當(dāng)噪聲由于實(shí)心的電源圖案 與存儲器總線布線或其它電源圖案之間的串?dāng)_而進(jìn)入存儲器總線或另一 電源圖案時，也將導(dǎo)致相似的負(fù)面影響。
圖6是示出了根據(jù)本發(fā)明的印刷電路板的模型，所述電路板中并入了 用于消耗通過VTT電源圖案傳播的高頻噪聲的串聯(lián)電路。更具體地講，這 里示出的印刷電路板由下面的四層構(gòu)成用作頂表面部分的第一層61，由 實(shí)心的GND圖案形成的第二層62，由沒有連接到任何地方的實(shí)心的電源圖 案(下文中，稱為VTT電源圖案)形成的第三層63，以及用作后表面部分 的第四層64，且所述印刷電路板具有由電容器66和電阻器67構(gòu)成的串聯(lián)電 路。
在圖6中，與圖5中一樣，特性阻抗為50Q的布線61-1和布線64-1分別 形成并布置在第一層61和第四層64中。第一層61中的布線61-1和第四層64 中的布線64-l通過在基底的縱向中心部分的形成在第二層(實(shí)心的GND圖 案)62和第三層(浮置的實(shí)心圖案)63中的通孔65彼此連接。
在基底的相對端的每端，由電容器66和電阻器67構(gòu)成的串聯(lián)電路被布
置并連接在第二層(實(shí)心的GND圖案)62和第三層(VTT電源圖案)63
之間。選擇與VTT電源圖案的特性阻抗Zo基本上相同的值作為電阻器67的 阻值R。該串聯(lián)電路的特性阻抗Z用方程lz卜及+ i/wC表示。因此，在VTT
電源圖案與由電容器66和電阻器67構(gòu)成的串聯(lián)電路之間的反射系數(shù)表示 成(7 + lAyC-Z。)/(i + lAyC + Z。)。因此，作為前進(jìn)波電壓V1的函數(shù)的反射電
壓V1'通過下面的方程表示
' = +i/wc—+i/ c+ 當(dāng)頻率搞時，1/^c等于零，因而反射電壓vr由方程
n' = pa[(; -z。)/^+z。)j表示。根據(jù)這個方程，如果i^z。，貝ijvr等于零。
因此，高頻噪聲將不是被由電容器66和電阻器67構(gòu)成的串聯(lián)電路反射，而
是被該串聯(lián)電路消耗掉。
圖7示出了通過時域反射計(jì)(TDR)從第一層61的一側(cè)開始測量圖5 中所示的相對端處的電容器終端圖案的反射系數(shù)隨時間變化的結(jié)果，并將 反射系數(shù)轉(zhuǎn)換成特性阻抗的示圖。雖然第一層布線的特性阻抗似乎為 50Q，但是觀測到第四層布線的特性阻抗高于50Q。'此外，觀測到50Q的 終端電阻是波動的。TDR測量的是反射系數(shù)pK反射波電壓)/(入射波電壓)， 將要測量的對象的特性阻抗表示成(TDR輸出阻抗)x(l+p)/(l-p)，而入射波 電壓是固定的。因此，可以看出反射波電壓連續(xù)波動。這意味著板上的信 號線電壓波動。具體地講，隨著信號傳播到第四層布線，換言之，隨著電 子電荷運(yùn)動到第四層布線，相同數(shù)量的空穴傳播到第三層上的實(shí)心的電源 圖案。根據(jù)上面的描述，在通過電容器66連接到實(shí)心的GND圖案的第三層 上的實(shí)心的電源圖案的端點(diǎn)處，反射系數(shù)為-1。因此，在這點(diǎn)處，信號被 完全反射，反射波傳播到布線。這解釋了上面描述的觀測結(jié)果。在第二層 的實(shí)心的GND圖案的基礎(chǔ)上，第三層上的VTT電源圖案的特性阻抗被計(jì)算 為大約10Q，并且選擇0.1pF的電容器。
圖8示出了在電路板的相對端具有由電容器66和電阻器67構(gòu)成的串聯(lián) 電路的印刷電路板上進(jìn)行TDR測量的結(jié)果，所述電容器66和電阻器67在第 二層中的實(shí)心的GND圖案和第三層中的VTT電源圖案之間。觀測到50 Q的 終端電阻為50Q。這表明由于由電容器66和電阻器67構(gòu)成的串聯(lián)電路的反 射系數(shù)為零所以沒有反射發(fā)生。結(jié)果，不發(fā)生上面描述的信號再向布線傳 播。如上所述，第三層中的VTT電源圖案具有大約10Q的特性阻抗。電容 器66具有0.1pF的電容。對于電阻器67，選擇廉價(jià)且易于獲得的具有10Q 的特性阻抗的小芯片電阻器，其原因是，該特性阻抗接近VTT電源的特性 阻抗。
如上所述，通過在VTT電源圖案和GND圖案之間連接并布置由電容器 和電阻器構(gòu)成的串聯(lián)電路，本發(fā)明的示范性實(shí)施例提供了下面描述的有益 的效果。
(1)可以通過串聯(lián)電路消耗由于高速DRAM或存儲器控制器的操作
而在VTT電源圖案中產(chǎn)生的噪聲，因而可以抑制高速DRAM或存儲器控制 器的故障。
(2)由于電路可以抑制高頻噪聲，所以電源圖案不需要通過GND或 類似物屏蔽，因而無需增加電路板中的層的數(shù)量。這使得能夠提供廉價(jià)的 印刷電路板。
本發(fā)明不限于上面描述的示范性實(shí)施例，而是可以作如下修改。 期望的是，連接并布置在VTT電源圖案和GND圖案之間的并且由電容
器和電阻器構(gòu)成的串聯(lián)電路的阻值基本上等于VTT電源圖案的特性阻抗。 這個串聯(lián)電路可以用一組并聯(lián)連接的N個串聯(lián)電路代替。在這種情況
下，優(yōu)選的是，當(dāng)VTT電源圖案的特性阻抗為Z()時，選擇N個串聯(lián)電路中
各個電阻器的阻值，使得滿足下式1/ZoM1/R!+1/R2+…+1/Rn)(這里， N是自然數(shù)，R,表示第一串聯(lián)電路中的電阻器的阻值，R2表示第二串聯(lián)電 路中的電阻器的阻值，...，Rw表示第N串聯(lián)電路中的電阻器的阻值)。在這 種情況下，優(yōu)選地，R產(chǎn)R尸..,RN-產(chǎn)RN。
布置電容器和電阻器的次序可以是任一的順序。
高速DRAM可以安裝在至少印刷電路板的頂表面部分或后表面部分上。
高速DRAM可以是需要VTT電源圖案或基準(zhǔn)電壓(Vref)圖案來操作 的高速DRAM，例如DDR-SDRAM和DDR2-SDRAM。
本發(fā)明通?？捎糜谏厦姘惭b有高速DRAM (例如DDR-SDRAM或 DDR2-SDRAM)的印刷電路板。
權(quán)利要求
1.一種印刷電路板，包括安裝在其上的高速DRAM和存儲器控制器，所述高速DRAM通過存儲器總線布線連接到所述存儲器控制器，所述印刷電路板包括電源圖案，所述電源圖案通過并聯(lián)終端電阻器連接到所述存儲器總線；和串聯(lián)電路，所述串聯(lián)電路通過在所述電源圖案和地圖案之間串聯(lián)連接電容器和電阻器形成，所述電阻器的阻值與所述電源圖案的特性阻抗基本上相等。
2. 根據(jù)權(quán)利要求l所述的印刷電路板，其中，所述印刷電路板是多層 印刷電路板，所述電源圖案形成在所述存儲器總線布線的下面，所述地圖 案形成在所述電源圖案的下面。
3. 根據(jù)權(quán)利要求l所述的印刷電路板，其中，在所述印刷電路板上安 裝多個所述高速DRAM，為每個所述高速DRAM設(shè)置所述串聯(lián)電路。
4. 根據(jù)權(quán)利要求l所述的印刷電路板，其中 在所述印刷電路板上安裝多個所述高速DRAM; 設(shè)置N個所述串聯(lián)電路，所述N個所述串聯(lián)電路相互并聯(lián)連接，其中，N是自然數(shù)；和選擇所述串聯(lián)電路中的每個中的電阻器的阻值，使得當(dāng)用Zo表示電源 圖案的特性阻抗時，滿足下面的式子1/Zq"(1/R+1/R2+…+1/Rn)這里，^表示所述串聯(lián)電路中的第一串聯(lián)電路中的電阻器的阻值，R2表示 所述串聯(lián)電路中的第二串聯(lián)電路中的電阻器的阻值，...，Rw表示所述串聯(lián) 電路中的第N串聯(lián)電路中的電阻器的阻值。
5. 根據(jù)權(quán)利要求3所述的印刷電路板，其中，所述多個高速DRAM安 裝在所述印刷電路板中的頂表面部分和后表面部分中的至少一個上。
6. 根據(jù)權(quán)利要求l所述的印刷電路板，其中，所述高速DRAM需要所 述電源圖案和基準(zhǔn)電壓圖案，用于所述高速DRAM的操作。
7. —種減小高頻噪音的方法，所述方法可以應(yīng)用到包括其上安裝有 高速DRAM和存儲器控制器的印刷電路板，其中所述高速DRAM和存儲器 控制器通過存儲器總線布線而彼此連接，所述印刷電路板進(jìn)一步包括連接 到所述存儲器總線布線的電源圖案，所述方法包括提供串聯(lián)電路，所述串聯(lián)電路通過在所述電源圖案和地圖案之間串聯(lián) 連接電容器和電阻器而形成，所述電阻器的阻值基本上等于所述電源圖案 的特征阻抗；以及通過所述電阻器消耗高頻噪音，所述高頻噪音是由于高速DRAM或者存儲器控制器的操作而在電源圖案中產(chǎn)生的。
全文摘要
本發(fā)明公開了一種印刷電路板，該印刷電路板包括安裝在其上的高速DRAM和存儲器控制器。所述高速DRAM通過存儲器總線布線連接到所述存儲器控制器。所述印刷電路板進(jìn)一步包括電源圖案和串聯(lián)電路，所述電源圖案通過并聯(lián)終端電阻器連接到所述存儲器總線。串聯(lián)電路通過在所述電源圖案和地圖案之間串聯(lián)連接電容器和電阻器形成，所述電阻器的阻值與所述電源圖案的特性阻抗基本上相等。
文檔編號H05K1/00GK101102641SQ20071012710
公開日2008年1月9日 申請日期2007年6月28日 優(yōu)先權(quán)日2006年7月3日
發(fā)明者田中顯裕, 荒井宣廣 申請人:日本電氣株式會社