專利名稱：線路基板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種線路基板，特別是涉及一種共用型的線路基板。
技術(shù)背景請參閱圖1所示，顯示現(xiàn)有習(xí)知第一種用于記憶卡(即存儲卡，以下 均稱為記憶卡)的線路基板的俯視示意圖。該線路基板l包括一上表面11、一下表面(圖中未示)、 一第一布置區(qū)12及一第二布置區(qū)15。該第一布置區(qū) 12是位于該上表面11，該第一布置區(qū)12具有復(fù)數(shù)個第一電性接點(diǎn)121,且 其是用以承載一存儲器芯片13(例如Flash IC),該些第一電性接點(diǎn)121是 環(huán)繞該存儲器芯片13。該存儲器芯片13是粘附于該第一布置區(qū)12，該存 儲器芯片13具有復(fù)數(shù)個第一焊墊131，該些第一焊墊131是利用復(fù)數(shù)條第 一導(dǎo)線14電性連接至該些第一電性接點(diǎn)121。該第二布置區(qū)15是位于該上表面11且位于該第一布置區(qū)l2的下方， 該第二布置區(qū)15具有復(fù)數(shù)個第二電性接點(diǎn)151,其是用以承載一控制芯片 16。該些第二電性接點(diǎn)151是利用一第一線路(圖中未示)電性連接至該些第 一電性接點(diǎn)121。該控制芯片16是粘附于該第二布置區(qū)15,該控制芯片16 具有復(fù)數(shù)個第二焊墊161,該些第二焊墊161是利用復(fù)數(shù)條第二導(dǎo)線17電 性連接至該些第二電性接點(diǎn)151。該線路基板1的下表面的邊緣處設(shè)有復(fù)數(shù)個輸入/輸出連接墊(圖中未 示)以作為與外界信號輸入與輸出連接之用。該些輸入/輸出連接墊是利用一第二線路(圖中未示)電性連接至該些第二電性接點(diǎn)151。該線路基板1的運(yùn)作方式如下。首先，該些第二電性接點(diǎn)151及該些 第二焊墊161皆可區(qū)分為一第一部份及一第二部份。當(dāng)外界信號輸入該些 輸入/輸出連接墊時，借由該第二線路連接至該些第二電性接點(diǎn)151的第一 部份。接著，該信號經(jīng)由該些第二導(dǎo)線17傳至該控制芯片16的第二焊墊 161的第一部份，以進(jìn)入該控制芯片16進(jìn)行處理。之后，處理后的信號經(jīng)由該控制芯片16的第二焊墊161的第二部〗分傳 出，借由該些第二導(dǎo)線17傳至該些第二電性接點(diǎn)151的第二部份，之后再 由該第一線路傳至該第一布置區(qū)12的該些第一電性接點(diǎn)121,之后再借由 該些第一導(dǎo)線14傳至該存儲器芯片13的該些第一焊墊131,最后將信號儲 存于該存儲器芯片13中。當(dāng)信號要由該存儲器芯片13中取出時，信號先由該存儲器芯片13上 的第一焊墊131經(jīng)由該些第一導(dǎo)線14傳至該些第一電性接點(diǎn)121,再借由 第一線路傳至該些第二電性接點(diǎn)151的第二部份。接著，該信號經(jīng)由該些 第二導(dǎo)線17傳至該控制芯片16的第二焊墊161的第二部份，以進(jìn)入該控 制芯片16進(jìn)行處理。之后，處理后的信號經(jīng)由該控制芯片16的第二焊墊161的第一部卞分傳 出，借由該些第二導(dǎo)線17傳至該些第二電性接點(diǎn)151的第一部份，之后再 由該第二線路傳至該些輸入/輸出連接墊，以將信號傳出至外界。參閱圖2，顯示現(xiàn)有習(xí)知第二種用于記憶卡的線路基板的俯視示意圖。 該線路基板2包括一上表面21、 一下表面(圖中未示)、 一第一布置區(qū)22及 一第二布置區(qū)25。該第一布置區(qū)22是位于該上表面21，該第一布置區(qū)22 具有復(fù)數(shù)個第一電性接點(diǎn)221 ，且其是用以承載一存儲器芯片23(例如Flash IC)。該存儲器芯片23具有復(fù)數(shù)個第一焊墊231，該些第一焊墊231是利用 復(fù)數(shù)條第一導(dǎo)線24電性連接至該些第一電性接點(diǎn)221。該第二布置區(qū)25是位于該上表面21且位于該第一布置區(qū)22的右方， 該第二布置區(qū)25具有復(fù)數(shù)個第二電性接點(diǎn)251，其是用以承載一控制芯片 26。該些第二電性接點(diǎn)251是利用一第一線路電性連接至該些第一電性接 點(diǎn)221。該控制芯片26具有復(fù)數(shù)個第二焊墊261，該些第二焊墊261是利 用復(fù)數(shù)條第二導(dǎo)線27電性連接至該些第二電性接點(diǎn)251。比較圖1及圖2可知，該存儲器芯片13的尺寸是與該存儲器芯片23 的尺寸不同，因此其基板布置明顯不同，且無法共用。實(shí)務(wù)上，現(xiàn)有習(xí)知 Micro SDCard(微型安全數(shù)字(記憶)卡)的基板在進(jìn)行其基板布置時，因?yàn)榇?儲器芯片與控制芯片有多種型式可以選擇，且因每種型式的外型(Profile)不 同，在進(jìn)行不同元件之間的搭配使用時，因配合基板上空間的限制，芯片 與電性接點(diǎn)的位置的排列方式也必須隨著更動，因此必須需根據(jù)不同的需求，進(jìn)行不同的基板布置設(shè)計(jì)(如圖l與圖2所示)。同時基板備料時，基板 類型也因此必須跟著多樣化，以符合生產(chǎn)的需要，這樣不只造成制造過程 的延宕，更會增加線路基板的設(shè)計(jì)與制造成本。由此可見，上述現(xiàn)有的線路基板在結(jié)構(gòu)與使用上，顯然仍存在有不便 與缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決上述存在的問題，相關(guān)廠商莫 不費(fèi)盡心思來謀求解決之道，但長久以來一直未見適用的設(shè)計(jì)被發(fā)展完成， 而一般產(chǎn)品又沒有適切結(jié)構(gòu)能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解 決的問題。因此如何能創(chuàng)設(shè)一種新型的線路基板，實(shí)屬當(dāng)前重要研發(fā)課題之 一，亦成為當(dāng)前業(yè)界極需改進(jìn)的目標(biāo)。有鑒于上述現(xiàn)有的線路基板存在的缺陷，本發(fā)明人基于從事此類產(chǎn)品 設(shè)計(jì)制造多年豐富的實(shí)務(wù)經(jīng)驗(yàn)及專業(yè)知識，并配合學(xué)理的運(yùn)用，積極加以 研究創(chuàng)新，以期創(chuàng)設(shè)一種新型的線路基板，能夠改進(jìn)一般現(xiàn)有的線路基板， 使其更具有實(shí)用性。經(jīng)過不斷的研究、設(shè)計(jì)，并經(jīng)過反復(fù)試作樣品及改進(jìn)后， 終于創(chuàng)設(shè)出確具實(shí)用價值的本發(fā)明。發(fā)明內(nèi)容本發(fā)明的主要目的在于，克服現(xiàn)有的線路基板存在的缺陷，而提供一 種新型的線路基板，所要解決的技術(shù)問題是使其應(yīng)用于不同尺寸的存儲器 芯片，非常適于實(shí)用。本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實(shí)現(xiàn)的。依據(jù)一第一布置區(qū)，位于該上 一第二布置區(qū)，位于該上 及一第三布置區(qū)，位于該本發(fā)明提出的一種線路基板，包括 一上表面表面，該第一布置區(qū)具有復(fù)數(shù)個第一電性接點(diǎn)；表面，該第二布置區(qū)具有復(fù)數(shù)個第二電性接點(diǎn)上表面，該第三布置區(qū)具有復(fù)數(shù)個第三電性接點(diǎn)，其中該些第三電性接點(diǎn)與該些第二電性接點(diǎn)中具有相同電性者是彼此電性連接。本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。 前述的線路基板，其中所述的第二布置區(qū)及該第三布置區(qū)為鏡像對應(yīng)關(guān)系。前述的線路基板，其中所述的第 一布置區(qū)是用以承載一存儲器芯片。 前述的線路基板，其中所述的存儲器芯片是粘附于該第一布置區(qū)，該存儲器芯片具有復(fù)數(shù)個第一焊墊，該些第一焊墊是利用復(fù)數(shù)條第一導(dǎo)線電性連接至該些第一電性接點(diǎn)。前述的線路基板，其中所述的存儲器芯片是以倒裝芯片方式附著于該第一布置區(qū)。前述的線路基板，其中所述的第二布置區(qū)和第三布置區(qū)中任一均可用以承載一控制芯片。前述的線路基板，其中所述的第二布置區(qū)是用以承載一控制芯片。 前述的線路基板，其中所述的存儲器芯片是覆蓋部分該第三布置區(qū)。 前述的線路基板，其中所述的控制芯片是粘附于該第二布置區(qū)，該控制芯片具有復(fù)數(shù)個第二焊墊，該些第二焊墊是利用復(fù)數(shù)條第二導(dǎo)線電性連接至該些第二電性接點(diǎn)。前述的線路基板，其中所述的控制芯片是以倒裝芯片方式附著于該第二布置區(qū)。本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。由以上技術(shù)方案 可知，本發(fā)明的主要技術(shù)內(nèi)容如下本發(fā)明提供一種線路基板，包括 一上表面、 一第一布置區(qū)、 一第二 布置區(qū)及一第三布置區(qū)。該第一布置區(qū)是位于該上表面，該第一布置區(qū)具
有復(fù)數(shù)個第一電性接點(diǎn)。該第二布置區(qū)是位于該上表面，該第二布置區(qū)具 有復(fù)數(shù)個第二電性接點(diǎn)。該第三布置區(qū)是位于該上表面，該第三布置區(qū)具 有復(fù)數(shù)個第三電性接點(diǎn)，其中該些第三電性接點(diǎn)與該些第二電性接點(diǎn)中具有相同電性者是;f皮此電性連接。借由上述技術(shù)方案，本發(fā)明線路基板至少具有下列優(yōu)點(diǎn)及有益效果本發(fā)明線路基板，可使尺寸不同的存儲器芯片共用線路基板，不需根 據(jù)不同的芯片尺寸需求，進(jìn)行不同的基板布置設(shè)計(jì)，因此可以降低增加線 路基板的設(shè)計(jì)與制造成本。綜上所述，本發(fā)明具有上述諸多優(yōu)點(diǎn)及實(shí)用價值，其不論在裝置結(jié)構(gòu) 或功能上皆有較大改進(jìn)，在技術(shù)上有顯著的進(jìn)步，并產(chǎn)生了好用及實(shí)用的 效果，且較現(xiàn)有的線路基板具有增進(jìn)的突出功效，從而更加適于實(shí)用，并 具有產(chǎn)業(yè)的廣泛利用價值，誠為一新穎、進(jìn)步、實(shí)用的新設(shè)計(jì)。上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的 技術(shù)手段，而可依照說明書的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和 其他目的、特征和優(yōu)點(diǎn)能夠更明顯易懂，以下特舉較佳實(shí)施例，并配合附圖，詳細(xì)i兌明如下。


圖1顯示現(xiàn)有習(xí)知第一種用于記憶卡的線路基板的俯視示意圖;圖2顯示現(xiàn)有習(xí)知第二種用于記憶卡的線路基板的俯視示意圖;圖3顯示本發(fā)明的線路基板的俯視示意圖；圖4顯示本發(fā)明的線路基板的仰視示意圖；圖5顯示本發(fā)明的線路基板的第一種實(shí)施結(jié)構(gòu)的示意圖；及圖6顯示本發(fā)明的線路基板的第二種實(shí)施結(jié)構(gòu)的示意圖。
具體實(shí)施方式
為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功 效，以下結(jié)合附圖及較佳實(shí)施例，對依據(jù)本發(fā)明提出的線路基板其具體實(shí)施 方式、結(jié)構(gòu)、特征及其功效，詳細(xì)說明如后。請參閱圖3所示，顯示本發(fā)明的線路基板的俯視示意圖。該線路基板3 包括一上表面31、 一下表面32、 一第一布置區(qū)33、 一第二布置區(qū)34及一 第三布置區(qū)35。該第一布置區(qū)33是位于該上表面31，該第一布置區(qū)33具 有復(fù)數(shù)個第一電性接點(diǎn)331,且其是用以承載一存儲器芯片(例如Flash IC)(圖中未示)。該第二布置區(qū)34是位于該上表面31且位于該第一布置區(qū)33的右方。 該第二布置區(qū)34的某些部份會與該第一布置區(qū)33重疊。或者，該第二布
置區(qū)34會位于該第一布置區(qū)33之內(nèi)。該第二布置區(qū)34具有復(fù)數(shù)個第二電 性接點(diǎn)341 ，其是用以承載一控制芯片(圖中未示)。該第三布置區(qū)35是位于該上表面31且位于該第一布置區(qū)33的下方。 該第三布置區(qū)35的某些部份會與該第一布置區(qū)33重疊。或者，該第三布 置區(qū)35會位于該第一布置區(qū)33之內(nèi)。該第三布置區(qū)35具有復(fù)數(shù)個第三電 性接點(diǎn)351，其是用以承載一控制芯片(圖中未示)。該些第三電性接點(diǎn)351與該些第二電性接點(diǎn)341中具有相同電性者是 利用一第一線路36彼此電性連接。該第一線路36可以位于該線路基板3 的上表面31、下表面32或其內(nèi)部。較佳地，該第二布置區(qū)34及該第三布 置區(qū)35為鏡像對應(yīng)關(guān)系。此外，該些第一電性接點(diǎn)331是利用一第二線路 (圖中未示)電性連接至該些第三電性接點(diǎn)351或該些第二電性接點(diǎn)341。請參閱圖4所示，顯示本發(fā)明的線路基板的仰視示意圖。該線路基板3 的下表面32的邊緣處設(shè)有復(fù)數(shù)個輸入/輸出連接墊321以作為與外界信號輸 入與輸出連接之用。該些輸入/輸出連接墊321是利用 一第三線路(圖中未示) 電性連接至該些第三電性接點(diǎn)351或該些第二電性接點(diǎn)341。請參閱圖5所示，顯示本發(fā)明的線路基板的第一種實(shí)施結(jié)構(gòu)的示意圖。 在本實(shí)施結(jié)構(gòu)中， 一存儲器芯片37(例如Flash IC)是粘附于該第一布置區(qū) 33,且該些第一電性接點(diǎn)331是環(huán)繞該存儲器芯片37。可以理解的是，該 存儲器芯片37也可以利用倒裝芯片方式附著于該第一布置區(qū)33。該存儲器 芯片37具有復(fù)數(shù)個第一焊墊371，該些第一焊墊371是利用復(fù)數(shù)條第一導(dǎo) 線38電性連接至該些第一電性接點(diǎn)331。由圖中可看出，該存儲器芯片37 是覆蓋部份該第二布置區(qū)34。此外， 一控制芯片39是粘附于該第三布置區(qū)35,該控制芯片39具有 復(fù)數(shù)個第二焊墊391，該些第二焊墊391是利用復(fù)數(shù)條第二導(dǎo)線40電性連 接至該些第三電性接點(diǎn)351。較佳地，可利用 一封膠材料(圖中未示)包覆該線路基板3的上表面31 ， 亦即包覆該存儲器芯片37、該控制芯片39、該些第一導(dǎo)線38及該些第二 導(dǎo)線40，以形成一半導(dǎo)體封裝結(jié)構(gòu)。在本實(shí)施結(jié)構(gòu)中，該線路基板3的運(yùn)作方式如下。首先，該些第三電 性接點(diǎn)351及該些第二焊墊391皆可區(qū)分為一第一部份及一第二部份。當(dāng) 外界信號輸入該些輸入/輸出連接墊321(圖4)時，借由該第三線路連接至該 些第三電性接點(diǎn)351的第一部份。接著，該信號經(jīng)由該些第二導(dǎo)線40傳至 該控制芯片39的第二焊墊391的第一部份，以進(jìn)入該控制芯片39進(jìn)行處 理。之后，處理后的信號經(jīng)由該控制芯片39的第二焊墊391的第二部份傳 出，借由該些第二導(dǎo)線40傳至該些第三電性接點(diǎn)351的第二部份，之后再
由該第二線路傳至該第一布置區(qū)33的該些第一電性接點(diǎn)331,之后再借由 該些第一導(dǎo)線38傳至該存儲器芯片37的該些第一焊墊371，最后將信號儲 存于該存儲器芯片37中。當(dāng)信號要由該存儲器芯片37中取出時，信號先由該存儲器芯片37上 的第一焊墊371經(jīng)由該些第一導(dǎo)線38傳至該些第一電性接點(diǎn)331,再借由 該第二線路傳至該些第三電性接點(diǎn)351的第二部份。接著，該信號經(jīng)由該 些第二導(dǎo)線40傳至該控制芯片396的第二焊墊391的第二部份，以進(jìn)入該 控制芯片39進(jìn)行處理。之后，處理后的信號經(jīng)由該控制芯片39的第二焊墊391的第一部份傳 出，借由該些第二導(dǎo)線40傳至該些第三電性接點(diǎn)351的第一部份，之后再 由該第三線路傳至該些輸入/輸出連接墊321 ，以將信號傳出至外界。請參閱圖6所示，顯示本發(fā)明的線路基板的第二種實(shí)施結(jié)構(gòu)的示意圖。 在本實(shí)施結(jié)構(gòu)中， 一存儲器芯片41是粘附于該第一布置區(qū)33，且該些第一 電性接點(diǎn)331是環(huán)繞該存儲器芯片41?？梢岳斫獾氖牵摯鎯ζ餍酒?1也 可以利用倒裝芯片方式附著于該第一布置區(qū)33。該存儲器芯片41具有復(fù)數(shù) 個第一焊墊411，該些第一焊墊411是利用復(fù)數(shù)條第一導(dǎo)線43電性連接至 該些第一電性接點(diǎn)331。由圖中可看出，該存儲器芯片41是覆蓋部份該第 三布置區(qū)35。此外， 一控制芯片42是粘附于該第二布置區(qū)34，該控制芯片42具有 復(fù)數(shù)個第二焊墊421，該些第二焊墊421是利用復(fù)數(shù)條第三導(dǎo)線44電性連 接至該些第二電性接點(diǎn)341。較佳地，可利用一封膠材料(圖中未示)包覆該線路基板3的上表面31， 亦即包覆該存儲器芯片41、該控制芯片42、該些第一導(dǎo)線43及該些第三 導(dǎo)線44,以形成一半導(dǎo)體封裝結(jié)構(gòu)。比較圖5及圖6可知，該存儲器芯片37的尺寸是與該存儲器芯片41 的尺寸不同，而可以共用該線路基板3，不需根據(jù)不同的芯片尺寸需求，進(jìn) 行不同的基板布置設(shè)計(jì)，因此可以降低增加線路基板的設(shè)計(jì)與制造成本。以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對本發(fā)明作任何形式 上的限制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā) 明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利 用上述揭示的技術(shù)內(nèi)容作出些許更動或修飾為等同變化的等效實(shí)施例，但 凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例 所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍 內(nèi)。
權(quán)利要求
1.一種線路基板，其特征在于其包括一上表面；一第一布置區(qū)，位于該上表面，該第一布置區(qū)具有復(fù)數(shù)個第一電性接點(diǎn)；一第二布置區(qū)，位于該上表面，該第二布置區(qū)具有復(fù)數(shù)個第二電性接點(diǎn)；及一第三布置區(qū)，位于該上表面，該第三布置區(qū)具有復(fù)數(shù)個第三電性接點(diǎn)，其中該些第三電性接點(diǎn)與該些第二電性接點(diǎn)中具有相同電性者是彼此電性連接。
2. 根據(jù)權(quán)利要求1所述的線路基板，其特征在于其中該第二布置區(qū)及 該第三布置區(qū)為鏡像對應(yīng)關(guān)系。
3. 根據(jù)權(quán)利要求1所述的線路基板，其特征在于其中該第一布置區(qū)是 用以承載一存儲器芯片。
4. 根據(jù)權(quán)利要求1所述的線路基板，其特征在于其中該第二布置區(qū)和 該第三布置區(qū)中任一均可用以承載一控制芯片。
5. 根據(jù)權(quán)利要求3所述的線路基板，其特征在于其中該存儲器芯片是 粘附于該第一布置區(qū)，該存儲器芯片具有復(fù)數(shù)個第一焊墊，該些第一焊墊 是利用復(fù)數(shù)條第 一導(dǎo)線電性連接至該些第 一 電性接點(diǎn)。
6. 根據(jù)權(quán)利要求3所述的線路基板，其特征在于其中該存儲器芯片是 以倒裝芯片方式附著于該第一布置區(qū)。
7. 根據(jù)權(quán)利要求4所述的線路基板，其特征在于其中該第二布置區(qū)是 用以承載一控制芯片。
8. 根據(jù)權(quán)利要求7所述的線路基板，其特征在于其中該存儲器芯片是 覆蓋部分該第三布置區(qū)。
9. 根據(jù)權(quán)利要求7所述的線路基板，其特征在于其中該控制芯片是粘 附于該第二布置區(qū)，該控制芯片具有復(fù)數(shù)個第二焊墊，該些第二焊墊是利 用復(fù)數(shù)條第二導(dǎo)線電性連接至該些第二電性接點(diǎn)。
10. 根據(jù)權(quán)利要求7所述的線路基板，其特征在于其中該控制芯片是以 倒裝芯片方式附著于該第二布置區(qū)。
全文摘要
本發(fā)明是有關(guān)于一種線路基板，其中該線路基板包括一上表面、一第一布置區(qū)、一第二布置區(qū)及一第三布置區(qū)。該第一布置區(qū)是位于該上表面，該第一布置區(qū)具有復(fù)數(shù)個第一電性接點(diǎn)。該第二布置區(qū)是位于該上表面，該第二布置區(qū)具有復(fù)數(shù)個第二電性接點(diǎn)。該第三布置區(qū)是位于該上表面，該第三布置區(qū)具有復(fù)數(shù)個第三電性接點(diǎn)，其中該些第三電性接點(diǎn)與該些第二電性接點(diǎn)中具有相同電性者是彼此電性連接。借此，該線路基板可應(yīng)用于不同尺寸的存儲器芯片。
文檔編號H05K1/11GK101150912SQ20071016328
公開日2008年3月26日 申請日期2007年10月19日 優(yōu)先權(quán)日2007年10月19日
發(fā)明者謝伯炘 申請人:日月光半導(dǎo)體制造股份有限公司