專利名稱：等離子體處理裝置、等離子體處理方法及光電轉(zhuǎn)換元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及等離子體處理裝置、等離子體處理方法及光電轉(zhuǎn)換元件。具 體地，本發(fā)明涉及設(shè)置有將CW (連續(xù)波形)交流電源和脈沖調(diào)制交流電源 提供至公共等離子體反應(yīng)腔室的供應(yīng)單元的等離子體處理裝置、采用該等離 子體處理裝置進(jìn)行至少兩個等離子體處理步驟的等離子體處理方法以及通 過上述方法制造的光電轉(zhuǎn)換元件。更具體地，本發(fā)明涉及通過等離子體化學(xué)
氣相沉積(CVD)方法至少形成i型非晶硅基光電轉(zhuǎn)換層和i型晶體硅基光 電轉(zhuǎn)換層的等離子體處理裝置和方法，還涉及硅基薄膜光電轉(zhuǎn)換元件。
背景技術(shù)：
近年來，已經(jīng)發(fā)展了采用含有晶體硅(例如多晶硅或微晶硅)的薄膜的 硅基薄膜光電轉(zhuǎn)換元件，并且其制造數(shù)量在一直增大。
硅基薄膜光電轉(zhuǎn)換元件具有如下特征利用沉積裝置例如等離子體CVD 裝置或濺射裝置，將半導(dǎo)體膜或金屬電極膜層疊在大面積的廉價襯底上，然 后形成在同 一襯底上的光電轉(zhuǎn)換單元通過例如激光圖案化的方法隔離或連 接，從而元件具有實現(xiàn)光電轉(zhuǎn)換元件的低成本和高性能的可能性。
作為該光電轉(zhuǎn)換元件的示例，存在具有如下結(jié)構(gòu)的多層硅基薄膜光電轉(zhuǎn) 換元件，其中具有非晶硅基薄膜作為光電轉(zhuǎn)換層的光電轉(zhuǎn)換元件層和具有不 同帶隙的晶體硅基薄膜作為光電轉(zhuǎn)換層的光電轉(zhuǎn)換元件層為層疊的方式。作 為具有高轉(zhuǎn)換效率的光電轉(zhuǎn)換元件，此多層硅基薄膜光電轉(zhuǎn)換元件已經(jīng)受到 關(guān)注。
然而，為了制造這樣的硅基薄膜光電轉(zhuǎn)換元件，需要進(jìn)一步減少制造裝 置例如CVD裝置的成本，CVD裝置是器件制造的主要裝置，這是為了大規(guī) 模擴展光電轉(zhuǎn)換元件將要解決的問題。具體地，等離子體CVD裝置需要形 成多個半導(dǎo)體層。在通常的方法中，形成需要不同的沉積條件或不同的沉積 氣體的半導(dǎo)體層的步驟分別在不同的等離子體CVD反應(yīng)室(沉積室)中進(jìn) 行，從而需要許多反應(yīng)室。與上述用于由非晶硅基光電轉(zhuǎn)換層和晶體硅基光電轉(zhuǎn)換層形成的多層 硅基薄膜光電轉(zhuǎn)換元件的等離子體CVD沉積步驟相關(guān)，日本專利申請公開
No. S59-139682 (專利文件1)已經(jīng)如下描述。為了形成晶體硅基半導(dǎo)體層， 優(yōu)選地，在非晶硅基半導(dǎo)體層的形成條件中增大襯底溫度、提供的電功率和 氣體流速并進(jìn)一步增大原料氣體的氫濃度。更具體地，形成這些硅基半導(dǎo)體 膜的步驟分別在不同的條件下進(jìn)行。為了形成晶體硅基半導(dǎo)體層，需要提供 比用于形成非晶硅基半導(dǎo)體層的更大的電功率。
用于薄膜太陽能電池的等離子體CVD裝置已經(jīng)采用串列系統(tǒng)(inline system )或多室系統(tǒng)(multi-chamber system ),該串列系統(tǒng)具有線性形式的多 個反應(yīng)室(其還可以在下文中被筒稱為"室")，該多室系統(tǒng)具有處于中心的 中間腔室和布置在它的周圍的多個反應(yīng)室。
在串列系統(tǒng)中，襯底沿線性的路徑轉(zhuǎn)移，從而即使只需要進(jìn)行局部維護 時整個裝置必須停止。例如，采用串列系統(tǒng)的用于薄膜太陽能電池的等離子 體CVD裝置包括用于形成i型硅光電轉(zhuǎn)換層的多個反應(yīng)室。這些反應(yīng)室需 要比裝置中其它的部分更多地維護。這導(dǎo)致了這樣的問題即使當(dāng)只需要維 護形成i型硅光電轉(zhuǎn)換層的一個反應(yīng)室時，整個生產(chǎn)線被停止。
相反地，多室系統(tǒng)構(gòu)造為將沉積靶的襯底通過中間腔室轉(zhuǎn)移到每個反應(yīng) 室。能夠保持氣密性的可移動部分布置在每個反應(yīng)室與中間腔室之間。因此， 即使當(dāng)某個反應(yīng)室出問題時，其它的反應(yīng)室是可用的，從而不會發(fā)生整個制 造的停止。然而，在多室系統(tǒng)的制造裝置中，存在通過中間腔室轉(zhuǎn)移襯底的 多個路徑。因此，中間腔室不可避免地具有復(fù)雜的機械結(jié)構(gòu)。例如，需要復(fù) 雜的機械裝置用于轉(zhuǎn)移襯底同時保持中間腔室與每個反應(yīng)室之間的氣密性。 這增大了裝置成本。此外，產(chǎn)生如下問題布置在中間腔室周圍的反應(yīng)室的 數(shù)目由于空間條件而受到限制。
考慮到上述問題，日本專利申請公開No. 2000-252495 (專利文件2)已 經(jīng)提出了硅基薄膜光電轉(zhuǎn)換裝置的制造方法，其特征在于，p型半導(dǎo)體層、i 型晶體硅基光電轉(zhuǎn)換層和n型半導(dǎo)體層在公共的等離子體CVD反應(yīng)室中依 此沉積，p型半導(dǎo)體層在等離子體反應(yīng)室中維持5Torr (667Pa)或更高的壓 力沉積。應(yīng)該指出，上述方法可以通過簡單裝置以低成本和高效率制造具有 良好性能和質(zhì)量的光電轉(zhuǎn)換裝置。
為了通過有效利用如上所述的等離子體CVD裝置來減少裝置成本，已經(jīng)嘗試在同一等離子體反應(yīng)室中進(jìn)行不同的沉積步驟。例如，已經(jīng)嘗試通過 在同一等離子體CVD反應(yīng)室中形成硅基薄膜光電轉(zhuǎn)換元件的半導(dǎo)體層來筒 化裝置并提高使用效率。在已描述的多層硅基薄膜光電轉(zhuǎn)換元件的半導(dǎo)體膜 形成步驟中已經(jīng)進(jìn)行了類似的嘗試。
專利文件1:日本專利申請公開No. S59-139682 專利文件2:日本專利申請公開No. 2000-25249
發(fā)明內(nèi)容
本發(fā)明要解決的問題
然而，當(dāng)至少兩個等離子體處理步驟在同一等離子體反應(yīng)室中進(jìn)行時， 產(chǎn)生以下問題。常規(guī)的等離子體處理裝置只包括用于提供一種交流(AC) 波形的電源供應(yīng)裝置。當(dāng)至少兩個等離子體處理步驟將在同 一等離子體反應(yīng) 室中進(jìn)行時，可以設(shè)計裝置構(gòu)造使其適于所有的步驟。存在這樣的問題，裝 置的構(gòu)造限制了在至少 一個步驟中等離子體處理的條件。
至少兩個等離子體處理步驟例如在以下情況下具體地進(jìn)行。例如，兩個 或多個等離子體CVD步驟分別在同一等離子體反應(yīng)室中在不同條件下進(jìn) 行。此外，存在這樣的情況，例如等離子體CVD步驟和等離子體蝕刻步驟 在同一等離子體反應(yīng)室中進(jìn)行。在這些和其它的情況下，兩個或多個等離子 體處理步驟分別在同一等離子體反應(yīng)室中在不同條件下進(jìn)行。在這些情況下 產(chǎn)生下列問題。
為了沉積和/或蝕刻薄膜，通常使用包括平行板電極的等離子體CVD裝 置或蝕刻裝置。在此裝置中，引起平行板之間輝光放電的電壓(放電起始電 壓)根據(jù)Paschen法則(Paschen，s law)由平行板電極之間的距離d (m)與 氣體壓力p (Torr)的乘積表示。放電起始電壓與pd乘積的關(guān)系依賴于氣體 的種類，當(dāng)pd的乘積在從10々到10"的范圍內(nèi)時放電起始電壓獲得最小值。 當(dāng)被電場加速的電子與氣體分子碰撞并使氣體離子化時，發(fā)生火花放電。因 此，當(dāng)氣體分子減少時，碰撞被抑制。相反地，當(dāng)氣體分子增多時，在電子 沒有被充分加速之前電子碰撞氣體分子。因此，放電起始電壓相對于氣體壓 力具有最小值。
現(xiàn)在假設(shè)步驟在具有基本恒定數(shù)值的電極間距離d的同 一等離子體反應(yīng) 室中以不同的氣體壓力和不同種類的氣體進(jìn)行。在此情況下，當(dāng)電極間距離
8d設(shè)置為在一種處理條件下使放電起始電壓最小化時，在另一種處理條件下 的放電起始電壓不可避免地增大，從而必須施加更高的電壓以產(chǎn)生等離子 體。當(dāng)施加的電壓的大小不夠時，等離子體沒有產(chǎn)生或者產(chǎn)生的等離子體不 能保持均勻的狀態(tài)。
即使當(dāng)?shù)入x子體反應(yīng)室具有允許調(diào)整電極間距離d的結(jié)構(gòu)，因此變化范 圍可以被限制，在此情況下，不必在各個等離子體處理步驟中使放電起始電 壓最小化或在各個等離子體處理步驟中得到基本相同的放電起始電壓。這種 各個等離子體處理步驟中的放電起始電壓互不相同的情況可以發(fā)生。
因此，當(dāng)?shù)入x子體處理步驟分別在同一等離子體反應(yīng)室中在不同處理條 件下進(jìn)行時，每個步驟中的氣體或氣體壓力不同于另一步驟的，從而放電起 始電壓在步驟之一中增大。在此步驟中，需要施加高電壓以產(chǎn)生并保持均勻 的等離子體。
當(dāng)高電壓施加在電極之間時，均勻的等離子體可以在電極之間產(chǎn)生并保 持。然而，這導(dǎo)致過量的功率施加在電極之間，從而增大了用于氣體分解的 功率量。因此，等離子體處理速率增大，導(dǎo)致產(chǎn)量不能容易地控制的問題。
具體地，當(dāng)包括晶體硅基光電轉(zhuǎn)換層和非晶硅基光電轉(zhuǎn)換層的多層硅基
薄膜光電轉(zhuǎn)換元件通過CVD方法在同一等離子體反應(yīng)室(沉積室)中形成
時，產(chǎn)生下列問題。
通常，與非晶硅基薄膜層的形成條件和裝置構(gòu)造的范圍相比，用于形成
具有良好質(zhì)量的晶體硅基薄膜層的形成條件和裝置構(gòu)造的范圍受到限制。因
此，當(dāng)兩種薄膜層將在同一等離子體CVD腔室中形成時，裝置構(gòu)造設(shè)計成 與晶體硅基薄膜層的條件匹配。
如上所述，為了形成晶體硅基半導(dǎo)體層，需要施加比用于形成非晶硅及 半導(dǎo)體層更大的功率。當(dāng)晶體硅基半導(dǎo)體層用作光電轉(zhuǎn)換層時，膜厚度必須 增大因為它的吸收系數(shù)小。因此，為了形成晶體硅基半導(dǎo)體層，需要較高的 沉積速率。由于這些原因，CVD裝置通常設(shè)計為具有能夠在形成晶體硅基 半導(dǎo)體層的條件下向等離子體提供較大的功率的構(gòu)造。
當(dāng)由此設(shè)計的裝置用于在同 一沉積室中形成非晶硅基半導(dǎo)體層時，因為 其形成條件不同于晶體硅基半導(dǎo)體層的形成條件而產(chǎn)生下列問題。當(dāng)非晶硅 基半導(dǎo)體層將形成時，原料氣體的氫濃度小(原料氣體的稀釋比例小)。因 此，如果提供的功率在大小上基本等于用于形成晶體硅基半導(dǎo)體層的功率，則沉積速率增大，其控制變得困難。此外，在形成i型非晶硅基半導(dǎo)體層的 工藝中，優(yōu)選地，降低沉積速率以提高膜質(zhì)量，這是眾所周知的?？梢栽O(shè)想， 減小施加的功率以降低沉積速率。然而，當(dāng)減小施加的功率以獲得所需的沉 積速率時，施加在電極也就是陽極與陰極之間的電壓減小。在匹配晶體硅基 半導(dǎo)體層的形成條件的裝置構(gòu)造中，因此難以在電極之間產(chǎn)生均勻的等離子 體。
本發(fā)明已經(jīng)考慮到上述問題，本發(fā)明的一個目的是提供一種等離子體處 理裝置，在至少兩個等離子體處理步驟在公共的等離子體反應(yīng)室中進(jìn)行的情 況下，該等離子體處理裝置能夠進(jìn)行多種不同的等離子體處理，即使在等離 子體處理條件受到裝置構(gòu)造限制的步驟中。
本發(fā)明的另 一個目的是提供了 一種等離子體處理裝置和方法，其允許在 采用不同的等離子體產(chǎn)生電壓(放電起始電壓)的至少兩個等離子體處理步 驟分別在公共的等離子體反應(yīng)室中進(jìn)行的情況下易于控制產(chǎn)量，具體地，通 過在兩個步驟中在電極之間產(chǎn)生并維持均勻的等離子體以及通過減小電極 之間施加的電功率量以降低等離子體處理速率而允許易于控制產(chǎn)量。本發(fā)明 還提供了通過此方法制造的光電轉(zhuǎn)換元件。
本發(fā)明的另一個目的涉及硅基薄膜光電轉(zhuǎn)換元件的制造方法和裝置，具
體地涉及通過等離子體CVD方法在公共等離子體反應(yīng)室中形成包括i型非
晶硅基光電轉(zhuǎn)換層和i型晶體硅基光電轉(zhuǎn)換層的硅基薄膜光電轉(zhuǎn)換元件的半 導(dǎo)體層的方法和裝置，該目的允許減小i型非晶硅基光電轉(zhuǎn)換層的沉積速率 并允許在電極也就是陽極和陰極之間產(chǎn)生均勻的等離子體。 解決問題的手段
總之，本發(fā)明提供了一種等離子體處理裝置，該等離子體處理裝置包括 等離子體反應(yīng)室；第一陰極-陽極對，布置在等離子體反應(yīng)室內(nèi)部，并包括 第一陰極；以及第一電源供應(yīng)單元，將第一輸出電源在CW AC電源與脈沖 調(diào)制AC電源之間切換并向第一陰極提供第一輸出電源。
根據(jù)本發(fā)明的等離子體處理裝置，當(dāng)至少兩個等帛子體處理步驟在同一 等離子體反應(yīng)室中進(jìn)行時，CW AC電源和脈沖調(diào)制AC電源可以適當(dāng)?shù)剡x 擇以作為等離子體處理的電源。從而，等離子體處理可以以多種不同的方式
進(jìn)行，即使在等離子體處理條件受到裝置構(gòu)造限制的步驟中。
優(yōu)選地，等離子體處理裝置還包括能夠改變等離子體反應(yīng)室中氣體壓力的氣體壓力改變單元。
調(diào)制單元。當(dāng)脈沖調(diào)制AC電源將被提供作為第一輸出電源時，調(diào)制單元對
由電源輸出單元供應(yīng)的CW AC電源進(jìn)行脈沖調(diào)制。當(dāng)CW AC電源將被提 供作為第一輸出電源時，調(diào)制單元停止脈沖調(diào)制并使CWAC電源通過。
優(yōu)選地，第一電源供應(yīng)單元包括CW電源輸出單元，提供CWAC電 源；脈沖功率輸出單元，提供脈沖調(diào)制AC電源；以及切換單元，將第一輸
優(yōu)選地，等離子體處理裝置還包括第二陰極-陽極對，該第二陰極-陽極 對布置在等離子體反應(yīng)室中并包括第二陰極。
優(yōu)選地，等離子體處理裝置還包括阻抗匹配電路。阻抗匹配電路在第一 陰極-陽極對與第 一 電源供應(yīng)單元之間進(jìn)行阻抗匹配，并在第二陰極-陽極對 與第 一 電源供應(yīng)單元之間進(jìn)行阻抗匹配。
優(yōu)選地，等離子體處理裝置還包括第一阻抗匹配電路，在第一陰極-陽極對與第一電源供應(yīng)單元之間進(jìn)行阻抗匹配；第二電源供應(yīng)單元，將第二 輸出電源在CW AC電源與脈沖調(diào)制AC電源之間切換，并向第二陰極提供 第二輸出電源；以及第二阻抗匹配電路，在第二陰極-陽極對與第二電源供 應(yīng)單元之間進(jìn)行阻抗匹配。
優(yōu)選地，等離子體處理裝置是制造硅基薄膜光電轉(zhuǎn)換元件的裝置，該硅 基薄膜光電轉(zhuǎn)換元件至少包括i型非晶硅基光電轉(zhuǎn)換層和i型晶體硅基光電 轉(zhuǎn)換層。當(dāng)形成i型非晶硅基光電轉(zhuǎn)換層時，調(diào)制單元輸出脈沖調(diào)制AC電 源。當(dāng)形成i型晶體硅基光電轉(zhuǎn)換層時，調(diào)制單元輸出CWAC電源。
根據(jù)本發(fā)明的另一方面，在公共的等離子體反應(yīng)室中進(jìn)行至少兩種等離 子體處理的等離子體處理方法包括如下步驟通過采用CWAC電源作為用 于等離子體處理的電源進(jìn)行第一等離子體處理；通過采用脈沖調(diào)制AC電源 作為用于等離子體處理的電源進(jìn)行第二等離子體處理；以及將用于等離子體 處理的電源在CWAC電源與脈沖調(diào)制AC電源之間切換。
根據(jù)本發(fā)明的等離子體處理方法，當(dāng)至少兩個等離子體處理步驟在同一 等離子體反應(yīng)室中進(jìn)行時，CW AC電源和脈沖調(diào)制AC電源可以適當(dāng)?shù)剡x 擇以作為用于等離子體處理的電源。因此，等離子體處理可以以多種不同的
方式進(jìn)行，即使在等離子體處理條件受到裝置構(gòu)造限制的步驟中。優(yōu)選地，第二等離子體處理中的放電起始電壓設(shè)置得比第 一等離子體處 理中的放電起始電壓更高。
放電起始電壓低的等離子體處理步驟使用CW AC電源作為用于等離子
體處理的電源，放電起始電壓高的等離子體處理步驟使用脈沖調(diào)制AC電源
作為用于等離子體處理的電源。因此，即使在使用高的放電起始電壓的等離 子體處理步驟中，均勻的等離子體也可以在電極之間產(chǎn)生并保持。此外，等 離子體處理速率可以通過使提供在電極之間的功率的量的減小而減小。從 而，產(chǎn)量可以容易地控制。
優(yōu)選地，陰極-陽極對布置在等離子體反應(yīng)室中。陰極-陽極對中的電極 間距離在第 一等離子體處理和第二等離子體處理中是相同的。
優(yōu)選地，第 一等離子體處理中的等離子體反應(yīng)室中的氣體壓力不同于第 二等離子體處理中的等離子體反應(yīng)室中的氣體壓力。
優(yōu)選地，當(dāng)電壓的大小恒定時，提供到等離子體反應(yīng)室中并在第一等離 子體處理中分解的氣體比提供到等離子體反應(yīng)室中并在第二等離子體處理 中分解的氣體更容易離子化。
優(yōu)選地，第一等離子體處理是通過等離子體CVD方法進(jìn)行的膜沉積處 理，第二等離子體處理是等離子體蝕刻處理。
優(yōu)選地，等離子體蝕刻處理蝕刻由于沉積處理附著到等離子體反應(yīng)室的 內(nèi)壁的膜。
方法。沉積處理是形成多個半導(dǎo)體層的至少一個的處理。
優(yōu)選地，第一等離子體處理和第二等離子體處理是通過等離子體CVD 方法形成半導(dǎo)體膜的步驟。
優(yōu)選地，等離子體處理方法是形成光電轉(zhuǎn)換元件的方法，該光電轉(zhuǎn)換元 件包括晶體硅基光電轉(zhuǎn)換層和非晶硅基光電轉(zhuǎn)換層。第一等離子體處理是通 過等離子體CVD方法形成晶體硅基光電轉(zhuǎn)換層的處理。第二等離子體處理 是通過等離子體CVD方法形成非晶硅基光電轉(zhuǎn)換層的處理。
優(yōu)選地，等離子體處理方法還包括在晶體硅基光電轉(zhuǎn)換層和非晶硅基光 電轉(zhuǎn)換層形成后通過使用脈沖調(diào)制AC電源蝕刻附著到等離子體反應(yīng)室的內(nèi) 壁的膜的步驟。
優(yōu)選地，晶體硅基光電轉(zhuǎn)換層是i型晶體硅基光電轉(zhuǎn)換層。非晶硅基光電轉(zhuǎn)換層是i型非晶硅基光電轉(zhuǎn)換層。
通過采用CW AC電源在形成i型晶體硅基光電轉(zhuǎn)換層的步驟中產(chǎn)生等 離子體，大的功率可以被提供從而具有良好質(zhì)量的i型晶體硅基光電轉(zhuǎn)換層 可以以較快的沉積速率形成。此外，在與形成i型晶體硅基光電轉(zhuǎn)換層的步 驟相同的等離子體反應(yīng)室中形成i型非晶硅基光電轉(zhuǎn)換層的步驟中，使用脈 沖調(diào)制AC電源。瞬時施加的電壓可以被增大以在電極之間產(chǎn)生均勻的等離
子體。此外，功率量(power quantity)的時間平均值可以通過以脈沖狀方式 提供電源而減小，從而沉積速率可以減小。因而，即使在形成i型非晶硅基 光電轉(zhuǎn)換層的步驟中，i型非晶硅基光電轉(zhuǎn)換層也可以以所需的沉積速率在 平面內(nèi)(inplane)方向均勻地形成。
優(yōu)選地，陰極-陽極對布置在等離子體反應(yīng)室中。陰極-陽極對中的電極 間距離在第一等離子體處理和第二等離子體處理中是相同的。
優(yōu)選地，光電轉(zhuǎn)換元件還包括p型半導(dǎo)體層，由非晶硅基半導(dǎo)體形成， 布置在i型非晶硅基光電轉(zhuǎn)換層的光入射側(cè)；以及緩沖層，由非晶硅基半導(dǎo) 體形成，布置在i型非晶硅基光電轉(zhuǎn)換層與p型半導(dǎo)體層之間。等離子體處 理方法還包括形成p型半導(dǎo)體層的步驟；以及通過使用脈沖調(diào)制AC電源 形成緩沖層的步驟。
根據(jù)本發(fā)明的另 一個方面，通過在等離子體反應(yīng)室中進(jìn)行至少兩種等離 子體處理的等離子體處理方法制造的光電轉(zhuǎn)換元件包括通過采用CW AC 電源的等離子體CVD處理形成的晶體硅基光電轉(zhuǎn)換層；以及通過采用脈沖 調(diào)制AC電源的等離子體CVD處理形成的非晶硅基光電轉(zhuǎn)換層。
本發(fā)明的效果
根據(jù)本發(fā)明，當(dāng)至少兩個等離子體處理步驟在同 一等離子體反應(yīng)室中進(jìn) 行時，步驟之一可以進(jìn)行采用CW AC電源的等離子體處理，而其它的步驟 可以進(jìn)行采用脈沖調(diào)制AC電源的等離子體處理。從而，等離子體處理可以 以各種方式進(jìn)行，即使在等離子體處理條件由于裝置的構(gòu)造而受到限制的步驟中。
此外，根據(jù)本發(fā)明，當(dāng)放電起始電壓彼此不同的至少兩個等離子體處理 步驟分別在同一等離子體反應(yīng)室中進(jìn)行時，以低的放電起始電壓進(jìn)行的第一 等離子體處理步驟使用CWAC電源作為等離子體處理電源，也就是用于等 離子體處理的電源，以高的放電起始電壓進(jìn)行的第二等離子體處理步驟使用
13脈沖調(diào)制AC電源作為等離子體處理電源。從而，即使在以高的放電起始電 壓進(jìn)行的第二等離子體處理步驟中，高的電壓可以施加在陰極與陽極之間， 所施加功率的時間平均值可以被減小。根據(jù)本發(fā)明，因而，均勻的等離子體 可以在電極之間產(chǎn)生并保持，等離子體處理速率可以減小從而產(chǎn)量可以容易 地控制。
此外，本發(fā)明可以實現(xiàn)以下效果。
在i型非晶硅基光電轉(zhuǎn)換層和i型晶體硅基光電轉(zhuǎn)換層通過等離子體 CVD方法在同一等離子體反應(yīng)室中在不同的沉積條件下形成時，裝置構(gòu)造 通常設(shè)計成適于i型晶體硅基光電轉(zhuǎn)換層的形成。這是因為，用于形成具有 良好質(zhì)量的晶體硅基光電轉(zhuǎn)換層的條件和裝置構(gòu)造可以被設(shè)定的范圍比用 于非晶硅基薄膜層的更窄。
眾所周知的，在形成i型晶體硅基光電轉(zhuǎn)換層的步驟中，考慮到在沉積
速率和結(jié)晶度的改善等，增大施加到等離子體的功率是優(yōu)選的；在形成i型 非晶硅基光電轉(zhuǎn)換層的步驟中為了改善膜質(zhì)量，降低沉積速率是優(yōu)選的。
在裝置中，如果降低沉積速率以形成具有良好質(zhì)量的i型非晶硅基光電 轉(zhuǎn)換層，將不可能在陽極與陰極之間產(chǎn)生均勻的等離子體，并且具有良好質(zhì) 量的i型非晶硅基光電轉(zhuǎn)換層不能在襯底表面的方向上均勻地形成。
根據(jù)本發(fā)明，CW AC電源用于在形成i型晶體硅基光電轉(zhuǎn)換層的步驟中 產(chǎn)生等離子體，因而可以提供大的功率，從而具有良好質(zhì)量的i型晶體硅基 光電轉(zhuǎn)換層可以以較高的沉積速率形成。此外，在與形成上述i型晶體硅基 光電轉(zhuǎn)換層的步驟相同的等離子體反應(yīng)室中形成i型非晶硅基光電轉(zhuǎn)換層的 步驟中，使用脈沖調(diào)制AC電源。通過增大瞬時施加的電壓，均勻的等離子 體在電極之間產(chǎn)生。此外，功率量的時間平均值可以通過以脈沖形式提供電 源而減小。從而，可以減小沉積速率。因此，即使在形成i型非晶硅基光電 轉(zhuǎn)換層的步驟中，具有良好質(zhì)量的i型非晶硅基光電轉(zhuǎn)換層可以以所需的沉 積速率在襯底表面方向均勻地形成。


圖1是根據(jù)本發(fā)明實施例的等離子體處理裝置的示意性橫截面圖。 圖2示意地和等價地示出圖1的等離子體處理裝置的電源供應(yīng)單元。 圖3示意地和等價地示出圖1的等離子體處理裝置的電源供應(yīng)單元。圖4是根據(jù)本發(fā)明第三、第四和第五實施例的硅基薄膜光電轉(zhuǎn)換元件的 示意性橫截面圖。
圖5是根據(jù)第六實施例的硅基薄膜光電轉(zhuǎn)換元件的示意性橫截面圖。 圖6示意地示出根據(jù)第九實施例的等離子體處理裝置。
圖7示意地示出根據(jù)第十實施例的等離子體處理裝置。
附圖標(biāo)記的描述
101等離子體反應(yīng)室，102陰極，103陽極，105阻抗匹配電路，107 工件(work), 108電源供應(yīng)單元，108a電源輸出單元，108b調(diào)制單元， 108cCW電源輸出單元，108d脈沖電源輸出單元，108e切換單元，201 襯底，206硅基薄膜光電轉(zhuǎn)換元件，211第一p型半導(dǎo)體層，212i型非 晶硅基光電轉(zhuǎn)換層，213第一n型半導(dǎo)體層，214第一pin結(jié)構(gòu)多層單元， 221第二p型半導(dǎo)體層，222 i型晶體硅基光電轉(zhuǎn)換層，223第二n型半導(dǎo) 體層，224第二pin結(jié)構(gòu)多層單元，301緩沖層
具體實施例方式
現(xiàn)在將參照附圖描述本發(fā)明的實施例。在下面的描述中，相同或相應(yīng)的 部分具有相同的附圖標(biāo)記，原則上不再對其重復(fù)描述。
圖1是根據(jù)實施例的等離子體處理裝置的示意橫截面圖。
圖1的等離子體處理裝置是通過等離子體CVD方法沉積半導(dǎo)體層的裝 置。該等離子體處理裝置具有可密封的等離子體反應(yīng)室101以及成對的陰極 102和陽極103,成對的陰極102和陽極103是平行^1類型的電極并布置在 等離子體反應(yīng)室101中。陰極102與陽極103之間的電極間距離根據(jù)預(yù)定的 處理條件決定，并且通常在從幾毫米到幾十毫米的范圍內(nèi)。
陰極102和陽極103通常被固定。然而，陰極102和陽極103的至少一 個可以移動以允許對電極間距離的調(diào)整。在該可移動結(jié)構(gòu)中，電極間距離可 以根據(jù)每個步驟中形成條件而調(diào)整。然而，考慮到裝置和維護的復(fù)雜性，可
移動結(jié)構(gòu)并不適于批量制造的裝置。此外，其可移動范圍受到限制從而此結(jié) 構(gòu)不實用。
在等離子體反應(yīng)室101外面，布置有電源供應(yīng)單元108和阻抗匹配電路 105,電源供應(yīng)單元108向陰極102提供電源，阻抗匹配電路105在電源供 應(yīng)單元108與成對的陰極102和陽極103之間進(jìn)行阻抗匹配。電源供應(yīng)單元108連接到電源輸入線106a的一端。電源輸入線106a連 接到阻抗匹配電路105。電源輸入線106b的一端連接到阻抗匹配電路105。 電源輸入線106b的另一端連接到陰極102。
電源供應(yīng)單元108只需要提供連續(xù)波(CW)交流(AC)輸出和脈沖調(diào) 制(也就是開/關(guān)控制)AC輸出。例如，圖2和3等價地示出電源供應(yīng)單元 108的構(gòu)造示例。
在圖2中，電源供應(yīng)單元108包括電源輸出單元108a和調(diào)制單元108b。 調(diào)制單元108b調(diào)制從電源輸出單元108a提供的CW AC電源并將它向外輸 出。輸出的切換在輸出沒有受到調(diào)制單元108b調(diào)制的CWAC電源與輸出受 調(diào)制單元108b脈沖調(diào)制的AC電源之間進(jìn)行。由于此構(gòu)造，輸出AC電源的 電源輸出單元108a可以通常用于輸出CW AC電源的操作和輸出脈沖調(diào)制 AC電源的操作。這提供了電源供應(yīng)單元108可以具有簡單的結(jié)構(gòu)的優(yōu)點。
如圖3所示，電源供應(yīng)單元108可以包括CW電源輸出單元108c、脈 沖電源輸出單元108d和選擇其輸出的切換單元108e。切換單元108e合適地 選擇從CW電源輸出單元108c提供的CW電源和從脈沖電源輸出單元108d 提供的脈沖電源，并將選擇的AC電源從電源供應(yīng)單元108向外提供。
從電源供應(yīng)單元108提供的AC電源通常具有13.56MHz的頻率。然而， AC電源的頻率并不限于上述，可以使用幾千赫茲或VHF波段中的頻率以及 微波波段的頻率。脈沖調(diào)制的開啟時間和關(guān)閉時間可以任意地設(shè)定，并可以 設(shè)定在幾微秒到幾毫秒的范圍內(nèi)。
陽極103電接地(electrically grounded ),并且工件107布置在陽極103上。
工件107可以布置在陰極102上，但它通常布置在陽極103上以抑制由 于等離子體中離子損傷引起膜質(zhì)量的降低。
等離子體反應(yīng)室IOI設(shè)置有氣體輸入口 110。由于氣體輸入口 110被提 供有氣體118例如稀釋氣體、原料氣體和摻雜氣體等。
真空泵116和壓力調(diào)節(jié)閥117串聯(lián)連接到等離子體反應(yīng)室101，基本恒 定的氣體壓力保持在等離子體反應(yīng)室101中。壓力調(diào)節(jié)閥117可以改變等離 子體反應(yīng)室101中的氣體壓力。 (第一實施例)
根據(jù)該實施例的等離子體處理裝置和方法構(gòu)造為在同一等離子體反應(yīng)室101中通過等離子體CVD方法在工件107上沉積具有pin結(jié)構(gòu)的薄膜非 晶硅光電轉(zhuǎn)換元件的半導(dǎo)體層。
p型非晶硅層和i型非晶硅層采用脈沖調(diào)制AC電源作為用于等離子體 處理的電源來沉積(第二等離子體處理步驟)，n型非晶硅層采用CWAC電 源作為用于等離子體處理的電源來沉積(第一等離子體處理步驟)。
p型非晶硅層可以在下列沉積條件下沉積。在沉積期間等離子體反應(yīng)室 101中的壓力期望在從200Pa到3000Pa的范圍內(nèi)，在該實施例中為400Pa。 襯底201的基底溫度(base temperature)期望為250。C或更低，在該實施例 中為180°C。具有13.56MHz的頻率的脈沖調(diào)制AC電源用作提供到陰極102 用于等離子體處理的電源。陰極102的每單位面積的功率密度期望在從 0.01W/cm2到0.3W/cm2的范圍內(nèi)，在該實施例中為0.1W/cm2。脈沖調(diào)制的 開啟時間和關(guān)閉時間可以根據(jù)期望的沉積速率設(shè)定，通常設(shè)定為在從幾微秒 到幾毫秒的范圍內(nèi)。在該實施例中，開啟時間是50微秒，關(guān)閉時間是100 微秒。
提供到等離子體反應(yīng)室101中的氣體混合物含有硅烷氣體、氫氣和乙硼 烷氣體。氬氣的流速期望是硅烷氣體的流速的約幾倍到幾十倍，在該實施例 中是硅烷氣體的10倍。
p型非晶硅層期望具有2nm或更大的厚度以向i型非晶硅層施加足夠的 內(nèi)電場。然而，為了抑制非活性層也就是p型非晶硅層的光吸收量從而增加 到達(dá)i型非晶硅層的光，期望盡可能減小p型非晶硅層。因此，p型非晶硅 層的厚度通常等于50nm或更小。在該實施例，p型非晶硅層的厚度為20nm。
p型非晶硅層具有很小的厚度50nm或更小。此厚度的控制對減小光吸 收量是重要的。在該實施例中，沉積速率通過在等離子體處理中采用脈沖調(diào) 制AC電源來減小。從而，p型非晶硅層的厚度可以容易地控制。
i型非晶硅層可以在下列沉積條件沉積。在沉積期間等離子體反應(yīng)室101 中的壓力期望在從200Pa到3000Pa的范圍內(nèi)，在該實施例中為400Pa。襯底 201的基底溫度期望等于或小于25(TC，在該實施例中為180°C。具有 13.56MHz的頻率的脈沖調(diào)制AC電源用作提供到陰極102用于等離子體處 理的電源。陰極102的每單位面積的功率密度期望在從0.01 W/cm2到 0.3W/cm2的范圍內(nèi)變化，在該實施例中等于0.1W/cm2。脈沖調(diào)制的開啟時 間和關(guān)閉時間可以根據(jù)期望的沉積速率設(shè)定，通常設(shè)定為在從幾微秒到幾毫
17秒的范圍內(nèi)。在該實施例中，開啟時間是5(H敫秒，關(guān)閉時間是100微秒。
提供到等離子體反應(yīng)室101中的氣體混合物含有硅烷氣體和氫氣。優(yōu)選 地，氫氣的流速是硅烷氣體的5到20倍，可以沉積良好質(zhì)量的i型非晶硅層。
在該實施例中該流速是硅烷氣體的10倍。
考慮到光吸收量并降低由于光退化引起的特性的降低，i型非晶硅層的
厚度設(shè)定為在從0.l!im到0.5pm的范圍內(nèi)。在該實施例中，i型非晶硅層具 有0.3)am的厚度。
如果i型非晶硅層的沉積速率過高，發(fā)生膜質(zhì)量的降低例如膜的缺陷密 度的增大，這是眾所周知的。因此，沉積速率的控制是重要的。為了降低沉 積速率，該實施例采用脈沖調(diào)制AC電源用于等離子體處理。
n型非晶硅層可以在下列沉積條件下沉積。在沉積期間等離子體反應(yīng)室 101中的壓力期望在從200Pa到3000Pa的范圍內(nèi)，在該實施例中為400Pa。 襯底201的基底溫度期望等于或小于250°C,在該實施例中等于180°C。具 有13.56MHz頻率的CW AC電源用作提供到陰極102用于等離子體處理的 電源。陰極102的每單位面積的功率密度期望在從0.02W/cm2到0.5W/cm2 的范圍內(nèi)，在該實施例中等于0.3W/cm2。
提供到等離子體反應(yīng)室101中的氣體混合物含有硅烷氣體、氬氣和磷化 氬氣體。優(yōu)選地，氫氣的流速是硅烷氣體的5到20倍，在該實施例中是硅 烷氣體的10倍。
優(yōu)選地，n型非晶硅層的厚度為2nm或更大以向i型非晶硅層施加足夠 的內(nèi)電場。然而，為了抑制非活性層也就是n型非晶硅層的光吸收量，優(yōu)選 地盡可能減小n型非晶硅層的厚度。因此，n型非晶硅層的厚度通常為50nm 或更小。在該實施例中，n型非晶硅層的厚度是40nm。
在上述條件下，沉積薄膜非晶硅光電轉(zhuǎn)換元件的半導(dǎo)體層。 當(dāng)至少兩個等離子體處理步驟在同一等離子體反應(yīng)室101中進(jìn)行時，因 為同一裝置構(gòu)造在各個步驟中使用，所以裝置的構(gòu)造可以限制處理條件。根 據(jù)該實施例，通過進(jìn)行釆用脈沖調(diào)制AC電源的等離子體處理和釆用CWAC 電源的等離子體處理，等離子體處理可以以多種方式進(jìn)行。 (第二實施例)
根據(jù)該實施例的等離子體處理裝置和方法在同一等離子體反應(yīng)室101中 進(jìn)行通過等離子體CVD方法在工件107上沉積薄膜的等離子體CVD步驟(也就是包括第一等離子體處理步驟的步驟)以及蝕刻另一個工件107的等 離子體蝕刻步驟(第二等離子體處理步驟)。
等離子體CVD步驟只要求具有采用CW AC電源的至少 一個第 一等離子 體處理步驟，還可以包括采用脈沖調(diào)制AC電源的等離子體CVD步驟。等 離子體CVD步驟可以是沉積單層的膜的步驟，還可以是沉積多層的膜的步 驟。在該實施例中，多層的膜通過等離子體CVD步驟沉積。
相反地，等離子體蝕刻步驟進(jìn)行采用脈沖調(diào)制AC電源的等離子體蝕刻， 其放電起始電壓高于第一等離子體處理步驟中的放電起始電壓。
現(xiàn)在將在下面描述該實施例。
等離子體CVD方法是例如半導(dǎo)體層沉積步驟，該半導(dǎo)體層沉積步驟采 用由H2氣體稀釋的SiH4氣體作為原料氣體以及B2H6和PH3作為摻雜氣體沉 積具有pin結(jié)構(gòu)的硅基薄膜光電轉(zhuǎn)換元件。在包括于該等離子體CVD步驟 中的第一等離子體處理步驟中，壓力調(diào)節(jié)閥117調(diào)節(jié)等離子體反應(yīng)室101中 的壓力以保持恒定的值(例如大約500Pa)，陰極102提供有來自電源供應(yīng)單 元108的CW AC電源。陰極102與陽極103之間的距離在從幾毫米到幾十 毫米的范圍內(nèi)。該電極間距離依賴于所需的沉積條件。該步驟在工件107上 沉積硅基薄膜。
在等離子體蝕刻步驟中，部分掩模的硅襯底設(shè)定為工件107, N&氣體 用作蝕刻氣體，該NF3氣體用例如具有是NF3的流速的幾倍的流速的Ar氣 稀釋。在該步驟中，等離子體反應(yīng)室101中的壓力被調(diào)節(jié)以獲得恒定的值例 如大約500Pa，陰極102提供有從電源供應(yīng)單元108提供的脈沖調(diào)制AC電 源。代替NF3氣體，氟基蝕刻氣體例如由惰性氣體例如Ar氣稀釋的CF4氣 體可以用作蝕刻氣體。該步驟可以在硅襯底表面的未掩模部分上進(jìn)行所需的 蝕刻。
上述等離子體CVD步驟和等離子體蝕刻步驟在同一等離子體反應(yīng)室 101中進(jìn)行。在兩個步驟中，陰極102與陽極103之間的電極間距離是恒定 的，設(shè)定的氣體壓力基本上是相同的。在此情況下，上述pd乘積基本上是 恒定的。然而，與等離子體CVD步驟中使用的SiH4氣體和H2氣的氣體混 合物相比，在等離子體蝕刻步驟中使用的N&氣體和Ar氣的氣體混合物的 離子化可能發(fā)生，從而等離子體蝕刻步驟中的放電起始電壓比等離子體CVD 步驟中的更高。因此，必須提供更高的電壓以產(chǎn)生并維持等離子體蝕刻步驟中電極之間均勻的等離子體。當(dāng)CW AC電源在該步驟中使用時，過量的功
率被提供以產(chǎn)生并維持等離子體，等離子體在陰極102與陽極103之間的電 極間部分之外的絕緣部分中發(fā)生，從而此部分可以^皮損壞。
在該實施例中，由于在等離子體蝕刻步驟中脈沖調(diào)制AC電源被提供到 陰極102，高電壓可以施加在陰極102與陽極103之間從而容易地產(chǎn)生均勻 的等離子體。此外，通過調(diào)整脈沖的占空比，提供的功率的量可以保持為小 的。從而，蝕刻速率可以減小，因此可以容易地控制。此外，可以防止裝置 的損傷。
本發(fā)明的實施例并不限于上述，它只要求包括等離子體蝕刻步驟和等離 子體CVD步驟，等離子體CVD步驟具有采用比等離子體蝕刻步驟更小的放 電起始電壓的第一等離子體處理步驟。通常，在等離子體CVD步驟中使用 的氣體不同于在等離子體蝕刻步驟中使用的氣體，在這些步驟之間的放電起 始電壓存在差異，從而可以采用本發(fā)明的等離子體處理方法。此外，即使當(dāng) 每個步驟中在等離子體反應(yīng)室101中設(shè)定的壓力的條件與另一個步驟中的那 些不同，放電起始電壓可以存在大的差異，從而本發(fā)明的等離子體處理裝置 可以有效地使用。 (第三實施例)
在根據(jù)該實施例的等離子體處理裝置和方法中，放電起始電壓彼此不同 的至少兩個等離子體CVD步驟在同一等離子體反應(yīng)室101中進(jìn)行。作為其 示例，現(xiàn)在將描述沉積硅基薄膜光電轉(zhuǎn)換元件的半導(dǎo)體層的等離子體處理裝 置和方法。
應(yīng)該指出，由下列實施例實現(xiàn)的本發(fā)明的效果可以同樣地通過硅基薄膜 光電轉(zhuǎn)換元件的此半導(dǎo)體層形成步驟實現(xiàn)，該硅基薄膜光電轉(zhuǎn)換元件的半導(dǎo) 體層形成步驟包括通過脈沖調(diào)制AC電源形成i型非晶硅基光電轉(zhuǎn)換層的步 驟和通過CW AC電源形成i型晶體硅基光電轉(zhuǎn)換層的步驟。 實現(xiàn)該實施例的等離子體處理裝置類似于圖1中示出的。 圖4是通過根據(jù)該實施例的等離子體處理裝置制造的硅基薄膜光電轉(zhuǎn)換 元件的示意橫截面圖。參照圖4,第一電極202沉積在襯底201上。第一p 型半導(dǎo)體層211、 i型非晶硅基光電轉(zhuǎn)換層212和第一 n型半導(dǎo)體層213依次 在第一電極202上層疊。從而，第一 pin結(jié)構(gòu)多層體214沉積在第一電極202 上。接著，第二p型半導(dǎo)體層221、 i型晶體硅基光電轉(zhuǎn)換層222和第二 n型半導(dǎo)體層223依次層疊，從而第二pin結(jié)構(gòu)多層體224沉積在第一pin多層體214上。第一 pin結(jié)構(gòu)多層體214和第二 pin結(jié)構(gòu)多層體形成雙pin結(jié)構(gòu)多層體230。第二電極203沉積在雙pin結(jié)構(gòu)多層體230上，從而完成硅基薄膜光電轉(zhuǎn)換元件206。在本發(fā)明中，假設(shè)半導(dǎo)體層包括雙pin結(jié)構(gòu)多層體230中的所有的層。
參照圖1和4，透明襯底201設(shè)置為陽極103上的工件107，透明導(dǎo)電膜(第一電極202 )沉積在透明襯底201上。透明襯底201可以置于陰極102上，但通常置于陽極103上以抑制由于等離子體中離子損傷引起的膜質(zhì)量的降低。
稀釋氣體、原料氣體和摻雜氣體從氣體輸入口 110提供。稀釋氣體可以是含有氫氣的氣體，原料氣體可以是硅烷基氣體、曱烷氣體、鍺烷(germane)氣體或類似物。p型雜質(zhì)摻雜氣體可以是乙硼烷氣體或類似物，n型雜質(zhì)摻雜氣體可以是磷化氫氣體或類似物。
玻璃襯底或例如具有半透明性和耐熱性的聚酰亞胺的樹脂襯底在等離子體CVD沉積工藝中通常用作襯底201。在該實施例中，玻璃襯底用作襯底201。
第 一 電極202由透明導(dǎo)電膜例如Sn02 、 ITO或ZnO形成。這些材料通常通過CVD、濺射、氣相沉積等沉積。在此實施例中，第一電極202由Sn02制成。
雙pin結(jié)構(gòu)多層體230通過等離子體CVD方法在同一等離子體反應(yīng)室101中沉積。在該實施例中，p型、i型和n型的半導(dǎo)體層依次在襯底201上層疊兩次/人而形成雙pin結(jié)構(gòu)。
在該實施例中，第一 p型半導(dǎo)體層211是摻有硼的p型非晶碳化硅半導(dǎo)體層，i型非晶硅基光電轉(zhuǎn)換層212是i型非晶硅半導(dǎo)體層，第一n型半導(dǎo)體層213是摻有磷的晶體硅半導(dǎo)體層。硅基半導(dǎo)體層通常由硅、碳化硅、硅鍺或類似物制成。硼、鋁或類似物通常用作導(dǎo)電半導(dǎo)體層的p型摻雜劑，磷或類似物通常用作導(dǎo)電半導(dǎo)體層的n型摻雜劑。
第二電極203由金屬例如銀或鋁制成，或者由Sn02、 ITO或ZnO的透明導(dǎo)電膜或其多層結(jié)構(gòu)形成。這些通常通過例如CVD、濺射或氣相沉積的方法來沉積。在該實施例中，ZnO和4艮依次層疊作為第二電一及203。
下面將描述雙pin結(jié)構(gòu)多層體230的沉積方法。雙pin結(jié)構(gòu)多層體230通過等離子體CVD方法在同一等離子體反應(yīng)室101中沉積。
作為第一 p型半導(dǎo)體層211的p型非晶石灰化硅半導(dǎo)體層可以在下列沉積條件下沉積。在沉積期間等離子體反應(yīng)室101中的壓力期望在從200Pa到3000Pa的范圍內(nèi)，在該實施例中為400Pa。此外，襯底201的基底溫度期望為25(TC或更小，在此實施例中為180°C。具有13.56MHz頻率的脈沖調(diào)制AC電源用作提供到陰極102用于等離子體處理的電源。陰極102的每單位面積的功率密度期望在從0.01W/cm2到0.3W/cm2的范圍內(nèi)，在該實施例中為0.1W/cm2。脈沖調(diào)制的開啟時間和關(guān)閉時間可以根據(jù)期望的沉積速率設(shè)定，通常設(shè)定為在從幾微秒到幾毫秒的范圍內(nèi)。在該實施例中，開啟時間是50微秒，關(guān)閉時間是100微秒。
提供到等離子體反應(yīng)室101中的氣體混合物含有硅烷氣體、氫氣、曱烷氣體和乙硼烷氣體。優(yōu)選地，提供到等離子體反應(yīng)室101的原料氣體包括硅烷基氣體和含有氫氣的稀釋氣體，更優(yōu)選地包括曱烷或三曱基乙硼烷(trimethyldiborane )。優(yōu)選地，氬氣的流速是硅烷氣體的幾倍到幾十倍，在該實施例中是硅烷氣體的流速的10倍。
第一 p型半導(dǎo)體層211期望具有2nm或更大的厚度以向i型非晶硅基光電轉(zhuǎn)換層212施加足夠的內(nèi)電場。然而，期望盡可能減小第一p型半導(dǎo)體層211的厚度以抑制非活性層也就是第一p型半導(dǎo)體層211的光吸收量，從而增加到達(dá)i型非晶硅基光電轉(zhuǎn)換層212的光。因此，p型非晶硅層通常具有50nm或更小的厚度。在該實施例中，第一p型半導(dǎo)體層211具有20nm的厚度。
作為i型非晶硅基光電轉(zhuǎn)換層212的i型非晶硅半導(dǎo)體層可以在下列沉積條件下沉積。期望在沉積期間等離子體反應(yīng)室101中的壓力期望在從200Pa到3000Pa的范圍內(nèi)，在該實施例中為400Pa。襯底201的基底溫度期望等于或小于25(TC，在此實施例中為180。C。具有13.56MHz頻率的CW AC電源用作提供到陰極102用于等離子體處理的電源。陰極102的每單位面積的功率密度期望在從0.01W/cm2到0.3W/cm2的范圍內(nèi)，在此實施例中為0.1W/cm2。
提供到等離子體反應(yīng)室101中的氣體混合物含有硅烷氣體和氫氣。優(yōu)選地，氫氣的流速是硅烷氣體的5倍到20倍，可以沉積良好質(zhì)量的i型非晶光電轉(zhuǎn)換層。在此實施例中此流速是硅烷氣體的10倍。
考慮到光吸收量和由于光退化引起的特性的降低，i型非晶硅基光電轉(zhuǎn)
換層212的厚度設(shè)定在從0.1jam到0.5lim的范圍內(nèi)。在此實施例中，i型非晶硅基光電轉(zhuǎn)換層212具有0.3|am的厚度。
如果i型非晶硅基光電轉(zhuǎn)換層212的沉積速率過高，則發(fā)生膜質(zhì)量的降低例如膜的缺陷密度的增大，這是眾所周知的。因此，沉積速率的控制是重要的。在此實施例中，當(dāng)有必要考慮到設(shè)定厚度以提高膜質(zhì)量時，為了降低沉積速率，脈沖調(diào)制AC電源可以用于該等離子體處理。
作為第一 n型半導(dǎo)體層213的n型晶體硅半導(dǎo)體層可以在下列沉積條件下沉積。在沉積期間等離子體反應(yīng)室101中的壓力期望在從240Pa到3600Pa的范圍內(nèi)，在此實施例中為2000Pa。襯底201的基底溫度期望等于或小于250°C,在此實施例中等于180°C。具有13.56MHz頻率的CWAC電源用作提供到陰極102用于等離子體處理的電源。陰極102的每單位面積的功率密度期望在從0.02W/cm2到0.5W/cm2的范圍內(nèi)，在此實施例中等于0.3W/cm2。
提供到等離子體反應(yīng)室101中的氣體混合物含有硅烷氣體、氫氣和磷化氫氣體。氫氣的流速期望是硅烷氣體的流速的大約三十倍到幾百倍，在此實施例中是硅烷氣體的100倍。
優(yōu)選地，第一n型半導(dǎo)體層213的厚度為2nm或更大以向i型非晶硅基光電轉(zhuǎn)換層212施加足夠的內(nèi)電場。然而，為了抑制非活性層也就是第一n型半導(dǎo)體層213的光吸收量，優(yōu)選地盡可能減小第一n型半導(dǎo)體層213的厚度。因此，第一n型半導(dǎo)體層213的厚度通常為50nm或更小。在此實施例中，第一n型半導(dǎo)體層213的厚度通常為40nm。
在上述條件下，沉積第一pin結(jié)構(gòu)多層體214。
然后，下面將描述第二 pin結(jié)構(gòu)多層體224的沉積方法。
作為第二 p型半導(dǎo)體層221的p型晶體硅半導(dǎo)體層可以在下列沉積條件下沉積。在沉積期間等離子體反應(yīng)室101中的壓力期望在從240Pa到3600Pa的范圍內(nèi)，在此實施例中為2000Pa。此外，襯底201的基底溫度期望為250。C或更小，在此實施例中為180°C。具有13.56MHz頻率的CWAC電源用作提供到陰極102用于等離子體處理的電源。陰極102的每單位面積的功率密度期望在從0.02W/cm2到0.5W/cm2的范圍內(nèi)，在此實施例中為0.3W/cm2。
提供到等離子體反應(yīng)室101中的氣體混合物含有硅烷氣體、氫氣和乙硼烷氣體。優(yōu)選地，氫氣的流速是硅烷氣體的流速的大約三十倍到幾百倍，在此實施例中是硅烷氣體的100倍。
優(yōu)選地，第二 p型半導(dǎo)體層221具有2nm或更大的厚度以向i型晶體硅基光電轉(zhuǎn)換層222施加足夠的內(nèi)電場。然而，為了抑制非活性層也就是第二p型半導(dǎo)體層221的光吸收量，期望盡可能減小第二p型半導(dǎo)體層221的厚度，從而增加到達(dá)i型晶體硅基光電轉(zhuǎn)換層222的光。因此，第二p型半導(dǎo)體層221通常具有50nm或更小的厚度。在此實施例中，第二p型半導(dǎo)體層
。，1 El t^t /m…"/>A陪 /^F"^r々J HU1UU 口V/于/久。
第二p型半導(dǎo)體層221可以由合金材料例如非晶和晶體碳化硅、非晶硅鍺或類似物形成。第二p型半導(dǎo)體層221可以由層疊在一起的多個不同的薄
膜形成。
i型晶體硅基光電轉(zhuǎn)換層222可以在下列沉積條件下沉積。期望地，在沉積期間等離子體反應(yīng)室101中的壓力期望在從240Pa到3600Pa的范圍內(nèi)，在此實施例中為2000Pa。襯底201的基底溫度期望等于或小于250°C，在此實施例中為180°C。具有13.56MHz頻率的CWAC電源用作提供到陰極102用于等離子體處理的電源。陰極102的每單位面積的功率密度期望在從0.02W/cm2到0.5W/cm2的范圍內(nèi)，在此實施例中為0.3W/cm2。
提供到等離子體反應(yīng)室101中的氣體混合物含有硅烷氣體和氫氣。優(yōu)選地，氫氣的流速是硅烷氣體的流速的大約三十倍到一百倍，在此實施例中此流速是硅烷氣體的大100倍。
優(yōu)選地，i型晶體硅基光電轉(zhuǎn)換層222的厚度為0.5pm或更大，更優(yōu)選地為1pm或更大以作為光電轉(zhuǎn)換層保證足夠的光吸收量。此外，優(yōu)選地，i型晶體硅基光電轉(zhuǎn)換層222的厚度為20pm或更小，更優(yōu)選地為15(am或更小，因為必須保證裝置的產(chǎn)率。在此實施例中，i型晶體硅基光電轉(zhuǎn)換層222具有2pm的厚度。
在此實施例中，i型晶體硅基光電轉(zhuǎn)換層222必須具有良好的質(zhì)量，并必須以較高的沉積速率沉積。因此，等離子體處理裝置的構(gòu)造設(shè)置為最適于此步驟的沉積條件。更具體地，陰極102與陽極103之間的電極間距離設(shè)置為15mm,在所有其它的步驟中使用同一構(gòu)造。
前述處理可以提供i型晶體硅基光電轉(zhuǎn)換層222，該i型晶體硅基光電轉(zhuǎn)換層222具有足夠的結(jié)晶比率并特別展現(xiàn)出由拉曼(Raman)光鐠在
2452011m-1測得的峰強度和在480nm"處的峰強度之間的峰強度比值152()/1480在 從5到10的范圍內(nèi)。此外，作為i型晶體硅基光電轉(zhuǎn)換層222，可以使用i 型晶體硅薄膜，也可以使用弱p型(weak p type )(或弱n型)的含有微量
的雜質(zhì)并具有足夠的光電轉(zhuǎn)換功能的這樣的晶體硅薄膜。此外，i型晶體硅 基光電轉(zhuǎn)換層222并不限于上述晶體硅薄膜，可以由合金材料的薄膜例如碳 化硅或硅鍺的薄膜形成。
作為第二 n型半導(dǎo)體層223的n型晶體硅半導(dǎo)體層可以在下列沉積條件
卞、、CT J^r7 A 、'C7 JVr廿口 1、《^貪工乂JrC: rh々1A1 rf7^A/in;^r廿口"^月7VnU AT>rt ， ^ Anr>
I， 〃u少—、o咎〃u少—、，iwj — 寸肉 j 'r十、乂人乂義王 ivji 卞Hv/aiyv ，厶，v;jra少'j juuui:a
的范圍內(nèi)，在此實施例中為2000Pa。此外，襯底201的基底溫度期望等于為 250。C或更小，在此實施例中為180°C。具有13.56MHz頻率的CW AC電源 用作提供到陰極102用于等離子體處理的電源。陰極102的每單位面積的功 率密度期望在從0.02W/cm2到0.5 W/cm2的范圍內(nèi)，在此實施例中為 0.3W/cm2。
提供到等離子體反應(yīng)室101中的氣體混合物含有硅烷氣體、氫氣和磷化 氫氣體。優(yōu)選地，氫氣的流速是硅烷氣體的流速的大約三十倍到幾百倍，在 此實施例中是硅烷氣體的100倍。
優(yōu)選地，第二n型半導(dǎo)體層223具有2nm或更大的厚度以向i型晶體硅 基光電轉(zhuǎn)換層222施加足夠的內(nèi)電場。然而，為了抑制非活性層也就是第二 n型半導(dǎo)體層223的光吸收量，優(yōu)選地盡可能減小第二n型半導(dǎo)體層223的 厚度。因此，第二n型半導(dǎo)體層223具有50nm或更小的厚度。在此實施例 中，第二n型半導(dǎo)體層223具有40nm的厚度。
第二 n型半導(dǎo)體層223可以由合金材料例如晶體碳化硅或硅鍺制成。
根據(jù)上述條件，第一 pin結(jié)構(gòu)多層結(jié)構(gòu)214和第二 pin結(jié)構(gòu)多層結(jié)構(gòu)224 在同一等離子體反應(yīng)室101中連續(xù)地沉積。
其后，第二電極203通過賊射方法或氣相沉積方法沉積ZnO或類似物 的導(dǎo)電膜以及鋁、銀或類似物的金屬膜來沉積。通過上述步驟，可以制造硅 基薄膜光電轉(zhuǎn)換元件206。
在此實施例中，用于第一p型半導(dǎo)體層211 (也就是p型非晶碳化硅半 導(dǎo)體層)的沉積步驟(第二等離子體處理步驟)采用脈沖調(diào)制AC電源作為 用于等離子體處理的電源，用于i型晶體硅基光電轉(zhuǎn)換層222的沉積步驟(第 一等離子體處理步驟)采用CWAC電源。
25為了在沉積i型晶體硅基光電轉(zhuǎn)換層222的此步驟中將所沉積的膜的膜 質(zhì)量(例如結(jié)晶率和晶粒尺寸)保持在期望的水平，需要設(shè)定裝置構(gòu)造例如
陰極102與陽極103之間的距離以適于此步驟。例如，與沉積非晶硅基半導(dǎo) 體層(例如非晶碳化硅半導(dǎo)體層)的步驟相比，在沉積i型晶體硅基光電轉(zhuǎn) 換層222的步驟中，陰極102與陽極103之間的距離通常設(shè)定為窄的，等離 子體反應(yīng)室101中的壓力通常設(shè)定為高的。
如上所述，當(dāng)?shù)谝籶型半導(dǎo)體層211也就是p型非晶碳化硅半導(dǎo)體層將
函卉A古勞AA— I畝工/Jr C: r 7會1 A 1f tt" Jd 罷A ，、壬工、、CT 4口 ； —I 乂士 蘭
:^C估^c且口VH— —巧 J 'K十、乂人/工王丄u丄 、wiv人^人且7V"^ J /乂u'p、 i wtj r十、一工^t^乂u
電轉(zhuǎn)換層222的步驟)中沉積時，放電起始電壓比在沉積i型晶體硅基光電 轉(zhuǎn)換層222的步驟中的更高，這是因為用于層222和211的沉積條件(具體 地，等離子體反應(yīng)室101中的設(shè)定壓力)互不相同。
因此，為了在沉積第一p型半導(dǎo)體層211 (也就是p型非晶碳化硅半導(dǎo) 體層)的步驟(也就是，其中放電起始電壓較高的步驟)中產(chǎn)生并維持均勻 的等離子體，需要提供較大的功率。當(dāng)提供的功率增大時，等離子體處理速 率增大從而沉積速率增大。由于p型非晶碳化硅半導(dǎo)體層也就是第一 p型半 導(dǎo)體層211具有50nm或更小的很小的厚度，為了控制厚度必須降低沉積速 率。
在此實施例中，因此，沉積第一p型半導(dǎo)體層211也就是p型非晶碳化 硅半導(dǎo)體層的步驟采用脈沖調(diào)制AC電源作為用于等離子體處理的電源。這 可以實現(xiàn)沉積速率的降低，還可以實現(xiàn)產(chǎn)生并維持均勻的等離子體。由此， 脈沖調(diào)制AC電源的使用抑制了提供的功率的量，從而可以降低沉積速率。 此外，瞬時提供的功率和電壓可以增大從而均勻的等離子體可以在電極之間 產(chǎn)生并維持。
(第四實施例)
根據(jù)此實施例的等離子體處理裝置類似于圖1中示出的。根據(jù)此實施例 的硅基薄膜光電轉(zhuǎn)換元件的橫截面類似于圖4中示出的光電轉(zhuǎn)換元件的橫截 面。因此，硅基薄膜光電轉(zhuǎn)換元件及其制造方法將在下面參照圖4描述。
玻璃襯底或例如具有半透明性和耐熱性的聚酰亞胺的樹脂襯底在等離 子體CVD沉積工藝中通常用作襯底201。在此實施例中，玻璃襯底用作襯 底201。
第一電極202由透明導(dǎo)電膜例如氧化錫、氧化銦錫或氧化鋅形成。這些材料通常通過CVD、濺射、氣相沉積等沉積。在此實施例中，第一電極202 由氧化錫制成。
雙pin結(jié)構(gòu)多層體230通過等離子體CVD方法在同 一等離子體反應(yīng)室 101 (沉積室)中沉積。在此實施例的硅基薄膜光電轉(zhuǎn)換元件中，p型、i型 和n型半導(dǎo)體層依次層疊在襯底201上以形成pin結(jié)構(gòu)。
在此實施例中，第一 p型半導(dǎo)體層211是摻有硼的p型非晶碳化硅半導(dǎo) 體層，i型非晶硅基光電轉(zhuǎn)換層212是i型非晶硅半導(dǎo)體層，第一n型半導(dǎo)
乂士 ， 1 ，衛(wèi)4矣女x來AA日—乂士 ri t 4乂士2:i it t /2L;名 占ri z:^ 乂P ri>
下十、/Z^"厶丄J X^丁》v尸J '7十口V l丄'工日tl丫十、w工—| TJ 丫十、/Z^。 〃工^±>一| ， 丫卞、/Z^J4i rp uw"工、^vru"工、
硅鍺或類似物制成。硼、鋁或類似物通常用作導(dǎo)電半導(dǎo)體層的p型摻雜劑，
磷或類似物通常用作導(dǎo)電半導(dǎo)體層的n型摻雜劑。
第二電極203由金屬例如銀或鋁制成，或者由氧化錫、氧化銦錫或氧化 鋅的透明導(dǎo)電膜或其多層結(jié)構(gòu)形成。這些通常通過例如CVD、濺射或氣相 沉積的方法來沉積。在此實施例中，氧化鋅和4艮依次層疊作為第二電極203。
下面將描述雙pin結(jié)構(gòu)多層體230的形成方法。
如前所述，雙pin結(jié)構(gòu)多層體230通過等離子體CVD方法在同一等離 子體反應(yīng)室101中形成。
作為第一 p型半導(dǎo)體層211的p型非晶碳化硅半導(dǎo)體層通過在下列條件 下向陰極102提供CWAC電源來形成。沉積壓力在從200Pa到3000Pa的范 圍內(nèi)，襯底201的基底溫度為250。C或更小。提供的CW AC電源具有 13.56MHz的頻率，陰極的每單位面積的功率密度在從0.01W/cn^到0.3W/cm2 的范圍內(nèi)。
提供到等離子體反應(yīng)室101中的氣體混合物含有硅烷氣體、氫氣、曱烷 氣體和乙硼烷氣體。優(yōu)選地，提供到等離子體反應(yīng)室101的原料氣體包括硅 烷基氣體和含有氫氣的稀釋氣體，更優(yōu)選地包括曱烷或三曱基乙硼烷。優(yōu)選 地，氫氣的流速是硅烷氣體的流速的幾倍到幾十倍。
第一p型半導(dǎo)體層211期望具有2nm或更大的厚度以向i型非晶硅基光 電轉(zhuǎn)換層212施加足夠的內(nèi)電場。然而，期望盡可能減小第一p型半導(dǎo)體層 211的厚度以抑制非活性層也就是第一p型半導(dǎo)體層211的光吸收量，從而 增加到達(dá)i型非晶硅基光電轉(zhuǎn)換層212的光。因此，第一p型半導(dǎo)體層211 通常具有50nm或更小的厚度。
作為i型非晶硅基光電轉(zhuǎn)換層212的i型非晶硅半導(dǎo)體層通過在下列條件下向陰極102提供脈沖調(diào)制AC電源來形成。沉積壓力在從200Pa到3 OOOPa 的范圍內(nèi)，襯底201的基底溫度等于或小于250°C。提供的脈沖調(diào)制AC電 源具有13.56MHz的頻率，陰極的每單位面積的功率密度在從0.01W/cn^到 0.3W/cm2的范圍內(nèi)。脈沖調(diào)制的開啟時間和關(guān)閉時間可以根據(jù)期望的沉積速 率設(shè)定，通常設(shè)定在從幾微秒到幾毫秒的范圍內(nèi)。
提供到等離子體反應(yīng)室101中的氣體混合物含有硅烷氣體和氫氣。優(yōu)選 地，氫氣的流速是硅烷氣體的流速的5到20倍，從而可以形成具有良好膜
日.止ri7 4i4A曰 /JM里口V叫「日日l '土 乂Lt ^^々"^C/Z3T。
考慮到光吸收量和由于光退化引起的特性的降低，i型非晶硅基光電轉(zhuǎn)
換層212的厚度設(shè)定在從0.1pm到0.5[im的范圍內(nèi)。
作為第一 n型半導(dǎo)體層213的n型晶體硅半導(dǎo)體層通過在下列條件下向 陰極102提供CW AC電源來形成。沉積壓力在從240Pa到3600Pa的范圍內(nèi)， 襯底201的基底溫度為25(TC或更小。提供的CW AC電源具有13.56MHz 的頻率，其陰極的每單位面積的功率密度在從0.02W/cm2到0.5W/cm2的范 圍內(nèi)。
提供到等離子體反應(yīng)室101中的氣體混合物含有硅烷氣體、氫氣和磷化 氫氣體。氫氣的流速是硅烷氣體的流速的大約幾十倍。
優(yōu)選地，第一n型半導(dǎo)體層213具有2nm或更大的厚度以向i型非晶硅 基光電轉(zhuǎn)換層212施加足夠的內(nèi)電場。然而，為了抑制非活性層也就是第一 n型半導(dǎo)體層213的光吸收量，優(yōu)選地盡可能減小第一n型半導(dǎo)體層213的 厚度。因此，第一n型半導(dǎo)體層213通常具有50nm或更小的厚度。 在上述條件下，形成第一pin結(jié)構(gòu)多層體214。 然后，下面將描述第二pin結(jié)構(gòu)多層體224的沉積方法。 作為第二p型半導(dǎo)體層211的p型晶體硅半導(dǎo)體層通過在下列條件下向 陰極102提供CW AC電源來形成。沉積壓力在從240Pa到3600Pa的范圍內(nèi)， 襯底201的基底溫度為250。C或更小。提供的CW AC電源具有13.56MHz 的頻率，其陰極的每單位面積的功率密度在從0.02W/cm2到0.5W/cm2的范 圍內(nèi)。
提供到等離子體反應(yīng)室101中的氣體混合物含有硅烷氣體、氫氣和乙硼 烷氣體。氫氣的流速是硅烷氣體的流速的大約幾十倍。
優(yōu)選地，第二 p型半導(dǎo)體層221具有2nm或更大的厚度以向i型晶體硅
28基光電轉(zhuǎn)換層222施加足夠的內(nèi)電場。然而，為了抑制非活性層也就是第二
p型半導(dǎo)體層221的光吸收量，期望盡可能減小第二p型半導(dǎo)體層221的厚 度，從而增加到達(dá)i型晶體硅基光電轉(zhuǎn)換層222的光。因此，第二p型半導(dǎo) 體層221通常具有50nm或更小的厚度。
第二 p型半導(dǎo)體層221可以由 一層合金材料例如非晶和晶體碳化硅、非 晶硅鍺或類似物形成。第二 p型半導(dǎo)體層221可以由層疊在一起的多個不同 的薄膜形成。
電源來形成。沉積壓力在從240Pa到3600Pa的范圍內(nèi)，襯底201的基底溫 度等于或小于25(TC。提供的CWAC電源具有13.56MHz的頻率，其陰極的 每單位面積的功率密度在從0.02W/cm2到0.5W/cm2的范圍內(nèi)。
提供到等離子體反應(yīng)室101中的氣體混合物含有硅烷氣體和氫氣。優(yōu)選 地，氫氣的流速是硅烷氣體的流速的30到100倍，更優(yōu)選地前者是后者的 80倍或更小。
優(yōu)選地，i型晶體硅基光電轉(zhuǎn)換層222的厚度設(shè)定為0.5pm或更大，更 優(yōu)選地為l(im或更大以保證作為光電轉(zhuǎn)換層的足夠光吸收量。此外，優(yōu)選 地，i型晶體硅基光電轉(zhuǎn)換層222的厚度為20pm或更小，更優(yōu)選地為15(im 或更小，以保證裝置的產(chǎn)率。
前述處理可以提供i型晶體硅基光電轉(zhuǎn)換層222，該i型晶體硅基光電 轉(zhuǎn)換層222具有足夠的結(jié)晶比率并特別展現(xiàn)出由拉曼光譜在520nm-'測得的 峰強度與在480nm"處的峰強度之間的峰強度比值I52Q/I48Q在從5到10的范 圍內(nèi)。此外，作為i型晶體硅基光電轉(zhuǎn)換層222,可以使用i型晶體硅薄膜， 也可以使用含有微量的雜質(zhì)并具有足夠的光電轉(zhuǎn)換功能的弱p型(或弱n型) 的晶體硅薄膜。此外，i型晶體硅基光電轉(zhuǎn)換層222并不限于上述晶體硅薄 膜，可以由合金材料例如碳化硅或硅鍺的薄膜形成。.
作為第二 n型半導(dǎo)體層223的n型晶體硅半導(dǎo)體層通過在下列沉積條件 下向陰極102提供CW AC電源來沉積。沉積壓力期望在從240Pa到3600Pa 的范圍內(nèi)，襯底201的基底溫度期望為25(TC或更小。提供的CW AC電源 具有13.56MHz的頻率，它的陰極102的每單位面積的功率密度在從 0.02W/cm2到0.5W/cm2的范圍內(nèi)。
提供到等離子體反應(yīng)室101中的氣體混合物含有硅烷氣體、氫氣和磷化氫氣體。氫氣的流速是硅烷氣體的流速的大約幾十倍。
優(yōu)選地，第二n型半導(dǎo)體層223具有2nm或更大的厚度以向i型晶體硅 基光電轉(zhuǎn)換層222施加足夠的內(nèi)電場。然而，為了抑制非活性層也就是第二 n型半導(dǎo)體層223的光吸收量，優(yōu)選地盡可能減小第二n型半導(dǎo)體層223的 厚度。因此，第二n型半導(dǎo)體層223具有50nm或更小的厚度。
第二 n型半導(dǎo)體層223可以由合金材料例如晶體碳化硅或硅鍺制成。
根據(jù)上述條件，第一 pin結(jié)構(gòu)多層結(jié)構(gòu)214和第二 pin結(jié)構(gòu)多層結(jié)構(gòu)224 在同一等離子體反應(yīng)室101中連續(xù)地形成。
其后，第二電極203通過賊射方法或氣相沉積方法沉積氧化鋅或類似物 的導(dǎo)電膜以及鋁、銀或類似物的金屬膜來沉積。通過上述步驟，可以制造硅 基薄膜光電轉(zhuǎn)換元件。
在此實施例中，如上所述，用于i型晶體硅基光電轉(zhuǎn)換層222的形成步 驟采用CW AC電源，用于i型非晶硅基光電轉(zhuǎn)換層212的形成步驟采用脈 沖調(diào)制AC電源。
在i型晶體硅基光電轉(zhuǎn)換層222的形成步驟中，硅基膜結(jié)晶，因此，與 形成非晶硅基薄膜的情況相比，需要增大提供的功率和原料氣體的氫氣含 量，從而期望使用允許提供較高功率的CWAC電源。
由于i型晶體硅基光電轉(zhuǎn)換層222具有從0.5jim到20(im的大的厚度， 考慮到減小膜形成時間，期望提高沉積速率，還期望使用允許提供高的功率 的CW AC電源。為了維持膜質(zhì)量例如i型晶體硅基光電轉(zhuǎn)換層222的結(jié)晶 度，上述的硅基光電轉(zhuǎn)換元件的制造裝置的構(gòu)造設(shè)計成匹配其形成條件。
如果i型非晶硅基光電轉(zhuǎn)換層212的形成速率過高，則發(fā)生膜質(zhì)量的降 低例如膜的缺陷密度的增大，這是眾所周知的。因此，沉積速率的控制是重 要的。在通過上述裝置形成i型非晶硅基光電轉(zhuǎn)換層212的步驟中，當(dāng)提供 的功率減小以獲得所需的沉積速率時，難于在電極之間產(chǎn)生均勻的等離子 體，導(dǎo)致沉積的半導(dǎo)體膜的膜質(zhì)量和膜厚度在平面內(nèi)方向變得不規(guī)則的問 題。
因此，此實施例在形成i型非晶硅基光電轉(zhuǎn)換層212的步驟中釆用脈沖 調(diào)制AC電源。因而，可以實現(xiàn)降低沉積速率并產(chǎn)生均勻的等離子體。由此， 脈沖調(diào)制AC電源的使用抑制了提供功率數(shù)量的時間平均值，因此可以降低 沉積速率。此外，瞬時提供的功率和電壓可以增大從而可以產(chǎn)生均勻的等離子體。
(第五實施例)
下面將描述根據(jù)此實施例的硅基薄膜光電轉(zhuǎn)換元件的制造方法。 此實施例的硅基光電轉(zhuǎn)換元件具有與第四實施例的基本相同的結(jié)構(gòu)。然 而，第一 p型半導(dǎo)體層211 (見圖4)的形成方法不同于第四實施例的。在
第五實施例中，第一p型半導(dǎo)體層211通過向陰極102提供脈沖調(diào)制AC電
源來形成，其它的半導(dǎo)體層通過與第四實施例中的相同的形成方法來形成。
下面將描述第一p型半導(dǎo)體層211的形成方法。
作為第一 p型半導(dǎo)體層211的p型非晶碳化硅半導(dǎo)體層通過在下列沉積 條件下向陰極102提供脈沖調(diào)制AC電源來形成。沉積壓力在從200Pa到 3000Pa的范圍內(nèi),襯底201的基底溫度等于或小于250。C。提供的脈沖調(diào)制 AC電源具有13.56MHz的頻率，它的陰極的每單位面積的功率密度在從 0.01W/cn^到0.3W/crT^的范圍內(nèi)。脈沖調(diào)制的開啟時間和關(guān)閉時間可以根據(jù) 所需的沉積速率設(shè)定，通常設(shè)定在從幾微秒到幾毫秒的范圍內(nèi)。
提供到等離子體反應(yīng)室101中的氣體混合物含有硅烷氣體、氫氣、曱烷 氣體和乙硼烷氣體。優(yōu)選地，提供到等離子體反應(yīng)室101的原料氣體包括硅 烷基氣體和含有氫氣的稀釋氣體，且可以包括曱烷或三曱基乙硼烷。優(yōu)選地， 氫氣的流速是硅烷氣體的流速的幾倍到幾十倍。
第一 p型半導(dǎo)體層211期望具有2nm或更大的厚度以向i型非晶硅基光 電轉(zhuǎn)換層212施加足夠的內(nèi)電場。然而，期望盡可能減小第一p型半導(dǎo)體層 211的厚度以抑制非活性層也就是第一p型半導(dǎo)體層211的光吸收量，從而 增加到達(dá)i型非晶硅基光電轉(zhuǎn)換層212的光。因此，第一p型半導(dǎo)體層211 通常具有50nm或更小的厚度。當(dāng)需要調(diào)整或調(diào)節(jié)第一p型半導(dǎo)體層211的 膜厚度使其盡可能減小時，優(yōu)選地，膜厚度的控制是容易的。在此沉積步驟 中，電源供應(yīng)單元108 (見圖1)提供脈沖調(diào)制AC電源以降低沉積速率， 這在促進(jìn)膜厚度的控制上是有效的。
類似于第四實施例，即使當(dāng)沉積速率低時，脈沖調(diào)制AC電源的使用也 可以增大瞬時提供的功率和電壓，因此可以產(chǎn)生均勻的等離子體。 (第六實施例)
下面將參照附圖描述根據(jù)此實施例的硅基薄膜光電轉(zhuǎn)換元件的制造方法。圖5是根據(jù)實施例的硅基薄膜光電轉(zhuǎn)換元件的示意性橫截面圖。參照圖
5和4，硅基薄膜光電轉(zhuǎn)換元件206A的結(jié)構(gòu)基本與硅基薄膜光電轉(zhuǎn)換元件 206的結(jié)構(gòu)相同，除了由i型非晶硅基半導(dǎo)體制成的緩沖層301插入在第一 p 型半導(dǎo)體層211與i型非晶硅基光電轉(zhuǎn)換層212之間。
沉積壓力在從200Pa到3000Pa的范圍內(nèi)，襯底201的基底溫度等于或小于 25(TC。提供的脈沖調(diào)制AC電源具有13.56MHz的頻率，陰極的每單位面積 的功率密度在從0.01W/cn^到0.3W/cn^的范圍內(nèi)。脈沖調(diào)制的開啟時間和 關(guān)閉時間可以根據(jù)所需的沉積速率設(shè)定，通常設(shè)定在從幾微秒到幾毫秒的范 圍內(nèi)。
提供到等離子體反應(yīng)室101中的氣體混合物含有硅烷氣體、氫氣和曱烷 氣體。優(yōu)選地，提供到等離子體反應(yīng)室101的原料氣體包括硅烷基氣體和含 有氫氣的稀釋氣體，并可以包括曱烷。優(yōu)選地，氫氣的流速是硅烷氣體的流 速的幾倍到幾十倍。
緩沖層301可以減小硼雜質(zhì)從第一 p型半導(dǎo)體層211向i型非晶硅基光 電轉(zhuǎn)換層212的擴散。從而，可以抑制i型非晶硅基光電轉(zhuǎn)換層212的質(zhì)量 降低以及i型非晶硅基光電轉(zhuǎn)換層212中能帶輪廓(band profile)的變化。 因此，當(dāng)根據(jù)實施例的硅基薄膜光電轉(zhuǎn)換元件在太陽能電池中使用時，可以 抑制太陽能電池的特性的降低。
考慮到減小硼雜質(zhì)向i型非晶硅基光電轉(zhuǎn)換層212的擴散，緩沖層301 優(yōu)選地具有2nm或更大的厚度；考慮到需要抑制緩沖層301的光吸收量的情 況，優(yōu)選地為50nm或更小。
當(dāng)?shù)谝?p型半導(dǎo)體層211和緩沖層301由非晶碳化硅半導(dǎo)體膜形成時， 緩沖層301優(yōu)選地具有此能帶輪廓，即帶隙從第一p型半導(dǎo)體層211的一側(cè) 連續(xù)地或階梯地減小，這個變化持續(xù)到它與i型非晶硅基光電轉(zhuǎn)換層212的 邊界。通過連續(xù)地或階梯地減小緩沖層301的帶隙，膜界面處能帶輪廓的不 連續(xù)性(discontinuity)可以被減小以抑制電子和空穴的復(fù)合，從而可以改善 太陽能電池的特性。
此帶隙的控制通過逐漸減小曱烷氣體(其是原料氣體之一)的流速來進(jìn) 行，從而改變沉積的膜的成分。在此步驟中，沉積速率的減小促進(jìn)了對曱烷 氣體的流速的調(diào)整，從而具有所需能帶輪廓的緩沖層301可以容易地形成。此實施例的制造方法可以制造具有比第五實施例的更高的光電轉(zhuǎn)換效 率和更好的光退化特性的硅基薄膜光電轉(zhuǎn)換元件。 (第七實施例)
此實施例的等離子體處理裝置和方法以下列順序進(jìn)行將襯底201設(shè)置 在等離子體反應(yīng)室中陽極103上的步驟；在村底201上沉積雙pin結(jié)構(gòu)多層 體230的等離子體CVD步驟；將襯底201和沉積在其上的雙pin結(jié)構(gòu)多層 體230從等離子體反應(yīng)室IOI取出的步驟；以及蝕刻等離子體反應(yīng)室101中 的陰極102和陽極103上以及等離子體反應(yīng)室IOI的內(nèi)壁上的殘留膜的步驟。
等離子體CVD步驟包括采用CW AC電源沉積晶體硅基光電轉(zhuǎn)換層的第 一等離子體處理步驟。等離子體蝕刻步驟采用比第一等離子體處理步驟更高 的放電起始電壓，采用脈沖調(diào)制AC電源進(jìn)行等離子體蝕刻。等離子體蝕刻 步驟對在等離子體CVD步驟中附著到等離子體反應(yīng)室101的陰極102和陽 極103以及等離子體反應(yīng)室101的內(nèi)壁的硅基半導(dǎo)體膜進(jìn)行蝕刻。
如在此實施例中進(jìn)行的，等離子體CVD步驟只需要包括釆用CW AC 電源的至少第一等離子體處理步驟，它還可以包括采用脈沖調(diào)制AC電源的 沉積步驟。等離子體蝕刻步驟只需要以比第一等離子體處理步驟中的更高的 放電起始電壓開始，并采用脈沖調(diào)制AC電源進(jìn)行等離子體蝕刻。
此實施例將在下面詳細(xì)地描述。
此實施例的等離子體處理裝置具有與圖1中示出的裝置相同的構(gòu)造。通 過此實施例的等離子體處理裝置形成的雙pin結(jié)構(gòu)多層體具有例如與圖4中 示出的雙pin結(jié)構(gòu)多層體230相同的構(gòu)造。
參照圖4,雙pin結(jié)構(gòu)多層體230在與第三實施例相同的條件下形成在 襯底201上。
參照圖1和4，沉積雙pin結(jié)構(gòu)多層體230的等離子體CVD步驟多次地 進(jìn)行，然后進(jìn)行等離子體蝕刻步驟以蝕刻在等離子體反應(yīng)室101中陰極102 和陽極103上以及等離子體反應(yīng)室IOI的內(nèi)壁上的殘留膜。從而清洗裝置。 等離子體蝕刻步驟的條件與第二實施例中等離子體蝕刻步驟的相同。
通常，用于沉積良好的晶體硅基薄膜的條件和裝置的構(gòu)造設(shè)置在限制的 范圍內(nèi)，從而裝置的構(gòu)造設(shè)計成匹配這些條件。
在此實施例中，等離子體CVD步驟包括采用CWAC電源沉積晶體硅基 薄膜層的第一等離子體處理步驟。在此情況下，裝置的構(gòu)造例如電極間距離設(shè)定為適于此步驟。當(dāng)此裝置進(jìn)行等離子體蝕刻步驟(也就是第二等離子體 處理步驟)時，其中使用的氣體的離子化不太可能發(fā)生，從而放電起始電壓 增大。在此實施例中，等離子體蝕刻步驟通過向陰極102提供脈沖調(diào)制AC 電源而進(jìn)行，從而通過在電極之間施加高電壓，均勻的等離子體可以在電極 之間產(chǎn)生并保持，提供的功率的量可以保持為小的。此外，此方法可以減小 裝置的絕緣部分損傷的可能性，即使當(dāng)?shù)入x子體在除了電極之間的部分以外 的部分中發(fā)生時。
(第八實施例)
此實施例的等離子體處理裝置具有與圖1中示出的基本相同的構(gòu)造。
此實施例的等離子體處理方法依此重復(fù)下列步驟第二實施例中的等離 子體蝕刻步驟；將襯底201設(shè)置在等離子體反應(yīng)室中陽極103上的步驟；第 七實施例中等離子體CVD步驟(也就是沉積雙pin結(jié)構(gòu)多層體230的等離 子體CVD步驟)；以及取出襯底201的步驟。
等離子體蝕刻步驟在沉積第一 pin結(jié)構(gòu)多層體214之前進(jìn)行以蝕刻附著 到陽極102和陰極103以及等離子體反應(yīng)室101的內(nèi)壁的半導(dǎo)體膜的最外面 的和下面的層。為了沉積具有良好重復(fù)性的雙pin結(jié)構(gòu)多層體230,優(yōu)選地， 等離子體反應(yīng)室101中的環(huán)境在開始沉積時保持基本不變。為了穩(wěn)定等離子 體并防止雜質(zhì)的混合，期望具有均勻的膜表面的膜沉積在陰極102和陽極 103以及等離子體反應(yīng)室101的內(nèi)壁上。還期望，i型半導(dǎo)體層暴露在殘留膜 的最外面的表面上。
此步驟可以在同一等離子體反應(yīng)室101中重復(fù)沉積良好質(zhì)量的雙pin結(jié) 構(gòu)多層體230。
在此等離子體蝕刻步驟中，i型半導(dǎo)體層的表面通過蝕刻殘留膜而暴露， 該殘留膜在此等離子體蝕刻步驟之前沉積在陰極102和陽極103以及等離子 體反應(yīng)室101的內(nèi)壁上。因此，蝕刻厚度的控制是重要的，蝕刻速率必須降 低。
此實施例的等離子體處理裝置的陰極102與陽極103之間的距離設(shè)計為 適于沉積i型晶體硅基光電轉(zhuǎn)換層的等離子體CVD步驟。因此，在采用惰 性氣體和氟基蝕刻氣體的氣體混合物的等離子體蝕刻步驟中，當(dāng)施加的電壓 與用于產(chǎn)生等離子體的電壓相同時難以離子化蝕刻氣體，因此所施加的電壓 必須大于用于產(chǎn)生等離子體的電壓。類似于第二實施例，等離子體蝕刻步驟采用脈沖調(diào)制AC電源用于產(chǎn)生 等離子體。因而，即使為了在電極之間產(chǎn)生并維持均勻的等離子體而施加高 電壓時，也可以減小提供的功率的量從而可以減小蝕刻速率。此外，提供的
功率的量可以通過調(diào)整脈沖的占空比(duty ratio)來調(diào)整，從而蝕刻厚度可 以容易地控制。
(第九實施例)
現(xiàn)在將參照附圖描述根據(jù)此實施例的等離子體處理裝置。圖6是根據(jù)此 實施例的等離子體處理裝置的示意圖。參照圖6,等離子體處理裝置具有布 置在等離子體反應(yīng)室101中的多個成對的陽極103和陰極102。多個成對的 陽極103和陰極102經(jīng)由一個阻抗匹配電路105連接到電源供應(yīng)單元108。
在此結(jié)構(gòu)中，難以在多個成對的陽極103與陰極102中同時產(chǎn)生輝光放 電等離子體。更具體地，當(dāng)輝光放電等離子體在一個或一些電極對中產(chǎn)生時， 這些電極對的每個的電極之間的阻抗變小。從而，提供在其它電極對之間的 功率減小，導(dǎo)致等離子體不在這些電極之間產(chǎn)生的問題。
此問題在施加到陰極102的功率和電壓小的步驟中變得顯著，從而高的 電壓必須施加在每個電極對中。施加在每個電極對中的高電壓增大了輝光放 電等離子體在所有電極對的電極之間同時發(fā)生的可能性，從而可以產(chǎn)生均勻
的等離子體。
然而，施加在每個電極對中的高電壓增大了等離子體處理速率。因此， 在等離子體處理速率必須降低的步驟中上述情況成為問題。
在此實施例，電源供應(yīng)單元108可以向陰極102提供脈沖調(diào)制AC電源。 從而，即使當(dāng)高電壓施加在每個電極對中，均勻的等離子體可以在電極之間 產(chǎn)生并維持而不增大等離子體處理速率。
當(dāng)此實施例的等離子體處理裝置進(jìn)行第四實施例到第六實施例的制造 方法時，脈沖調(diào)制AC電源在形成第一p型半導(dǎo)體層211、 i型非晶硅基光電 轉(zhuǎn)換層212和緩沖層301的步驟中使用。從而，可以抑制沉積速率。此外， 高電壓可以施加在每個電極對中從而可以產(chǎn)生均勻的等離子體。通過產(chǎn)生均 勻的等離子體，可以改善在襯底201的表面方向上的硅基半導(dǎo)體層的膜質(zhì)量 和膜厚度的均勻性。
當(dāng)具有此實施例的構(gòu)造的等離子體處理裝置采用高放電起始電壓進(jìn)行 等離子體蝕刻步驟時，在所有的電極對中同時地產(chǎn)生并維持輝光放電等離子
35體是更困難的，需要更高的施加電壓。脈沖調(diào)制AC電源可以同樣地在此情 況下有效地使用。
(第十實施例)
現(xiàn)在將參照附圖描述根據(jù)此實施例的等離子體處理裝置。圖7示意地示
出了根據(jù)此實施例的等離子體處理裝置。參照圖7，等離子體處理裝置在等 離子體反應(yīng)室101中具有多個成對的陽極103和陰極102。多個阻抗匹配電 路105分別對應(yīng)于多個成對的陽極103和陰極102布置。每對陽極103和陰 極102經(jīng)由相應(yīng)的阻抗匹配電路105連接到電源供應(yīng)單元108。
在此結(jié)構(gòu)中，各個成對的陽極103和陰極102相對于電源供應(yīng)單元108 的阻抗匹配可以單獨地進(jìn)行。從而，即使當(dāng)陽極103和陰極102具有大的面 積，均勻的等離子體可以在每對電極之間產(chǎn)生并維持。
實際示例
下面將描述本發(fā)明的硅基薄膜光電轉(zhuǎn)換元件的實際示例。
在此實際示例中，多層硅基薄膜光電轉(zhuǎn)換元件通過在圖1中示出的等離 子體處理裝置的同一等離子體反應(yīng)室101中連續(xù)地形成圖4中示出的雙pin 結(jié)構(gòu)多層體230來制造。裝置的構(gòu)造設(shè)計成匹配用于形成晶體硅基半導(dǎo)體層 的條件。更具體地，關(guān)于形成晶體硅基半導(dǎo)體層的條件，在膜沉積期間等離 子體反應(yīng)室101中的壓力p和陰極102與陽極103之間的距離d的pd乘積 調(diào)整為允許在陰極102與陽極103之間容易地產(chǎn)生等離子體。
此實際示例的多層硅基薄膜光電轉(zhuǎn)換元件采用厚度為4mm的玻璃襯底 作為村底201。在襯底201上，連續(xù)地層疊有作為第一電極202的厚度為 lpm的氧化錫膜；作為第一p型半導(dǎo)體層211的厚度為10nm的非晶碳化硅 層；作為i型非晶硅基光電轉(zhuǎn)換層212的厚度為0.5pm的非晶硅層；作為第 一 n型半導(dǎo)體層213的厚度為30nm的微晶硅層；作為第二 p型半導(dǎo)體層221 的厚度為30nm的微晶硅層；作為i型晶體硅基光電轉(zhuǎn)換層222的厚度為3jim 的微晶硅層；作為第二 n型半導(dǎo)體層223的厚度為30nm的微晶硅層；以及 作為第二電極203的厚度為0.05pm的氧化鋅膜與O.lpm的Ag膜的組合。
作為電源輸出單元108的輸出，頻率為13.56MHz的脈沖調(diào)制AC電源 用于沉積第一 p型半導(dǎo)體層211 (非晶硅層)和i型非晶硅基光電轉(zhuǎn)換層212 (非晶硅層)。脈沖調(diào)制的開啟時間是100微秒，關(guān)閉時間是400微秒，占 空比是20%。提供到陰極102的功率密度的時間平均值為0.04W/cm2。
36此外，頻率為13.56MHz的CW AC電源用作電源供應(yīng)單元108的輸出 以沉積第一n型半導(dǎo)體層213 (微晶硅層)、第二p型半導(dǎo)體層221 (微晶硅 層)、i型晶體硅基光電轉(zhuǎn)換層222 (微晶硅層)以及第二 n型半導(dǎo)體層223 (微晶硅層)。提供到陰極102的功率密度為0.2W/cm2。
通過上述形成方法，晶體硅基半導(dǎo)體層和非晶硅基半導(dǎo)體層通過等離子 體CVD方法在同一等離子體反應(yīng)室101中形成。此外，沉積速率可以容易 地控制，均勻的等離子體可以在形成非晶硅基半導(dǎo)體層的步驟中產(chǎn)生。具有 良好特性的硅基薄膜光電轉(zhuǎn)換元件可以通過上述形成方法制造。
盡管已經(jīng)詳細(xì)地描述并示出了本發(fā)明，可以清楚地理解，本發(fā)明只是通 過說明和示例的方式并不是通過限制的方式，本發(fā)明的范圍由權(quán)利要求的條 款說明。
權(quán)利要求
1. 一種等離子體處理裝置，包括等離子體反應(yīng)室；第一陰極-陽極對，布置在所述等離子體反應(yīng)室內(nèi)部，并包括第一陰極；以及第一電源供應(yīng)單元，在連續(xù)波形交流電源和脈沖調(diào)制交流電源之間切換第一輸出電源，并向所述第一陰極提供所述第一輸出電源。
2. 如權(quán)利要求1所述的等離子體處理裝置，還包括氣體壓力改變單元，能夠改變所述等離子體反應(yīng)室中的氣體壓力。
3. 如權(quán)利要求1所述的等離子體處理裝置，其中 所述第一電源供應(yīng)單元包括電源輸出單元，提供所述連續(xù)波形交流電源，以及調(diào)制單元，在所述脈沖調(diào)制交流電源將被提供作為所述第一輸出電源時 對由所述電源輸出單元提供的所述連續(xù)波形交流電源進(jìn)行脈沖調(diào)制，并在所 述連續(xù)波形交流電源將被提供作為所述第 一 輸出電源時停止所述脈沖調(diào)制 以使所述連續(xù)波形交流電源通過。
4. 如權(quán)利要求1所述的等離子體處理裝置，其中 所述第一電源供應(yīng)單元包括連續(xù)波形電源輸出單元，提供所述連續(xù)波形交流電源， 脈沖電源輸出單元，提供所述脈沖調(diào)制交流電源，以及 切換單元，將所述第一輸出電壓在所述連續(xù)波形電源輸出單元的輸出與 所述脈沖電源輸出單元的輸出之間切換。
5. 如權(quán)利要求1所述的等離子體處理裝置，還包括第二陰極-陽極對，布置在所述等離子體反應(yīng)室中并包括第二陰極。
6. 如權(quán)利要求5所述的等離子體處理裝置，還包括阻抗匹配電路，在所述第一陰極-陽極對與所述第一電源供應(yīng)單元之間 進(jìn)行阻抗匹配，以及在所述第二陰極-陽極對與所述第 一 電源供應(yīng)單元之間 進(jìn)4亍阻抗匹配。
7. 如權(quán)利要求5所述的等離子體處理裝置，還包括第一阻抗匹配電路，在所述第一陰極-陽極對與所述第一電源供應(yīng)單元之間進(jìn)4亍阻抗匹配；第二電源供應(yīng)單元，將第二輸出電源在所述連續(xù)波形交流電源與所述脈沖調(diào)制交流電源之間切換，并向所述第二陰極提供所述第二輸出電源；以及 第二阻抗匹配電路，在所述第二陰極-陽極對與所述第二電源供應(yīng)單元之間進(jìn)4亍阻抗匹配。
8. 如權(quán)利要求1所述的等離子體處理裝置，其中所述等離子體處理裝置是制造硅基薄膜光電轉(zhuǎn)換元件的裝置，該硅基薄 膜光電轉(zhuǎn)換元件至少包括i型非晶硅基光電轉(zhuǎn)換層和i型晶體硅基光電轉(zhuǎn)換 層，以及所述調(diào)制單元在形成所述i型非晶硅基光電轉(zhuǎn)換層時輸出所述脈沖調(diào)制 交流電源，并在形成所述i型晶體硅基光電轉(zhuǎn)換層時輸出所述連續(xù)波形交流 電源。
9. 一種等離子體處理方法，在公共的等離子體反應(yīng)室中進(jìn)行至少兩種等離子體處理，該等離子體處理方法包括步驟通過采用連續(xù)波形交流電源作為用于所述等離子體處理的電源進(jìn)行第 一等離子體處理；通過采用脈沖調(diào)制交流電源作為用于所述等離子體處理的電源進(jìn)行第二等離子體處理；以及將用于所述等離子體處理的所述電源在所述連續(xù)波形交流電源與所述 脈沖調(diào)制交流電源之間切換。
10. 如權(quán)利要求9所述的等離子體處理方法，其中所述第二等離子體處理中的放電起始電壓設(shè)置得比所述第一等離子體處理中的》丈電起始電壓高。
11. 如權(quán)利要求9所述的等離子體處理方法，其中陰極-陽極對布置在所述等離子體反應(yīng)室中，以及 在所述第一等離子體處理和所述第二等離子體處理中，所述陰極-陽極 對中的電極間距離是相同的。
12. 如權(quán)利要求9所述的等離子體處理方法，其中 所述第一等離子體處理中的所述等離子體反應(yīng)室中的氣體壓力不同于所述第二等離子體處理中的所述等離子體反應(yīng)室中的氣體壓力。
13. 如權(quán)利要求9所述的等離子體處理方法，其中當(dāng)電壓的大小恒定時，提供到所述等離子體反應(yīng)室中并在所述第 一等離 子體處理中分解的氣體比提供到所述等離子體反應(yīng)室中并在所述第二等離 子體處理中分解的氣體更容易離子化。
14. 如權(quán)利要求9所述的等離子體處理方法，其中所述第 一等離子體處理是通過等離子體化學(xué)氣相沉積方法進(jìn)行的膜沉 積處理，以及所述第二等離子體處理是等離子體蝕刻處理。
15. 如權(quán)利要求14所述的等離子體處理方法，其中所述等離子體蝕刻處理蝕刻由于所述沉積處理而附著到所述等離子體 反應(yīng)室的內(nèi)壁的膜。
16. 如權(quán)利要求15所述的等離子體處理方法，其中 所述等離子體處理方法是形成包括多個半導(dǎo)體層的光電轉(zhuǎn)換元件的方法，以及所述沉積處理是形成所述多個半導(dǎo)體層中的至少一個的處理。
17. 如權(quán)利要求9所述的等離子體處理方法，其中所述第 一等離子體處理和所述第二等離子體處理是通過等離子體化學(xué) 氣相沉積方法形成半導(dǎo)體膜的步驟。
18. 如權(quán)利要求9所述的等離子體處理方法，其中 所述等離子體處理方法是形成光電轉(zhuǎn)換元件的方法，該光電轉(zhuǎn)換元件包括晶體硅基光電轉(zhuǎn)換層和非晶硅基光電轉(zhuǎn)換層，所述第一等離子體處理是通過等離子體化學(xué)氣相沉積方法形成所述晶 體硅基光電轉(zhuǎn)換層的處理，以及所述第二等離子體處理是通過所述等離子體化學(xué)氣相沉積方法形成所 述非晶硅基光電轉(zhuǎn)換層的處理。
19. 如權(quán)利要求18所述的等離子體處理方法，還包括在所述晶體硅基光電轉(zhuǎn)換層和所述非晶硅基光電轉(zhuǎn)換層形成之后，通過 使用脈沖調(diào)制交流電源蝕刻附著到所述等離子體反應(yīng)室的內(nèi)壁的膜的步驟。
20. 如權(quán)利要求18所述的等離子體處理方法，其中所述晶體硅基光電轉(zhuǎn)換層是i型晶體硅基光電轉(zhuǎn)換層，以及 所述非晶硅基光電轉(zhuǎn)換層是i型非晶硅基光電轉(zhuǎn)換層。
21. 如權(quán)利要求20所述的等離子體處理方法，其中陰極-陽極對布置在所述等離子體反應(yīng)室中，以及所述陰極-陽極對中的電極間距離在所述第一等離子體處理和所述第二 等離子體處理中是相同的。
22. 如權(quán)利要求20所述的等離子體處理方法，其中 所述光電轉(zhuǎn)換元件還包括p型半導(dǎo)體層，由非晶硅基半導(dǎo)體形成，布置在所述i型非晶硅基光電 轉(zhuǎn)換層的光入射側(cè)；和緩沖層，由非晶硅基半導(dǎo)體形成，布置在所述i型非晶硅基光電轉(zhuǎn)換層 與所述p型半導(dǎo)體層之間；以及所述等離子體處理方法還包括形成所述p型半導(dǎo)體層的步驟；以及通過使用脈沖調(diào)制交流電源形成所述緩沖層的步驟。
23. —種光電轉(zhuǎn)換元件，通過在公共的等離子體反應(yīng)室中進(jìn)行至少兩種 等離子體處理的等離子體處理方法制造，該光電轉(zhuǎn)換元件包括晶體硅基光電轉(zhuǎn)換層，通過采用連續(xù)波形交流電源的等離子體化學(xué)氣相 沉積處理形成，以及非晶硅基光電轉(zhuǎn)換層，通過采用脈沖調(diào)制交流電源的等離子體化學(xué)氣相 沉積處理形成。
全文摘要
在相同的等離子體反應(yīng)腔室(101)中進(jìn)行至少兩個等離子體處理步驟的情況下，按照每個步驟中等離子體處理所需的電源選擇CW交流電源或脈沖調(diào)制交流電源。因此，即使在等離子體處理條件由于裝置構(gòu)造而受到限制的步驟中，也可以進(jìn)行更多種的等離子體處理。而且，通過使用脈沖調(diào)制的交流電源，均勻的等離子體可以在電極之間產(chǎn)生，并且提供在電極之間的功率可以減小。由于可以減小等離子體處理速率，所以處理的質(zhì)量控制變得容易。
文檔編號H05H1/46GK101480111SQ20078002369
公開日2009年7月8日 申請日期2007年6月13日 優(yōu)先權(quán)日2006年6月23日
發(fā)明者三宮仁, 中野孝紀(jì) 申請人:夏普株式會社