專利名稱：一種減輕pcb板的賈凡尼式腐蝕程度的處理方法
技術領域：
本發(fā)明涉及PCB (Printed Circuit Board,印刷電路板)的設計制造 技術領域，尤其涉及選擇性沉金板的賈凡尼式腐獨效應的處理技術。背景纟支術目前手機PCB板普遍采用兩種表面處理方式，即沉鎳金(ENIG) 和有機涂覆工藝(Organic Solderability Preservative ， OSP ), —般手機 PCB板都會采用ENIG + OSP的方式。 一般的不含BGA( Ball Grid Array, 球柵陣列結構的PCB)及CSP (Chip Scale Package,芯片級封裝)器件 的手機板表面處理采用ENIG工藝，如手機按鍵板；而含有BGA及CSP 等細間距復雜器件的手機PCB板采用選擇性沉金(ENIG + OSP)。ENIG為化學(無電)鎳金，而OSP則為一種有機涂覆工藝。對于 選擇性沉金(ENIG + OSP)板，在其同一網絡中的既有沉金盤又有OSP 盤位置，由于銅和金相連，存在金與銅的電勢差，會形成腐蝕電池。金、 銅分別為腐蝕電池的陰、陽極(銅易失電子而成為陽極，金易得電子而 成為陰極)，腐蝕電池的形成使蝕銅速率成倍提升，這就是常說的 Galvanic Corrosion,即賈凡尼式腐蝕現(xiàn)象。同一網絡中沉金盤與OSP盤的面積比例越大則賈凡尼式腐蝕效應 越明顯，業(yè)內一般的PCB加工中，如果同一網絡沉金盤與OSP盤的面 積比例>200:1時，就會容易出現(xiàn)OSP盤受過量蝕刻攻擊變小甚至脫落 的現(xiàn)象。OSP盤變小就無法達到焊接所要求的可焊面積，相應會帶來一 系列的不良影響；若OSP盤脫落，則會引起開路。如圖1所示，對于鍵盤在主板上的手機PCB板，鍵盤是ENIG工藝，而鍵盤網絡一般會連接到主芯片上，主芯片pad又采用OSP工藝。鍵盤 一般采用行列掃描的方式實現(xiàn)，所以 一個網絡可能會連接好幾個鍵盤， 這樣EMG的面積將會很大，這個網絡就存在比較嚴重的賈凡尼腐蝕效 應的風險。目前PCB板廠對于這種EMG面積和OSP面積比值大于200 的PCB板，在生產上只能通過控制藥水PH值、增加補償?shù)确椒p少賈 凡尼效應對焊盤的影響，但焊盤變小甚至脫落的情況依然存在，這時如 果沒有檢查出來問題，等OSP處理之后不能再做電測試(OSP膜不導 電)，因此在PCB加工廠內由于賈凡尼式腐蝕效應引起的開路就會流 到客戶那里，這個問題比較難檢查，等到焊接完成后發(fā)現(xiàn)問題會造成比 較大的損失。發(fā)明內容本發(fā)明所要解決的技術問題是提供一種減輕PCB板的賈凡尼式腐 蝕程度的處理方法。本發(fā)明的目的是通過以下技術方案實現(xiàn)的一種減輕PCB板的賈凡尼式腐蝕程度的處理方法，包括在PCB 板原理圖設計完成后，分析查找會發(fā)生賈凡尼腐蝕效應的網絡，然后在 該網絡中增加OSP盤的面積。其中，所述OSP盤面積的增加方法為在PCB板原理圖中增加采 用OSP處理的器件并在PCB布局時將所述器件放置OSP層，使得所述 網絡中ENIG盤和OSP盤的面積比例小于200。其中，所述OSP盤面積的增加方法為在PCB板繪制時，在所述 網絡中添加一塊銅片，并對所述銅片進行OSP處理，使得該網絡中ENIG 盤和OSP盤的面積比例小于200。其中，所述器件為采用OSP處理的電阻、濾波電容或者獨立的焊盤。本發(fā)明具有以下有益效果由于同一網絡中ENIG盤與OSP盤的面積比例大于200時PCB板 就會容易出現(xiàn)賈凡尼式腐蝕現(xiàn)象，因而本發(fā)明采用在容易出現(xiàn)賈凡尼式 腐蝕現(xiàn)象的網絡中添加經OSP處理的器件或銅片的方法來增大OSP盤 的面積，有效地減輕了賈凡尼式腐蝕程度，提高了 PCB的成品率，且 操作簡單，不影響所生產的PCB的其他部分。


圖1是典型的手機鍵盤網絡連接示意圖；圖2是本發(fā)明的方法流程圖；圖3是實施例中所使用的電阻結構示意圖。
具體實施方式
請參閱圖2，本發(fā)明的核心思想為在PCB板原理圖設計完成后， 分析查找會發(fā)生賈凡尼腐燭效應的網絡，然后在原理圖上增加已采用 OSP處理的器件并在布局時將其放在OSP層，或者在PCB板繪制時在 這些網絡中分別添加一塊已采用OSP處理的銅片，使得這些網絡中 EMG盤和OSP盤的面積比例小于200。下面結合附圖及具體實施例對本發(fā)明作進一步描述以圖1為例，該圖所示為一個典型的鍵盤網絡連接圖，鍵盤采用 EMG工藝，連接到主芯片，主芯片采用OSP工藝。此鍵盤網絡共連接了 5個鍵盤外環(huán)pad,按照附圖中的數(shù)據(jù)可知一個4定盤pad的面積為3.14x (2.45x2.45-1.55x1.55 ) =11.304平方毫米；則總共ENIG的面積為11.304x5=56.52平方毫米； 主芯片pad的面積為3.14x0.15x0.15=0.07065平方毫米； 則總共OSP的面積為0.07065平方毫米； 那么，ENIG/OSP=56.52/0.07065=800,這個面積比例值遠遠大于200，則在PCB板的加工過程中會發(fā)生比 較嚴重的賈凡尼腐蝕效應，相應的主芯片pad會受過量蝕刻攻擊變小甚 至脫落，主芯片焊盤變小就無法達到焊接所要求的可焊面積，會帶來焊 接不良的問題；并且，若主芯片焊盤脫落，會引起開路，進行OSP處理 之后不能再做電測試，因此這種存在問題的PCB就會流到客戶那里， 等到焊接完成后會造成比較大的損失。為加大這個網絡上OSP的面積，確保ENIG和OSP的比值d 、于200 ， 一種方法為在原理圖中增加采用OSP的器件，譬如一個對此鍵盤線的 上拉電阻、濾波電容或者一個單獨的焊盤，上拉電阻或濾波電容可以增 加鍵盤網絡的抗干擾能力，同時也不會增加很大的費用，并將此電阻、 電容或者焊盤放在OSP層處理，以圖3所示的電阻為例， 則對應pad的面積為0.6x0.5=0.3平方毫米， 這樣，OSP的總面積變?yōu)?.07065+0.3=0.37065平方毫米，那么，ENIG/OSP=56.52/0.37065=152,小于200,因此可以避免嚴 重的賈凡尼腐蝕效應，從而保護主芯片pad不被過分腐蝕，提高PCB 的成品率。另外一種方法不需要在原理圖中增加器件，而是在PCB繪制過程 中在此網絡連接一塊銅皮，并將此銅皮采用OSP工藝處理，也可以達到 增加OSP面積的效果。無論采用何種方式，只要加大了這個網絡上OSP 的面積，確保這個網絡上EMG和OSP的面積比小于200 ，就可以大大減輕賈凡尼腐蝕發(fā)生的程度，就可以提高PCB的成品率。以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡 在本發(fā)明的精神和原則之內所作的任何修改、等同替換和改進等，均應 包含在本發(fā)明的保護范圍之內。
權利要求
1. 一種減輕PCB板的賈凡尼式腐蝕程度的處理方法，其特征在于，包括在PCB板原理圖設計完成后，分析查找會發(fā)生賈凡尼腐蝕效應的網絡，然后在該網絡中增加有機涂覆工藝OSP盤的面積。
2、 如權利要求1所述減輕PCB板的賈凡尼式腐蝕程度的處理方 法，其特征在于，所述OSP盤面積的增加方法為在PCB板原理圖 中增加采用OSP處理的器件并在PCB布局時將所述器件放置OSP 層，使得所述網絡中沉鎳金ENIG盤和OSP盤的面積比例小于200。
3、 如權利要求1或2所述減輕PCB板的賈凡尼式腐蝕程度的處 理方法，其特征在于，所述OSP盤面積的增加方法為在PCB拓J會 制時，在所述網絡中添加一塊銅片，并對所述銅片進行OSP處理， 寸吏得該網絡中ENIG盤和OSP盤的面積比例小于200。
4、 如權利要求2所述減輕PCB板的賈凡尼式腐蝕程度的處理方 法，其特征在于，所述器件為采用OSP處理的電阻、濾波電容或 者獨立的焊盤。
全文摘要
本發(fā)明公開了一種減輕PCB板的賈凡尼式腐蝕程度的處理方法，包括在PCB板原理圖設計完成后，分析查找會發(fā)生賈凡尼腐蝕效應的網絡，然后在該網絡中增加有機涂覆工藝OSP盤的面積。由于同一網絡中ENIG盤與OSP盤的面積比例大于200時PCB板就會容易出現(xiàn)賈凡尼式腐蝕現(xiàn)象，因而本發(fā)明采用在容易出現(xiàn)賈凡尼式腐蝕現(xiàn)象的網絡中添加經OSP處理的器件或銅片的方法來增大OSP盤的面積，有效地減輕了賈凡尼式腐蝕程度，提高了PCB的成品率，且操作簡單，不影響所生產的PCB的其他部分。
文檔編號H05K3/00GK101267712SQ20081006679
公開日2008年9月17日 申請日期2008年4月25日 優(yōu)先權日2008年4月25日
發(fā)明者路 許, 科 韓 申請人:中興通訊股份有限公司