專利名稱：一種發(fā)光二極管恒流驅動電路的制作方法
技術領域：
本發(fā)明涉及發(fā)光二極管恒流驅動，更具體地說，涉及一種帶白平衡調節(jié)功 能的發(fā)光二極管恒流驅動電路。
背景技術：
LED就是light emitting diode,發(fā)光二極管的英文縮寫，簡稱LED。而 發(fā)光二極管顯示屏(LED panel)是一種通過控制半導體發(fā)光二極管的顯示方 式，用來顯示文字、圖形、困像、動畫、行情、視頻、錄像信號等各種信息的 顯示屏幕。如今生活在繁華的都市里，隨處可見炫目的發(fā)光二才及管廣告屏，顯 示的畫面也做得越來越好，而這就對組成畫面的每個像素點一致性的要求隨之 提高。當發(fā)光二極管恒流驅動電路的輸出被施以足夠的電壓，恒流驅動電路的輸 出特性被設計成為穩(wěn)定不變的。也就是說，輸出的電流不會隨著發(fā)光二極管電 氣特性的變異、供應電壓或是環(huán)境溫度而改變。由于預定的電流是經(jīng)由內建的 回授控制電路所特別設定，且于相當大范圍電流內，電流的精確度是可以保證 的。因此，恒流驅動電路能把預定的電流傳送至發(fā)光二極管，使發(fā)光二極管達 到預期的亮度。發(fā)光二極管恒流驅動電路的輸出一致性與恒定性一樣重要。發(fā) 光二極管恒流驅動電路可驅動一排發(fā)光二極管，而恒流驅動電3各間的不一致性 會降低顯示影像的質量。對于8信道和16信道的恒流驅動電路而言，輸出通 道之間的一致性是需要被考慮的。而對于量產(chǎn)而言，半導體工程的穩(wěn)定性，也 在挑戰(zhàn)如何設計芯片之間的輸出一致性。當前市場上的發(fā)光二極管恒流驅動電 路通常包括以下幾類，即具發(fā)光二極管錯誤檢測功能的發(fā)光二極管恒流驅動電 路、具電流增益功能的發(fā)光二極管恒流驅動電路、具P麗功能的發(fā)光二極管恒 流驅動電路、具信號傳輸技術的發(fā)光二極管恒流驅動電路。我們所說的白平衡，就是指白色的平衡，即R、 G、 B三種顏色的亮度3: 6: l比例的平衡；R、 G、 B三種顏色的亮度比例及白色坐標的調節(jié)，稱為白平 衡調節(jié)。當前市場上存在的帶白平衡調節(jié)功能的發(fā)光二極管恒流驅動電路通常 是采用28引腳的形式，其內部采用的是16位移位寄存器、16位鎖存器及16 位恒流輸出級，而24腳的發(fā)光二極管恒流驅動電路一般不具有白平衡調節(jié)功 能。因此，如何設計一種在不增加引腳數(shù)量的情況下具有白平衡調節(jié)功能的發(fā) 光二極管恒流驅動電路即成為了本發(fā)明重點。發(fā)明內容本發(fā)明要解決的技術問題是提供一種帶白平衡調節(jié)功能的發(fā)光二極管恒 流驅動電路，針對現(xiàn)有技術上帶白平衡調節(jié)功能的需要28引腳的缺陷，其在 原有的16路發(fā)光二極管恒流驅動電路的結構^5出上進行改進，在不添加其它 輸入端口的前提下將28引腳改24引腳，利用數(shù)據(jù)鎖存控制端LAT及時鐘信號 輸入端DCK完成了白平衡調節(jié)數(shù)據(jù)的寫入，同時完成了串行數(shù)據(jù)輸入端DAI 及串行數(shù)據(jù)輸出端DAO在不同模式下的引腳復用功能。本發(fā)明解決其技術問題所采用的技術方案是構造一種發(fā)光二極管恒流驅 動電路，包括第一移位寄存器、鎖存器和恒流輸出級，其還包括與所述恒流輸 出級連接的第二移位寄存器、用于控制數(shù)據(jù)的流向及控制第一移位寄存器和第 二移位寄存器復用功能的讀寫控制器以及通過所述讀寫控制器將數(shù)據(jù)固化在 其中的只讀存儲器。在本發(fā)明所述的發(fā)光二極管恒流驅動電路中，所述第一移位寄存器為16 位移位寄存器，所述第二移位寄存器為80位移位寄存器，所述鎖存器為16 位鎖存器，所述恒流輸出級為16位恒流輸出級。在本發(fā)明所述的發(fā)光二^l管恒流驅動電if各中，采用PDIP24、 S0P24或 SS0P24的封裝形式，包括以下24個引腳串行數(shù)據(jù)輸入端DAI、串行數(shù)據(jù)輸 出端DAO、數(shù)據(jù)鎖存控制端LAT、輸出使能控制端EN、時鐘信號輸入端DCK、 外接電阻輸入端REXT、芯片電源VDD、控制邏輯及驅動電流接地端GND、恒流 源輸出端OUT0-0UT15。在本發(fā)明所述的發(fā)光二極管恒流驅動電路中，所述串行數(shù)據(jù)輸入端DAI 和串行數(shù)據(jù)輸出端DA0為第一移位寄存器和第二移位寄存器共用的數(shù)據(jù)輸入 輸出端。在本發(fā)明所述的發(fā)光二極管恒流驅動電路中，還包括受所述讀寫控制器控 制的第一切換開關Sl和第二切換開關S2,用于切換第一移位寄存器和第二移 位寄存器的復用功能。在本發(fā)明所述的發(fā)光二極管恒流驅動電路中，所述讀寫控制器包括與數(shù)據(jù) 鎖存控制端LAT相連的位計數(shù)器LAT-Count,所述位計數(shù)器LAT-Count的輸出 分別是第二移位寄存器移位輸出控制、只讀存儲器寫入控制及開關Sl、 S2切 換控制的信號。在本發(fā)明所述的發(fā)光二極管恒流驅動電路中，所述時鐘信號輸入端DCK、 數(shù)據(jù)鎖存控制端LAT和位計數(shù)器LAT-Count的輸出相與而產(chǎn)生第二移位寄存器 的時鐘信號。在本發(fā)明所述的發(fā)光二極管恒流驅動電路中，所述恒流輸出級還包括用于 電流微調的晶體管MP3、 MP4、 MP5、 MP6及MP7以及用于電流調節(jié)支路并由從 第二移位寄存器中讀出的開關信號SN-l-SN-5控制的晶體管MPS1、MPS2、MPS3、 MPS4及MPS5。在本發(fā)明所述的發(fā)光二極管恒流驅動電路中，所述時鐘信號輸入端DCK 保持高電平，位計數(shù)器LAT-Count輸出溢出，再將數(shù)據(jù)鎖存控制端LAT作為時 鐘信號將輸入數(shù)據(jù)從串行數(shù)據(jù)輸入端DAI移入第二移位寄存器。在本發(fā)明所述的發(fā)光二極管恒流驅動電路中，所述第二移位寄存器在所述 讀寫控制器的控制下，將白平衡調節(jié)數(shù)據(jù)傳輸?shù)剿龊懔鬏敵黾?，所述恒流?出級會將診錯信息數(shù)據(jù)傳輸?shù)剿龅谝灰莆患拇嫫?。實施本發(fā)明的發(fā)光二極管恒流驅動電路，具有以下有益效果將現(xiàn)有的 28引腳改為24引腳，在原有的16路發(fā)光二極管恒流驅動電路的結構勤出上 進行改進，在不添加其它輸入端口的前提下實現(xiàn)恒流輸出口的電流程控孩炎調并 可最終固化，利用數(shù)據(jù)鎖存控制端LAT及時鐘信號輸入端DCK完成了白平衡調 節(jié)數(shù)據(jù)的寫入，同時完成了串行數(shù)據(jù)輸入端DAI及串行數(shù)據(jù)輸出端DA0在不同模式下的引腳復用功能，如此其每個輸出端口的輸出電流可以寫內部寫ROM 的方式在基準電流的基礎上孩t調20%,具有64階的調節(jié)精度，而且其引腳與 市場上大量流通的芯片完全兼容。


下面將結合附圖及實施例對本發(fā)明作進一步說明，附圖中 圖l是本發(fā)明發(fā)光二極管恒流驅動電路的引腳的示意圖； 圖2是本發(fā)明發(fā)光二極管恒流驅動電路的芯片內部的結構示意圖； 圖3是本發(fā)明發(fā)光二極管恒流驅動電路的讀寫控制器的原理圖； 圖4是本發(fā)明發(fā)光二極管恒流驅動電路的引腳的邏輯時序圖； 圖5是本發(fā)明發(fā)光二極管恒流驅動電路的增加了白平衡調節(jié)結構的恒流 輸出級的電路原理圖；圖6是本發(fā)明發(fā)光二極管恒流驅動電路的實際應用的系統(tǒng)框圖。
具體實施方式
本發(fā)明針對現(xiàn)有的發(fā)光二極管恒流驅動電路采用28引腳及16位移位寄存 器的形式，設計了一種在不增加引腳數(shù)量的情況下具有白平衡調節(jié)功能的發(fā)光 二極管恒流驅動電路。本發(fā)明將現(xiàn)有的28引腳改為24引腳，在原有的16路 發(fā)光二極管恒流驅動電路的結構^5出上進行改進，在不添加其它輸入端口的前 提下，利用數(shù)據(jù)鎖存控制端LAT及時鐘信號輸入端DCK完成了白平衡調節(jié)及其 它數(shù)據(jù)的寫入，同時完成了串行數(shù)據(jù)輸入端DAI及串行數(shù)據(jù)輸出端DA0在不同模式下的引腳復用功能。如圖1所示，本發(fā)明的發(fā)光二極管恒流驅動電路釆用PDIP24、 S0P24或 SS0P24的封裝形式，包括以下24個引腳串行數(shù)據(jù)輸入端DAI、串行數(shù)據(jù)輸 出端DA0、數(shù)據(jù)鎖存控制端LAT、輸出使能控制端EN、時鐘信號輸入端DCK、 外接電阻輸入端REXT、芯片電源VDD、控制邏輯及驅動電流接地端GND、恒流 源輸出端OUT0-OUT15。其中，REXT是連接外置電阻的輸入端，此外置電阻可 以設定所有輸出通道的輸出電流。EN是輸出使能控制端，當EN是低電平時，就會啟動恒流源輸出端OUT0-OUT15，當EN是高電平時，OUT0-OUT15則會被關 閉。LAT是數(shù)據(jù)鎖存控制端，當LAT是高電平時，輸入數(shù)據(jù)會^皮傳送到鎖存器 2，當LAT是低電平時，數(shù)據(jù)就會被鎖存。DCK是時鐘信號的輸入端，在高電 平時將對數(shù)據(jù)進行移位。DAI和DAO分別是數(shù)據(jù)的輸入、輸出端，DAI端可以 接另一芯片的DAO端。如圖2所示，本發(fā)明的發(fā)光二極管恒流驅動電路包括相互連接的第一移位 寄存器3、鎖存器2、恒流輸出級l，其還包括相互連接的第二移位寄存器4、 讀寫控制器5、只讀存儲器(R0M)6。所示的第一移位寄存器3為16位移位寄 存器，第二移位寄存器4為80位移位寄存器，鎖存器2為16位鎖存器，恒流 輸出級1為16位恒流輸出級。第二移位寄存器4作為隨機存儲器(RAM)，還與 恒流輸出級1連接，用于存儲恒流輸出級1的控制數(shù)據(jù)。讀寫控制器5用于控 制輸入數(shù)據(jù)的流向及控制第一移位寄存器3、第二移位寄存器4復用功能的切 換。只讀存儲器6用于將已確認的數(shù)據(jù)固化在其中，這些數(shù)據(jù)包括白平衡調節(jié) ^t據(jù)、顯示數(shù)據(jù)等等。圖中由第二移位寄存器4、讀寫控制器5和只讀存儲器 6構成了芯片輸入數(shù)據(jù)的控制單元。從圖中還可以看出，串行數(shù)據(jù)輸入端DAI 和串行數(shù)據(jù)輸出端DAO為第一移位寄存器3和第二移位寄存器4的共用數(shù)據(jù)輸 入輸出端。所示的發(fā)光二極管恒流驅動電路還包括受讀寫控制器5控制的第一 切換開關Sl和第二切換開關S2，用于切換第一移位寄存器3和第二移位寄存 器4的復用功能。第一切換開關S1連接在串4亍數(shù)據(jù)輸入端DAI和第一、第二 移位寄存器3、 4之間，第二切換開關S2連接在串行數(shù)據(jù)輸出端DA0和第一、 第二移位寄存器3、 4之間，以便在讀寫控制器5的控制下可以完成第一和第 二移位寄存器3、 4的功能復用。第二移位寄存器4在讀寫控制器5的控制下 將白平衡調節(jié)及其它數(shù)據(jù)傳輸?shù)胶懔鬏敵黾?,然后恒流輸出級1會將診錯信 息數(shù)據(jù)傳輸?shù)降谝灰莆患拇嫫?。所示的結構在原有的16路發(fā)光二極管恒流 驅動電路的結構基礎上進行改進，在不添加其它輸入端口的前提下，利用LAT 引腳及DCK引腳完成了白平衡調節(jié)數(shù)據(jù)的寫入，同時完成了 DAI及DAO在不同 模式下的引腳復用功能。如圖3所示，圖中示出了本發(fā)明發(fā)光二極管恒流驅動電路的讀寫控制器5的原理圖。讀寫控制器5包括與數(shù)據(jù)鎖存控制端LAT相連的位計數(shù)器 LAT-Count,位計數(shù)器LAT-Count的輸出分別是第二移位寄存器4移位輸出控 制、只讀存儲器6寫入控制及開關Sl、 S2切換控制的信號。RAM(即第二移位 寄存器4)的移位輸入及16位移位寄存器(即第一移位寄存器3)的移位輸入并 在一起與外部引腳DAI相連，即DAI作RAM與16位移位寄存器的共用數(shù)據(jù)輸 入引腳。第二移位寄存器4的時鐘信號是由時鐘信號輸入端DCK、數(shù)據(jù)鎖存控 制端LAT和位計數(shù)器LAT-Count的輸出相與而產(chǎn)生的。
參照圖3和圖4，現(xiàn)在對本發(fā)明發(fā)光二極管恒流驅動電路的引腳的邏輯時 序圖進行說明。如果要把輸入數(shù)據(jù)移入第二移位寄存器4，那么必須使時鐘信 號DCK保持高電平。數(shù)據(jù)鎖存控制端LAT先連續(xù)產(chǎn)生l+2-個(n為計數(shù)器 LAT-Count的位數(shù))脈沖之后，位計數(shù)器LAT-Count的輸出溢出，再將數(shù)據(jù)鎖 存控制端LAT作為時鐘信號把數(shù)據(jù)從串行數(shù)據(jù)輸入端DAI移入第二移位寄存器 4。同時將第二移位寄存器4的移位輸出連到串行數(shù)據(jù)輸出端DAO引腳上，此 時串行數(shù)據(jù)輸出端DAO的輸出為第二移位寄存器4中移出的數(shù)據(jù)。位計數(shù)器 LAT-Count在時鐘信號DCK的上升沿或下降沿清除，以保證對第一移位寄存器 (3)的正常讀寫。當位計數(shù)器LAT-Count復位之后，16位移位寄存器的輸出連 到DAO引腳上。這就實現(xiàn)了 DAO與DAI引腳的功能復用。在正常的時序過程中， 由于時鐘信號DCK的上升沿和下降沿的不斷出現(xiàn)，因而會使位計數(shù)器 LAT-Count無法產(chǎn)生溢出信號，也就無法產(chǎn)生ROM編程使能信號及RAM數(shù)據(jù) 移入時鐘信號。然而，本發(fā)明實現(xiàn)了數(shù)據(jù)鎖存控制端LAT和時鐘信號輸入端 DCK的功能復用，解決了本發(fā)明與現(xiàn)有產(chǎn)品兼容性上的問題。
圖5是本發(fā)明發(fā)光二極管恒流驅動電路的增加了白平衡調節(jié)結構的恒流 輸出級1的電路原理圖。本發(fā)明的恒流輸出級1在原有的電路^ 出上增加了晶 體管MP3、 MP4、 MP5、 MP6及MP7作為電流微調管，同時增加了晶體管MPS1、 MPS2、 MPS3、 MPS4及MPS5作為電流調節(jié)支路的開關控制管。其中，開關信號 SN—l-SN-5將從R0M里面讀出，它們是晶體管MPS1、 MPS2、 MPS3、 MPS4及MPS5 的控制信號。當開關信號S匯l-SN-5為低電平時，表示該支路打開，否則代表 該支路關斷。圖5中的MN4為高壓開關管，同時與放大器0P2結合形成有源共柵共源結構以增大輸出端的輸出阻抗，CHARGE CONTROL單元用于控制單個通 道的開啟和關斷，0P1、MN1、MP1及REXT組成了電流設置單元，由MP 1和MP2 -MP 7 組成了電流4竟〗象結構，MP1與MP2-MP7的比例i殳為1: 1,由MN2和MN3組成電 流鏡像放大結構，MN3和MN2的》文大倍數(shù)設為M。當SN—l-SN-5全為低電平時， 每個通道的最大電流值由外置電阻REXT進行設定，最大電流值如下
—VREF1
其中，MP3、 MP4、 MP5、 MP6、 MP7之間的電流比例設為1: 2: 4: 8: 16，而 MP3-MP7的電流之和占MP1電流的20%,因此總共有32級的樣史調作用，所以單 路電流可調節(jié)的精度為0. 625%。
如圖6所示，圖中示出了本發(fā)明發(fā)光二極管恒流驅動電路的一種實際應 用。智能數(shù)碼相機用于采集發(fā)光二極管顯示屏上每個像素點上的三基色發(fā)光二 極管的亮度信息，然后將這些亮度信息轉換為量化信息。計算機用于分析智能 數(shù)碼相機產(chǎn)生的量化信息，并將結果轉化為微調輸出亮度的二進制編碼數(shù)據(jù)， 然后再將這些數(shù)碼傳送到發(fā)光二極管恒流驅動電路。發(fā)光二極管恒流驅動電路 固化了可編程恒流驅動電路的編程時序，其每個輸出端口的輸出電流可通過寫 ROM的方式在基準電流的基礎上孩t調20%,而且具有64階的調節(jié)精度。
本發(fā)明的發(fā)光二極管恒流驅動電路具有白平衡調節(jié)功能，其將現(xiàn)有的28 引腳改為24引腳，在原有的16路發(fā)光二極管恒流驅動電路的結構J^出上進行 改進，在不添加其它輸入端口的前提下，利用數(shù)據(jù)鎖存控制端LAT及時鐘信號 輸入端DCK完成了白平衡調節(jié)數(shù)據(jù)的寫入，同時完成了串行數(shù)據(jù)輸入端DAI 及串行數(shù)據(jù)輸出端DA0在不同模式下的引腳復用功能，這樣其每個輸出端口的 輸出電流可以寫內部寫ROM的方式在基準電流的J^出上微調20%，具有64階 的調節(jié)精度，而且其引腳與市場上大量流通的芯片完全兼容。
本發(fā)明是通過一些實施例進行描述的，本領域技術人員知悉，在不脫離本 發(fā)明的精神和范圍的情況下，可以對這些特征和實施例進行各種改變或等效替 換。另夕卜，在本發(fā)明的教導下，可以對這些特征和實施例進刊"修改以適應具體 的情況及材料而不會脫離本發(fā)明的精神和范圍。因此，本發(fā)明不受此處所公開的具體實施例的限制，所有落入本申請的權利要求范圍內的實施例都屬于本發(fā) 明的保護范圍。
權利要求
1. 一種發(fā)光二極管恒流驅動電路，包括第一移位寄存器(3)、鎖存器(2)和恒流輸出級(1)，其特征在于，還包括與所述恒流輸出級(1)連接的第二移位寄存器(4)、用于控制數(shù)據(jù)的流向及控制第一移位寄存器(3)和第二移位寄存器(4)復用功能的讀寫控制器(5)以及通過所述讀寫控制器(5)將數(shù)據(jù)固化在其中的只讀存儲器(6)。
2、 根據(jù)權利要求1所述的發(fā)光二極管恒流驅動電路，其特征在于，所述 第一移位寄存器(3)為16位移位寄存器，所述第二移位寄存器(4)為80位移位 寄存器，所述鎖存器(2)為16位鎖存器，所述恒流輸出級(l)為16位恒流輸出 級。
3、 根據(jù)權利要求2所述的發(fā)光二極管恒流驅動電路，其特征在于，采用 PDIP24、 S0P24或SS0P24的封裝形式，包括以下24個引腳串行數(shù)據(jù)輸入端 DAI、串行數(shù)據(jù)輸出端DA0、數(shù)據(jù)鎖存控制端LAT、輸出使能控制端EN、時鐘 信號輸入端DCK、外接電阻輸入端REXT、芯片電源VDD、控制邏輯及驅動電流 接地端GND、恒流源輸出端OUT0-OUT15。
4、 根據(jù)權利要求3所述的發(fā)光二極管恒流驅動電路，其特征在于，所述 串行數(shù)據(jù)輸入端DAI和串行數(shù)據(jù)輸出端DAO為第一移位寄存器(3)和第二移位 寄存器(4)共用的數(shù)據(jù)輸入輸出端。
5、 根據(jù)權利要求4所述的發(fā)光二極管恒流驅動電路，其特征在于，還包 括受所述讀寫控制器(5)控制的第一切換開關Sl和第二切換開關S2，用于切 換第一移位寄存器(3)和第二移位寄存器(4)的復用功能。
6、 根據(jù)權利要求5所述的發(fā)光二極管恒流驅動電路，其特征在于，所述 讀寫控制器(5)包括與數(shù)據(jù)鎖存控制端LAT相連的位計數(shù)器LAT-Count，所述 位計數(shù)器LAT-Count的輸出分別是第二移位寄存器(4)移位輸出控制、只讀存 儲器(6)寫入控制及開關Sl、 S2切換控制的信號。
7、 根據(jù)權利要求6所述的發(fā)光二極管恒流驅動電路，其特征在于，所述 時鐘信號輸入端DCK、數(shù)據(jù)鎖存控制端LAT和位計數(shù)器LAT-Count的輸出相與而產(chǎn)生第二移位寄存器(4)的時鐘信號。
8、 根據(jù)權利要求7所述的發(fā)光二極管恒流驅動電路，其特征在于，所述 恒流輸出級(1)還包括用于電流微調的晶體管MP3、 MP4、 MP5、 MP6及MP7以及 用于電流調節(jié)支路并由從第二移位寄存器(4)中讀出的開關信號SN_1-SN_5控 制的晶體管MPS1、 MPS2、 MPS3、 MPS4及MPS5。
9、 根據(jù)權利要求8所述的發(fā)光二極管恒流驅動電路，其特征在于，所述 時鐘信號輸入端DCK保持高電平，位計數(shù)器LAT-Count輸出溢出，再將數(shù)據(jù)鎖 存控制端LAT作為時鐘信號將輸入數(shù)據(jù)從串行數(shù)據(jù)輸入端DAI移入第二移位寄 存器(4)。
10、 根據(jù)權利要求9所述的發(fā)光二極管恒流驅動電路，其特征在于，所述 第二移位寄存器(4)在所述讀寫控制器(5)的控制下，將白平衡調節(jié)數(shù)據(jù)傳輸?shù)剿龊懔鬏敵黾?l),所述恒流輸出級(l)會將it錯信息數(shù)據(jù)傳輸?shù)剿龅谝灰?位寄存器(3)。
全文摘要
本發(fā)明涉及一種發(fā)光二極管恒流驅動電路，包括第一移位寄存器(3)、鎖存器(2)和恒流輸出級(1)，其還包括與所述恒流輸出級(1)連接的第二移位寄存器(4)、用于控制數(shù)據(jù)的流向及控制第一移位寄存器(3)和第二移位寄存器(4)復用功能的讀寫控制器(5)以及通過所述讀寫控制器(5)將數(shù)據(jù)固化在其中的只讀存儲器(6)。本發(fā)明在原有的16路發(fā)光二極管恒流驅動電路結構基礎上進行改進，在不添加其它輸入端口的前提下實現(xiàn)恒流輸出口的電流程控微調并可最終固化，利用數(shù)據(jù)鎖存控制端LAT及時鐘信號輸入端DCK完成白平衡調節(jié)及其它數(shù)據(jù)的寫入，同時完成串行數(shù)據(jù)輸入端DAI及串行數(shù)據(jù)輸出端DAO在不同模式下的引腳復用功能。
文檔編號H05B37/02GK101262729SQ20081006680
公開日2008年9月10日 申請日期2008年4月11日 優(yōu)先權日2008年4月11日
發(fā)明者蔣自明, 鑫 趙, 鐘昌賢, 陳志軍 申請人:深圳市聯(lián)德合微電子有限公司