專利名稱：電子設(shè)備及其阻抗控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電子設(shè)備其阻抗控制方法，更具體地講，涉及這樣一種 電子設(shè)備，該電子設(shè)備能夠通過阻抗控制防止信號波形的失真，來穩(wěn)定地傳 輸高頻帶的信號(高速信號)，還涉及該電子設(shè)備的阻抗控制方法。
背景技術(shù)：
通常，電子元件(諸如各種芯片)安裝在印刷電路板(PCB)上，具有電路的 印刷電路板安裝在產(chǎn)品中。
近來，將被安裝在印刷電路板上的電路的一部分被安裝在一般由諸如塑 料的非導(dǎo)體制成的產(chǎn)品殼體上，以實(shí)現(xiàn)輕、薄、短、小的產(chǎn)品。
使用當(dāng)前的技術(shù)，按照如圖1A和圖1B所示的普通信號電路或差分信號 電路的形式在安裝在殼體上的電路中實(shí)現(xiàn)了高速IC(諸如數(shù)字信號處理器 (DSP)和存儲器)。
圖1A的左圖表示普通信號電路的俯視圖，圖1A的右圖表示沿著左圖的 虛線截取的縱向截面圖。
電源3、信號線2、負(fù)載5和地線4布置在殼體1上。來自電源3的信號 沿著信號線2傳輸?shù)截?fù)載5。通過負(fù)載5的信號通過地線4返回到電源3。在 圖1A的右圖中，W表示信號線2或地線4的線寬，S表示信號線2和地線4 之間的3巨離。
圖1B的左圖表示差分信號電路的俯視圖，圖1B的右圖表示沿著左圖的 虛線截取的縱向截面圖。
電源3、第一信號線2a、負(fù)載5和第二信號線2b布置在殼體1上。在連 接電源3和負(fù)載5的線(圖中的雙點(diǎn)劃線)上產(chǎn)生虛地。在這種情況下，沿著第 一信號線2a傳輸D+信號(例如，+1V),沿著第二信號線2b傳輸D-信號(例如，-IV)。來自電源3的D+信號沿著第一信號線2a傳輸?shù)截?fù)載5。通過負(fù)載5 的信號通過虛地線6返回到電源3。另外，來自電源3的D-信號沿著第二信 號線2b傳輸?shù)截?fù)載5。通過負(fù)載5的信號通過虛地線6返回到電源3。
在圖1B中示出的差分信號電路的情況下，通過第一信號線2a和第二信 號線2b來傳輸具有不同方向(正負(fù)號)的信號，以消除信號之間的噪聲，由此 獲得比普通信號電路更穩(wěn)定的信號。
在下文中簡要解釋根據(jù)頻率的阻抗和特性的概念。
通常，阻抗表示在電路的特定位置處電流與電壓的比率，并且可通過等
式1獲得a
Z。 =/ + _/^ + "T^7T
其中，Z。表示阻抗，R表示電阻分量，L表示電感分量，C表示電容分 量，co表示頻率。
如等式1所示，在低速信號中，阻抗值由于低頻率值(小值的co)而由電 阻分量決定，而在高速信號中，阻抗值由于高頻率值(大值的co)而由電感分量 決定。具體地講，在高頻帶，由于返回路徑的電感分量是決定阻抗值的主要 因素，所以可通過下面的等式2來獲得阻抗。
圖2A和圖2B分別是顯示安裝在傳統(tǒng)殼體上的普通信號電路和差分信號 電路的阻抗的測量結(jié)果的曲線圖。
從圖2A和圖2B中所示的阻抗的測量結(jié)果可看出，按照當(dāng)前在電路中使 用的線寬W和線距S獲得了最小阻抗133歐姆(Q)。該值不能滿足USB所需 的100Q阻抗和普通電路所需的50Q阻抗。
在這種情況下，可通過減小線距S或增大線寬W來降低阻抗。但是，工 藝上的限制妨礙線距S的持續(xù)減小。此外，增大的線寬W不能實(shí)現(xiàn)輕、薄、 短、小的產(chǎn)品的生產(chǎn)，而將電路安裝在殼體上的原因是為了輕、薄、短、小 的產(chǎn)品的生產(chǎn)。因此，阻抗控制仍然很困難，并且在將高速信號電路安裝在 殼體上的過程中存在限制。
在與低速信號(低頻帶)不同的高速信號(高頻帶)中，當(dāng)不同的電路線被互
5連時，可在輸入端和輸出端之間產(chǎn)生阻抗差。在這種情況下，如圖3A所示，
由于輸入波形和輸出波形中的信號反射(實(shí)線表示輸入波形，虛線表示輸出波
形)，導(dǎo)致產(chǎn)生信號失真。因此，信號完整性(SI)和電磁干擾(EMI)特性惡化，由此導(dǎo)致電路故障和電路裝置失靈。相反，如圖3B所示，如果在輸入端和輸出端之間不存在阻抗差，則輸入波形和輸出波形保持幾乎均勻。因此，在高頻(高速信號)電路中，需要電路線之間的阻抗控制(阻抗匹配)來防止電路故障并獲得穩(wěn)定的波形。

發(fā)明內(nèi)容
作出本發(fā)明以解決上述問題。本發(fā)明的一方面在于提供一種電子設(shè)備，該電子設(shè)備能夠通過阻抗控制防止信號波形的失真，來穩(wěn)定地傳輸高頻帶的信號(高速信號)。
本發(fā)明的另外方面和/或優(yōu)點(diǎn)將在下面的描述中部分地闡明，并且從描述中部分是清楚的，或者通過本發(fā)明的實(shí)施可以被理解。
根據(jù)本發(fā)明的一方面，提供一種電子設(shè)備，所述電子設(shè)備包括殼體，具有用于在電子元件之間傳輸信號的一條或多條信號線；電介質(zhì)，沉積在殼體和所述一條或多條信號線上；接地部分，布置在電介質(zhì)上。
根據(jù)本發(fā)明的一方面，提供一種電子設(shè)備，所述電子設(shè)備包括殼體，具有用于在電子元件之間傳輸信號的一條或多條信號線；電介質(zhì)，沉積在殼體和所述一條或多條信號線上；接地部分，布置在電介質(zhì)上并具有多個孔。優(yōu)選的是，所述多個孔具有矩形形狀，并且按照條形圖案被布置。優(yōu)選的是，所述孔具有寬度，并且所述孔的寬度大于所述一條或多條信號線的寬度。
優(yōu)選的是，所述孔的縱向方向與所述一條或多條信號線的布置方向不平行。
優(yōu)選的是，所述孔的縱向?qū)挾缺徽{(diào)整，以改變相應(yīng)信號線和接地部分之間的距離，乂人而控制阻抗。
根據(jù)本發(fā)明的另一方面，提供一種控制電子設(shè)備的阻抗的方法，所述電子設(shè)備包括殼體、電介質(zhì)和接地部分，殼體具有用于在電子元件之間傳輸信號的一條或多條信號線，電介質(zhì)沉積在殼體和所述一條或多條信號線上，接地部分布置在電介質(zhì)上，所述方法包括調(diào)整沉積在殼體和所述一條或多條信號線上的電介質(zhì)的厚度，以改變相應(yīng)信號線和接地部分之間的距離，從而控制阻抗。
根據(jù)本發(fā)明的另一方面，提供一種控制電子設(shè)備的阻抗的方法，所述電子設(shè)備包括殼體、電介質(zhì)和接地部分，殼體具有用于在電子元件之間傳輸信號的一條或多條信號線，電介質(zhì)沉積在殼體和所述一條或多條信號線上，接地部分布置在電介質(zhì)上并具有按照條形圖案布置的多個矩形孔，所述方法包
括調(diào)整所述孔的縱向?qū)挾?，以改變相?yīng)信號線和接地部分之間的距離，從
而控制阻抗。
優(yōu)選的是，所述孔的縱向方向與所述一條或多條信號線的布置方向不平行。
根據(jù)本發(fā)明的另一方面，提供一種電子設(shè)備，所述電子設(shè)備包括殼體，具有用于在電子元件之間傳輸信號的一條或多條信號線；電介質(zhì)，沉積在殼體和所述一條或多條信號線上；接地部分，布置在電介質(zhì)上，其中，接地部分與所述一條或多條信號線隔開預(yù)定距離。
優(yōu)選的是，電介質(zhì)具有表面，接地部分布置在電介質(zhì)的整個表面上。
優(yōu)選的是，所述預(yù)定距離提供大約50歐姆的阻抗。
優(yōu)選的是，所述預(yù)定距離提供大約IOO歐姆的阻抗。
根據(jù)本發(fā)明，具有通過阻抗控制防止信號波形的失真來穩(wěn)定地傳輸高頻帶的信號(高速信號)的效果。
此外，根據(jù)本發(fā)明，具有通過在產(chǎn)品的殼體上實(shí)現(xiàn)高速電路來提供輕、薄、短、小的產(chǎn)品的效果。


通過結(jié)合附圖，從下面對本發(fā)明示例性實(shí)施例的描述中，本發(fā)明示例性實(shí)施例的這些和/或其它方面及優(yōu)點(diǎn)將會變得清楚和更易于理解，其中
圖1A和圖1B分別示出了安裝在傳統(tǒng)殼體上的普通信號電路和差分信號
電路；
圖2A和圖2B分別是顯示安裝在傳統(tǒng)殼體上的普通信號電路和差分信號電路的阻抗的測量結(jié)果的曲線圖3A是顯示當(dāng)在輸入端和輸出端之間存在阻抗差時輸入波形和輸出波形的曲線圖，圖3B是顯示當(dāng)在輸入端和輸出端之間不存在阻抗差時輸入波形
7和輸出波形的曲線圖4A和圖4B分別示出了根據(jù)本發(fā)明第一實(shí)施例的電子設(shè)備的俯視圖和縱向截面圖5A示出了根據(jù)本發(fā)明第二實(shí)施例的電子設(shè)備的俯視圖，圖5B示出了沿著圖5A中所示的虛線A截取的縱向截面圖，圖5C示出了沿著圖5A中所示的虛線B截取的縱向截面圖6示出了根據(jù)本發(fā)明第三實(shí)施例的電子設(shè)備的俯視圖；圖7A和圖7B分別示出了根據(jù)本發(fā)明第四實(shí)施例的電子設(shè)備的俯視圖和縱向截面圖。
具體實(shí)施例方式
現(xiàn)在將詳細(xì)描述本發(fā)明的示例性實(shí)施例，其示例在附圖中示出，其中，相同的標(biāo)號始終表示相同的部件。下面通過參照附圖來描述這些實(shí)施例以解釋本發(fā)明。
以下將參照附圖來詳細(xì)描述本發(fā)明的實(shí)施例。
圖4A和圖4B分別示出了根據(jù)本發(fā)明第一實(shí)施例的電子設(shè)備的俯視圖和縱向截面圖。
為了在安裝在殼體上的電路中實(shí)現(xiàn)高速IC(諸如數(shù)字信號處理器(DSP)和存儲器)，各種信號必須接地。
因此，如圖4B所示(圖4B是沿著圖4A中的虛線截取的縱向截面圖)，在形成了用于在殼體10上的電子元件之間傳輸信號的信號線20之后，特定量的電介質(zhì)30沉積在殼體10和信號線20上，并且"f妄地部分40均勻地堆疊在沉積的電介質(zhì)30的整個表面上。
在這種情況下，當(dāng)從頂部觀看根據(jù)本發(fā)明第一實(shí)施例的電子設(shè)備時，如圖4A所示，僅看見具有寬板形狀的接地部分40。
可通過下面的等式3獲得根據(jù)本發(fā)明第一實(shí)施例的電子設(shè)備的阻抗。
<formula>formula see original document page 8</formula>
其中，h表示信號線20和接地部分40之間的距離，&表示電介質(zhì)30的介電常數(shù)，w表示信號線20的線寬，t表示信號線20的高度(厚度)。通常，由于信號線20的線寬w和信號線20的高度t是固定值，所以根據(jù)上面的阻抗等式，h和^是可調(diào)整的變量。阻抗與介電常數(shù)e「成反比，與信號線20和接地部分40之間的距離h成正比。因此，在根據(jù)本發(fā)明第一實(shí)施例的電子設(shè)備的情況下，可通過調(diào)整信號線20和接地部分40之間的距離h(即，沉積在殼體10和信號線20上的電介質(zhì)30的高度(厚度))，或者通過改變沉積的電介質(zhì)的類型(電介質(zhì)材料)，來控制阻抗。
以下將參照圖5A至圖5C來描述根據(jù)本發(fā)明第二實(shí)施例的電子設(shè)備。本發(fā)明的第一實(shí)施例和第二實(shí)施例的差別在于布置在電介質(zhì)30上的接地部分40的形狀。
即，如圖4A和圖4B所示，根據(jù)本發(fā)明第一實(shí)施例的電子設(shè)備包括寬板形狀的接地部分40，該接地部分40均勻地堆疊在沉積的電介質(zhì)30的整個表面上。另一方面，如圖5A所示，根據(jù)本發(fā)明第二實(shí)施例的電子設(shè)備包括接地部分40，該接地部分40具有按照條紋圖案排列的多個矩形孔45，這些矩形孔45的水平長度大于垂直長度。在接地部分40之下沉積的電介質(zhì)30的一部分通過形成在接地部分40上的孔45暴露在外。
當(dāng)沿著圖5A所示的虛線A剖開時，如圖5B所示，由于在信號線20上沉積薄的電介質(zhì)30,并且接地部分40直接形成在電介質(zhì)30上，所以信號線20和接地部分40之間的距離h稍微d、一些。另一方面，當(dāng)沿著圖5A所示的虛線B剖開時，如圖5C所示，由于在信號線20之上沒有形成接地部分40，所以信號線20和接地部分40之間的距離h稍樣i大一些。
如上所述，才艮據(jù)等式3,阻抗與信號線20和接地部分40之間的距離h成正比。如果如圖5B所示，信號線20和接地部分40之間的距離h小(小值的h)，則阻抗被控制為具有小于普通電路的阻抗的值(大約20-30n)。另一方面，如果如圖5C所示，由于孔45形成在接地部分40上，使得信號線20和接地部分40之間的距離h大(大值的h)，則阻抗被控制為具有大于普通電路的阻抗50Q的值(大約70-80Q)。
因此，當(dāng)如圖5A所示信號線20穿過條紋形狀的接地部分40下方時，信號線20交替地穿過在信號線20之上形成接地部分40的那部分(阻抗被控制為大約20-30Q)以及在信號線20之上沒有形成接地部分40的那部分(阻抗被控制為大約70-80Q)。因此，阻抗被控制為平均大約50a 50Q是普通電路的阻抗。如上所述，可通過調(diào)整信號線20和接地部分40之間的距離h來控制阻抗。通常，由于沉積在殼體10和信號線20上的電介質(zhì)30具有非常小的厚度，所以實(shí)際上距離h幾乎等于圖5C中的距離h'(hsh')。因此，在該實(shí)施例中，通過調(diào)整距離h'來控制阻抗。即，調(diào)整形成在接地部分40上的孔的縱向?qū)挾葋砀淖兙嚯xh',由此控制阻抗。
在該實(shí)施例(第二實(shí)施例)中，如圖5A所示，位于在接地部分40之下的信號線20被布置為垂直于(以90度的角度)形成在接地部分40上的矩形孔45(或接地部分40的條形圖案)。但是，如圖6所示，信號線20可被布置為不垂直于形成在接地部分40上的矩形孔45(或接地部分40的條形圖案)。
此外，在該實(shí)施例(第二實(shí)施例)中，只有一條線(信號線20)布置在殼體10上。但是，如圖7A和圖7B所示(圖7B是沿著圖7A中的虛線截取的縱向截面圖)，多條信號線20可布置在殼體IO上。
雖然已經(jīng)顯示和描述了本發(fā)明的實(shí)施例，^旦是本領(lǐng)域:忮術(shù)人員應(yīng)該理解，在不脫離由權(quán)利要求及其等同物限定其范圍的本發(fā)明的原理和精神的情況下，可以對實(shí)施例作出各種改變。
10
權(quán)利要求
1、一種電子設(shè)備，包括殼體，具有用于在電子元件之間傳輸信號的一條或多條信號線；電介質(zhì)，沉積在殼體和所述一條或多條信號線上；接地部分，布置在電介質(zhì)上。
2、 一種電子設(shè)備，包括殼體，具有用于在電子元件之間傳輸信號的一條或多條信號線； 電介質(zhì)，沉積在殼體和所述一條或多條信號線上； 接地部分，布置在電介質(zhì)上并具有多個孔。
3、 根據(jù)權(quán)利要求2所述的電子設(shè)備，其中，所述多個孔具有矩形形狀， 并且按照條形圖案被布置。
4、 根據(jù)權(quán)利要求2所述的電子設(shè)備，其中，所述孔具有寬度，并且所述 孔的寬度大于所述一條或多條信號線的寬度。
5、 根據(jù)權(quán)利要求3所述的電子設(shè)備，其中，所述孔的縱向方向與所述一 條或多條信號線的布置方向不平行。
6、 根據(jù)權(quán)利要求3所述的電子設(shè)備，其中，所述孔的縱向?qū)挾缺徽{(diào)整， 以改變相應(yīng)信號線和接地部分之間的距離，從而控制阻抗。
7、 根據(jù)權(quán)利要求6所述的電子設(shè)備，其中，所述孔的縱向方向與所述一 條或多條信號線的布置方向不平行。
8、 一種控制電子設(shè)備的阻抗的方法，所述電子設(shè)備包括殼體、電介質(zhì)和 接地部分，殼體具有用于在電子元件之間傳輸信號的一條或多條信號線，電 介質(zhì)沉積在殼體和所述一條或多條信號線上，接地部分布置在電介質(zhì)上，所 述方法包括調(diào)整沉積在殼體和所述一條或多條信號線上的電介質(zhì)的厚度，以改變相 應(yīng)信號線和接地部分之間的距離，從而控制阻抗。
9、 一種控制電子設(shè)備的阻抗的方法，所述電子設(shè)備包括殼體、電介質(zhì)和 接地部分，殼體具有用于在電子元件之間傳輸信號的一條或多條信號線，電 介質(zhì)沉積在殼體和所述一條或多條信號線上，接地部分布置在電介質(zhì)上并具 有按照條形圖案布置的多個矩形孔，所述方法包括調(diào)整所述孔的縱向?qū)挾?，以改變相?yīng)信號線和接地部分之間的距離，從而控制阻抗。
10、 根據(jù)權(quán)利要求9所述的方法，其中，所述孔的縱向方向與所述一條 或多條信號線的布置方向不平行。
11、 一種電子設(shè)備，包括殼體，具有用于在電子元件之間傳輸信號的 一條或多條信號線； 電介質(zhì)，沉積在殼體和所述一條或多條信號線上；接地部分，布置在電介質(zhì)上，其中，接地部分與所述一條或多條信號線 隔開預(yù)定距離。
12、 根據(jù)權(quán)利要求11所述的電子設(shè)備，其中，電介質(zhì)具有表面，接地部 分布置在電介質(zhì)的整個表面上。
13、 根據(jù)權(quán)利要求11所述的電子設(shè)備，其中，所述預(yù)定距離提供大約 50歐姆的阻抗。
14、 根據(jù)權(quán)利要求11所述的電子設(shè)備，其中，所述預(yù)定距離提供大約 100歐姆的阻抗。
全文摘要
本發(fā)明提供一種電子設(shè)備及其阻抗控制方法，該電子設(shè)備能夠通過阻抗控制防止信號波形的失真，來穩(wěn)定地傳輸高頻帶的信號(高速信號)。該電子設(shè)備包括殼體，具有用于在電子元件之間傳輸信號的一條或多條信號線；電介質(zhì)，沉積在殼體和所述一條或多條信號線上；接地部分，布置在電介質(zhì)上。
文檔編號H05K1/02GK101489347SQ20081018932
公開日2009年7月22日 申請日期2008年12月29日 優(yōu)先權(quán)日2008年1月14日
發(fā)明者樸鶴秉, 李鐘聲, 蔣泰煽, 金亨根 申請人:三星電子株式會社