專利名稱：局部鍍金板的制作工藝的制作方法
技術領域：
本發(fā)明涉及一種線路板加工工藝，尤其涉及一種局部鍍金板的制作工藝。
背景技術：
現(xiàn)有的局部鍍金板的制作工藝流程如下下料_內(nèi)層加工_層壓-鉆孔_沉 銅-電鍍-第一次外層圖形(將鍍金區(qū)域顯影出來進行鍍金)_根據(jù)第一次外層圖形用電路 板的大銅面做鍍金導線，對基板進行局部鍍金做成鍍金區(qū)域圖形-去膜(去掉鍍金保護干 膜)_第二次外層圖形做成非鍍金區(qū)域圖形_對第二次外層圖形部位進行堿性蝕刻、酸性 蝕刻(制作板內(nèi)圖形)_外檢-阻焊_印刷字符_表面涂覆_外形_電測_成檢-包裝。然而，上述現(xiàn)有局部鍍金板的制作工藝中第一次圖形和第二次圖形時存在如下 缺陷1、圖形對位困難在鍍金區(qū)域和非鍍金區(qū)域的連接處，因為有第一次圖形制 作出鍍金區(qū)域圖形和第二次圖形制作出非鍍金區(qū)域圖形之間存在2 4mil的對位精度偏 差；2、鍍金質(zhì)量差由于鍍金周圍區(qū)域和圖層連接，當進行外蝕刻制作板內(nèi)圖形 時，容易出現(xiàn)鍍金層下面的銅層被咬蝕掉，出現(xiàn)鍍金面塌陷的情況。

發(fā)明內(nèi)容
本發(fā)明主要解決的技術問題是提供一種局部鍍金板的制作工藝，可避免圖形出 現(xiàn)對位偏差和鍍金面塌陷的情況。為解決上述技術問題，本發(fā)明采用的一個技術方案是提供一種局部鍍金板的 制作工藝，包括如下步驟在電路板上一次性做出具有鍍金區(qū)域和非鍍金區(qū)域的所有板內(nèi)圖形；在做有所有板內(nèi)圖形的電路板上沉覆上一層厚度為0.3um 0.8um的導電層；在沉覆有導線層上的非鍍金區(qū)域上進行外層圖形，即在非鍍金區(qū)域貼上保護干 膜以保護非鍍金區(qū)域；在電路板上的鍍金區(qū)域進行鍍金；去掉非鍍金區(qū)域上的保護干膜；微蝕，以去掉非鍍金區(qū)域的導電層。其中，所述電路板上需要制作板內(nèi)圖形的區(qū)域貼上一層保護干膜的步驟之前， 包括步驟在電路板上進行沉銅、電鍍。其中，所述在對電路板進行沉銅、電鍍的步驟之前包括步驟對電路板進行層 壓、鉆孔。其中，所述在對電路 板進行層壓、鉆孔步驟之前包括步驟對構成電路板的基 板進行內(nèi)層加工。其中，所述在一次性做出所有板內(nèi)圖形和在做出的板內(nèi)圖形上沉覆上一層導電層的步驟之間包括步驟對做出的所有板內(nèi)圖形進行外檢。其中，所述進行阻焊的步驟之后包括步驟印刷字符。
其中，所述在印刷字符的步驟之后包括步驟外形檢測、進行電測試。其中，所述在外形檢測、進行電測試的步驟之后包括步驟進行成品檢測。本發(fā)明的有益效果是區(qū)別于現(xiàn)有技術的局部鍍金板二次圖形對位困難和鍍金 質(zhì)量差的情況，本發(fā)明通過一次性蝕刻出電路板內(nèi)所有圖形，如此在電路板上就不會存 在鍍金區(qū)域和非鍍金區(qū)域之間出現(xiàn)對位精度偏差的情況。


圖1是本發(fā)明局部鍍金板的制作工藝的流程圖；圖2是本發(fā)明局部鍍金板蝕刻出板內(nèi)所有圖形的結(jié)構示意圖；圖3是圖2中沉積有導電層的結(jié)構示意圖；圖4是將圖3中非鍍金區(qū)域保護起來的結(jié)構示意圖；圖5是對圖2中的鍍金區(qū)域進行鍍金的結(jié)構示意圖；圖6是去掉圖4中非鍍金區(qū)域的保護干膜的結(jié)構示意圖。
具體實施例方式為詳細說明本發(fā)明的技術內(nèi)容、構造特征、所實現(xiàn)目的及效果，以下結(jié)合實施 方式并配合附圖詳予說明。請參閱圖1，本發(fā)明局部鍍金板的制作工藝，包括如下步驟下料，即選取構成電路板的基板20 ；對構成電路板的基板進行內(nèi)層加工；對電路板進行層壓、鉆孔；對層壓、鉆孔后的電路板上進行沉銅、電鍍；使得電路板表面的覆銅增加 Ium ；請參閱圖2，在電路板上一次性做出具有鍍金區(qū)域和非鍍金區(qū)域的所有板內(nèi)圖形 100；即在電路板上需要進行制作板內(nèi)圖形的區(qū)域貼上一層保護干膜；并將電路板上沒 有貼保護干膜區(qū)域的銅層蝕刻掉，做出所有板內(nèi)圖形100 ；請結(jié)合圖1并參閱圖3，在蝕刻有所有板內(nèi)圖形的電路板上沉積上一層0.3um 0.8um的銅導電層10 ；請參閱圖4，在沉有導線層上的非鍍金區(qū)域上進行外層圖形，即貼上保護干膜 11以保護非鍍金區(qū)域；請參閱圖5，在電路板上除非鍍金區(qū)域之外的鍍金區(qū)域進行鍍金；請參閱圖6，去掉非鍍金區(qū)域的保護干膜11 ；然后微蝕，以去掉非鍍金區(qū)域的0.3um 0.8um的沉銅導電層；進行阻焊；然后進行印刷字符；整平電路板；對電路板進行外形檢測；
對電路板進行電測試；成品檢測；包裝。
本發(fā)明通過一次性蝕刻出電路板內(nèi)所有圖形，如此在電路板上就不會存在鍍金 區(qū)域和非鍍金區(qū)域之間出現(xiàn)對位精度偏差的情況，并且本發(fā)明在鍍金后只需要經(jīng)過微蝕 去除沉銅導電層，不需要進行大量的蝕刻工藝，鍍金層下的沉銅不會被咬蝕掉，從而不 會出現(xiàn)鍍金面塌陷的情況。區(qū)別于現(xiàn)有技術的局部鍍金板在進行兩次圖形時存在對位困難和鍍金質(zhì)量差的 情況，本發(fā)明通過一次性蝕刻出電路板內(nèi)所有圖形，如此在電路板上就不會存在鍍金區(qū) 域和非鍍金區(qū)域之間出現(xiàn)對位精度偏差的情況。以上所述僅為本發(fā)明的實施例，并非因此限制本發(fā)明的專利范圍，凡是利用本 發(fā)明說明書及附圖內(nèi)容所作的等效結(jié)構或等效流程變換，或直接或間接運用在其他相關 的技術領域，均同理包括在本發(fā)明的專利保護范圍內(nèi)。
權利要求
1.一種局部鍍金板的制作工藝，其特征在于，包括如下步驟 在電路板上一次性做出具有鍍金區(qū)域和非鍍金區(qū)域的所有板內(nèi)圖形；在做有所有板內(nèi)圖形的電路板上沉覆上一層厚度為0.3um 0.8um的導電層； 在沉覆有導線層上的非鍍金區(qū)域上進行外層圖形，即在非鍍金區(qū)域貼上保護干膜以 保護非鍍金區(qū)域；在電路板上的鍍金區(qū)域進行鍍金； 去掉非鍍金區(qū)域上的保護干膜； 微蝕，以去掉非鍍金區(qū)域的導電層。
2.根據(jù)權利要求1所述的局部鍍金板的制作工藝，其特征在于在電路板上需要制 作板內(nèi)圖形的區(qū)域貼上一層保護干膜的步驟之前，包括步驟在電路板上進行沉銅、電鍍。
3.根據(jù)權利要求2所述的局部鍍金板的制作工藝，其特征在于在對電路板進行沉 銅、電鍍的步驟之前包括步驟對電路板進行層壓、鉆孔。
4.根據(jù)權利要求3所述的局部鍍金板的制作工藝，其特征在于在對電路板進行層 壓、鉆孔步驟之前包括步驟對構成電路板的基板進行內(nèi)層加工。
5.根據(jù)權利要求1所述的局部鍍金板的制作工藝，其特征在于在一次性做出所有 板內(nèi)圖形和在做出的板內(nèi)圖形上沉覆上一層導電層的步驟之間包括步驟對做出的所有 板內(nèi)圖形進行外檢。
6.根據(jù)權利要求1所述的局部鍍金板的制作工藝，其特征在于在進行阻焊的步驟 之后包括步驟印刷字符。
7.根據(jù)權利要求6所述的局部鍍金板的制作工藝，其特征在于在印刷字符的步驟 之后包括步驟外形檢測、進行電測試。
8.根據(jù)權利要求7所述的局部鍍金板的制作工藝，其特征在于在外形檢測、進行 電測試的步驟之后包括步驟進行成品檢測。
全文摘要
本發(fā)明公開了一種局部鍍金板的制作工藝，包括如下步驟在電路板上一次性做出具有鍍金區(qū)域和非鍍金區(qū)域的所有板內(nèi)圖形；在做有所有板內(nèi)圖形的電路板上沉覆上一層厚度為0.3μm～0.8μm的導電層；在沉覆有導線層上的非鍍金區(qū)域上進行外層圖形，即在非鍍金區(qū)域貼上保護干膜以保護非鍍金區(qū)域；在電路板上的鍍金區(qū)域進行鍍金；去掉非鍍金區(qū)域上的保護干膜；微蝕，以去掉非鍍金區(qū)域的導電層。本發(fā)明通過一次性蝕刻出電路板內(nèi)所有圖形，如此在電路板上就不會存在鍍金區(qū)域和非鍍金區(qū)域之間出現(xiàn)對位精度偏差的情況。
文檔編號H05K3/06GK102014576SQ201010557089
公開日2011年4月13日 申請日期2010年11月24日 優(yōu)先權日2010年11月24日
發(fā)明者劉寶林, 崔榮, 武鳳伍, 羅斌 申請人:深南電路有限公司