專利名稱：制造碳化硅襯底的方法和碳化硅襯底的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及制造碳化硅襯底的方法和碳化硅襯底，更特別地，涉及一種制造能夠容易地具有大直徑的碳化硅襯底的方法以及這種碳化硅襯底。
背景技術(shù)：
近年來，為了實現(xiàn)半導(dǎo)體裝置的高反向擊穿電壓、低損耗以及高溫環(huán)境下的使用， 已經(jīng)開始采用碳化硅(SiC)作為半導(dǎo)體裝置用材料。碳化硅是與常規(guī)上已經(jīng)廣泛用作半導(dǎo)體裝置用材料的硅相比，具有更大帶隙的寬帶隙半導(dǎo)體。因此，通過采用碳化硅作為半導(dǎo)體裝置用材料，半導(dǎo)體裝置能夠具有高反向擊穿電壓、下降的導(dǎo)通電阻等。此外，有利地，由此與采用硅作為其材料的半導(dǎo)體裝置相比，采用碳化硅作為其材料的半導(dǎo)體裝置即使在高溫度環(huán)境下，仍具有較少劣化的特性。為了有效制造這種半導(dǎo)體裝置，使用具有大直徑的襯底是有效的。因此，已經(jīng)對由單晶碳化硅制成并具有3英寸或4英寸直徑的碳化硅襯底以及制造這種碳化硅襯底的方法進行了多種研究。例如，已經(jīng)提出了使用升華法制造這種碳化硅襯底的方法(例如參見美國專利申請公開2006/0073707 (專利文獻1)、美國專利申請公開2007/0209577 (專利文獻 2)和美國專利申請公開2006/0075958 (專利文獻3))。引用列表專利文獻專利文獻1 美國專利申請公開2006/0073707專利文獻2 美國專利申請公開2007/0209577專利文獻3 美國專利申請公開2006/0075958

發(fā)明內(nèi)容
技術(shù)問題為了更有效地制造半導(dǎo)體裝置，需要提供具有更大直徑(4英寸以上)的碳化硅襯底。此處，為了使用升華法制造具有大直徑的碳化硅襯底，需要在其寬區(qū)域上溫度均勻。然而，因為在升華法中碳化硅的生長溫度高，具體地，不小于2000°C，所以難以控制溫度。因此，不易具有其中溫度均勻的寬區(qū)域。另外，還難以實現(xiàn)溫度分布的充分再現(xiàn)性。此外，在使用升華法制造碳化硅襯底中，難以檢驗碳化硅晶體生長的過程。即使當(dāng)在看上去相同的條件下進行碳化硅的晶體生長時，得到的襯底(晶體)仍可能不利地在品質(zhì)方面不同。因此， 即使當(dāng)使用相對易于獲得大直徑的升華法時，仍不利地不易制造結(jié)晶度優(yōu)異并具有大直徑 (例如4英寸以上)的碳化硅襯底。鑒于此，本發(fā)明的目的是提供一種制造結(jié)晶度優(yōu)異并具有大直徑的碳化硅襯底的方法以及這種碳化硅襯底。解決所述問題的手段本發(fā)明制造碳化硅襯底的方法包括準(zhǔn)備多個SiC襯底(20)的步驟，所述多個SiC襯底各自由單晶碳化硅制得；以及以當(dāng)俯視觀察時所述多個SiC襯底并排排列的方式將所述多個SiC襯底的端面相互連接的步驟。在本發(fā)明制造碳化硅襯底的方法中，以當(dāng)俯視觀察時各自由單晶碳化硅制成的所述多個SiC襯底并排排列的方式將所述SiC襯底的端面相互連接。如上所述，由單晶碳化硅制成的襯底難以保持其高品質(zhì)并具有大直徑。為了解決這個問題，當(dāng)俯視觀察時，各自具有小直徑并得自碳化硅單晶的多個高品質(zhì)SiC襯底并排排列且其端面相互連接，由此得到結(jié)晶度優(yōu)異并能夠作為具有大直徑的碳化硅襯底而進行處理的碳化硅襯底。由此，根據(jù)本發(fā)明制造碳化硅襯底的方法，能夠制造結(jié)晶度優(yōu)異并具有大直徑的碳化硅襯底。應(yīng)注意，為了實現(xiàn)使用碳化硅襯底制造半導(dǎo)體裝置的有效工藝，當(dāng)俯視觀察時所述多個SiC襯底優(yōu)選以矩陣的形式排列。此外，在本發(fā)明的碳化硅襯底中，所述SiC層的端面可直接相互連接，或可利用插入到其間的中間層而相互連接。作為各個中間層，優(yōu)選使用 半導(dǎo)體或?qū)w。具體地，可使用的中間層的實例包括通過對含碳膠粘劑進行燒結(jié)而形成并因其中含有碳而導(dǎo)電的中間層；由金屬制成并因此導(dǎo)電的中間層；以及由碳化硅制成的中間層。在使用由金屬制成的中間層的情況中，所述金屬優(yōu)選能夠通過形成硅化物而與碳化硅形成歐姆接觸。制造碳化硅襯底的方法可還包括形成用于對多個SiC襯底之間的間隙進行填充的填充部分的步驟。通常通過研磨等使得所述碳化硅襯底的表面平滑并然后將其用于制造半導(dǎo)體裝置。然而，當(dāng)俯視觀察時多個SiC襯底并排排列時，難以使得SiC襯底完全相互緊密接觸， 從而導(dǎo)致在SiC襯底之間形成間隙。當(dāng)對碳化硅襯底的這種表面進行研磨時，外來物質(zhì)如研磨粒子進入到間隙中。即使通過隨后的清潔工藝，也可能不能將所述外來物質(zhì)完全除去。 此外，由此殘留在SiC襯底之間的間隙中的外來物質(zhì)可能對使用碳化硅襯底制造半導(dǎo)體裝置帶來不利影響。為了解決這個問題，實施形成填充部分的步驟，由此抑制了由外來物質(zhì)所造成的不利影響。應(yīng)注意，所述填充部分可由例如碳化硅或二氧化硅制成。由碳化硅制成的填充部分可使用例如CVD(化學(xué)氣相沉積)外延法、升華法、使用Si熔融物的液相外延法等形成。 通過例如將SiC襯底與保持在碳坩堝中的Si熔融物接觸以向SiC襯底之間的間隙中供應(yīng)源自所述熔融物的Si和源自坩堝的碳來實施所述使用Si熔融物的液相外延。另一方面， 由二氧化硅制成的填充部分可以使用例如CVD法形成。在制造碳化硅襯底的方法中，在形成填充部分的步驟中，形成的填充部分可具有大于5 X IO18CnT3的雜質(zhì)濃度。以這種方式，降低了填充部分的電阻率，由此防止了因形成填充部分而導(dǎo)致碳化硅襯底的電阻率升高。此外，因為在將SiC襯底的端面相互連接之后形成填充部分，所以即使當(dāng)填充部分包含許多缺陷時，所述填充部分仍不會影響SiC襯底的品質(zhì)。因此，為了進一步降低填充部分的電阻率，在形成填充部分的步驟中，可形成雜質(zhì)濃度超過2X IO19CnT3的填充部分。在所述將所述多個SiC襯底的端面相互連接的步驟之后，制造碳化硅襯底的方法可還包括使所述多個SiC襯底的主面平滑的步驟。因此，當(dāng)通過在由此具有平滑度的SiC襯底的各個主面上形成由例如碳化硅制成的外延層來制造半導(dǎo)體裝置時，所述外延層能夠具有高結(jié)晶度。所述平滑可通過例如研磨處理來實現(xiàn)。制造碳化硅襯底的方法可還包括在具有相互連接的所述端面的所述多個SiC襯底的主面上形成由單晶碳化硅制成的外延生長層的步驟。以這種方式，能夠制造包含外延生長層的半導(dǎo)體襯底，所述外延生長層形成在碳化硅襯底上并充當(dāng)半導(dǎo)體裝置中的緩沖層或有源層。在制造碳化硅襯底的方法中，在所述準(zhǔn)備多個SiC襯底的步驟中準(zhǔn)備的所述SiC 襯底的各個端面可垂直或不垂直于所述SiC襯底的主面。更具體地，例如，在制造碳化硅襯底的方法中，在所述準(zhǔn)備多個SiC襯底的步驟中準(zhǔn)備的所述多個SiC襯底的各個端面可與解理面相對應(yīng)。利用與解理面相對應(yīng)的各個端面，在得到SiC襯底時，能夠抑制在SiC襯底端面附近上的損傷。結(jié)果，能夠保持在SiC襯底端面附近中的結(jié)晶度。在制造碳化硅襯底的方法中，在所述準(zhǔn)備所述多個SiC襯底的步驟中準(zhǔn)備的所述多個SiC襯底的各個端面可與{0001}面相對應(yīng)利用作為生長面的{0001}面，能夠有效地制造高品質(zhì)單晶碳化硅錠。此外，單晶碳化硅能夠在{0001}面處解理。因此，利用與{0001}面相對應(yīng)的各個端面，能夠有效地準(zhǔn)備高品質(zhì)的SiC襯底。在制造碳化硅襯底的方法中，在所述將所述多個SiC襯底的端面相互連接的步驟中，將所述多個SiC襯底的所述端面相互連接，使得當(dāng)俯視觀察時所述多個SiC襯底的主面相互對齊，所述主面中的各個主面相對于{0001}面具有不小于50°且不大于65°的偏離角。通過在<0001〉方向上生長六方晶系體系的單晶碳化硅，能夠有效地制造高品質(zhì)單晶。從在<0001〉方向上生長的這種碳化硅單晶，能夠有效地獲得具有與{0001}面相對應(yīng)的主面的碳化硅襯底。同時，通過使用具有相對于{0001}面取向具有不小于50°且不大于65°的偏離角的主面的碳化硅襯底，可以制造具有高性能的半導(dǎo)體裝置。具體地，例如，通常，用于制造MOSFET (金屬氧化物半導(dǎo)體場效應(yīng)晶體管)的碳化硅襯底具有相對于{0001}面取向具有約8°偏離角的主面。在這種主面和氧化物膜上形成外延生長層，在這種外延生長層上形成電極等，由此得到M0SFET。在這種MOSFET中，在包含外延生長層與氧化物膜之間的界面的區(qū)域中形成通道區(qū)域。然而，在具有這種結(jié)構(gòu)的 MOSFET中，因為襯底的主面相對于{0001}面具有約8°以下的偏離角，所以在外延生長層與氧化物膜之間的界面即其中形成通道區(qū)域的位置周圍形成多樣性的界面狀態(tài)。這阻礙了載流子的移動，由此降低了通道遷移率。為了解決這個問題，在將SiC襯底的端面相互連接的步驟中，通過將各個相對于 {0001}面具有不小于50°且不大于65°的偏離角的主面對齊，待制造的碳化硅襯底會具有相對于{0001}面具有不小于50°且不大于65°的偏離角的主面。這減少了界面狀態(tài)的形成。因此，能夠制造導(dǎo)通電阻下降的M0SFET。在制造碳化硅襯底的方法中，在所述將所述多個SiC襯底的所述端面相互連接的步驟中，可以將所述多個SiC襯底的所述端面相互連接，使得所述多個SiC襯底的當(dāng)俯視觀察時相互對齊的各個主面相對于{0001}面具有不小于50°且不大于65°的偏離角。
所述<1-100>方向是碳化硅襯底中的代表性偏離取向。將由在制造襯底的方法中的切片工藝的變化所造成的偏離取向的變化調(diào)整為5°以下，這使得可在碳化硅襯底上容易地形成外延生長層。在制造碳化硅襯底的方法中，在所述將所述多個SiC襯底的所述端面相互連接的步驟中，可以將所述多個SiC襯底的所述端面相互連接，使得所述多個SiC襯底的當(dāng)俯視觀察時相互對齊的各個主面具有相對于所述<1-100>方向上的{03-38}面具有不小于-3°且不大于5°的偏離角。因此，在使用碳化硅襯底制造MOSFET的情況中，能夠進一步提高通道遷移率。此處，將相對于{03-38}面取向的偏離角設(shè)定為不小于-3°且不大于+5°基于如下事實作為檢查通道遷移率和 偏離角之間的關(guān)系的結(jié)果，在該設(shè)定范圍內(nèi)得到了特別高的通道遷移率。此外，“相對于<1-100>方向上的{03-38}面的偏離角”是指由上述主面的法線在由<1-100>方向和<0001〉方向限定的平面上的正交投影與{03-38}面的法線形成的角。正值符號對應(yīng)正交投影與<ι-ιοο>近似平行的情況，而負(fù)值符號對應(yīng)正交投影與<0001〉方向近似平行的情況。應(yīng)注意，主面優(yōu)選具有基本為{03-38}的面取向，且所述主面更優(yōu)選具有{03-38} 的面取向。此處，表述“主面具有基本為{03-38}的面取向”是指包括如下情況其中，襯底主面的面取向包含在考慮到襯底的加工精度，使得可將面取向基本認(rèn)為是103-38}的偏離角范圍內(nèi)。在這種情況下，偏離角的范圍是例如相對于{03-38}為士2°的偏離角的范圍。 因此，能夠進一步提高上述通道遷移率。在制造碳化硅襯底的方法中，在所述將所述多個SiC襯底的端面相互連接的步驟中，可以將所述多個SiC襯底的所述端面相互連接，使得所述多個SiC襯底的當(dāng)俯視觀察時相互對齊的各個主面具有相對于<11-20>形成不超過5°的角的偏離取向。與<1-100>方向一樣，<11-20>是碳化硅襯底中的代表性偏離取向。將由在制造襯底的方法中的切片工藝的變化所造成的偏離取向的變化調(diào)整為士5°，這使得可以在SiC 襯底上容易地形成外延生長層。在制造碳化硅襯底的方法中，在所述準(zhǔn)備所述多個SiC襯底的步驟中準(zhǔn)備的各個 SiC襯底可具有不超過IcnT2的微管密度。此外，在制造碳化硅襯底的方法中，在所述準(zhǔn)備所述多個SiC襯底的步驟中準(zhǔn)備的各個SiC襯底可具有不超過1 X IO4CnT2的位錯密度。此外，在制造碳化硅襯底的方法中，在所述準(zhǔn)備所述多個SiC襯底的步驟中準(zhǔn)備的各個SiC襯底可具有不超過0. IcnT1的層錯密度。通過使用由此準(zhǔn)備的高品質(zhì)SiC襯底來制造碳化硅襯底，在使用碳化硅襯底制造半導(dǎo)體裝置中能夠提高收率。在制造碳化硅襯底的方法中，在所述準(zhǔn)備所述多個SiC襯底的步驟中準(zhǔn)備的各個 SiC襯底可具有大于5 X IO18CnT3且小于2 X IO19CnT3的雜質(zhì)濃度。當(dāng)各個SiC襯底的雜質(zhì)濃度等于或小于5X IO18CnT3時，所述SiC襯底的電阻率變得太大。另一方面，當(dāng)其雜質(zhì)濃度超過2X IO19CnT3時，難以抑制SiC襯底中的堆積缺陷。通過將SiC襯底的雜質(zhì)濃度設(shè)定為大于5 X IO18CnT3且小于2 X IO19Cm-3,能夠抑制SiC襯底中的堆積缺陷并同時降低其電阻率。 此處，在本申請中的術(shù)語“雜質(zhì)”指示為了在構(gòu)成碳化硅襯底的碳化硅中產(chǎn)生大多數(shù)載流子而引入的雜質(zhì)。在其中大多數(shù)載流子為例如電子即其中雜質(zhì)為η型雜質(zhì)的情況中，為此可使用的雜質(zhì)為氮、磷等。當(dāng)以與氮相同的濃度引入時，磷能夠進一步降低碳化硅的電阻率。因此，通過將磷用作雜質(zhì)，在使用碳化硅襯底制造半導(dǎo)體裝置時能夠進一步降低半導(dǎo)體裝置的導(dǎo)通電阻。在制造碳化硅襯底的方法中，在所述將所述多個SiC襯底的所述端面相互連接的步驟中，通過對具有相互接觸的所述端面的所述多個SiC襯底進行加熱，可以將所述多個 SiC襯底的所述端面相互連接。以這種方式，在碳化硅襯底中，與利用插入到其間的中間層將其連接的情況相比， 能夠得到可用于制造半導(dǎo)體裝置的更大區(qū)域。在制造碳化硅襯底的方法中，在所述將所述多個SiC襯底的所述端面相互連接的步驟中，通過在高于KT1Pa且低于IO4Pa的壓力下對所述多個SiC襯底進行加熱，可將所述端面相互連接。 這能夠使用簡單的裝置來完成上述連接，并在相對短的時間內(nèi)提供用于完成所述連接的氣氛，由此降低了碳化硅襯底的制造成本。根據(jù)本發(fā)明的碳化硅襯底包含多個SiC層，所述多個SiC層中的各個層由單晶碳化硅制得且當(dāng)俯視觀察時并排排列，所述多個SiC層具有相互連接的端面。在本發(fā)明的碳化硅襯底中，以當(dāng)俯視觀察時各個由單晶碳化硅制成的所述多個 SiC層并排排列的方式將所述SiC層的端面相互連接。以這種方式，能夠得到可有效利用高品質(zhì)SiC襯底(SiC層)、結(jié)晶度優(yōu)異且能夠作為具有大直徑的碳化硅襯底進行處理的碳化硅襯底，所述高品質(zhì)SiC襯底(SiC層)各自具有小直徑并得自碳化硅單晶。由此，根據(jù)本發(fā)明中的碳化硅襯底，能夠得到結(jié)晶度優(yōu)異并具有大直徑的碳化硅襯底。應(yīng)注意，為了獲得使用碳化硅襯底制造半導(dǎo)體裝置的有效工藝，當(dāng)俯視觀察時所述多個SiC層優(yōu)選以矩陣形式排列。在碳化硅襯底中，各個SiC層可具有大于5 X IO18CnT3且小于2 X IO19CnT3的雜質(zhì)濃度。當(dāng)各個SiC層的雜質(zhì)濃度等于或小于5Χ IO18CnT3時，SiC層的電阻率變得太大。另一方面，當(dāng)其雜質(zhì)濃度超過2 X IO19CnT3時，難以限制SiC層中的堆積缺陷。通過將SiC層的雜質(zhì)濃度設(shè)定為大于5X IO18CnT3且小于2Χ 1019cm_3，能夠抑制SiC層中的堆積缺陷并同時降低其電阻率。所述碳化硅襯底可還包含用于填充所述多個SiC層之間的間隙的填充部分。以這種方式，當(dāng)對碳化硅襯底的表面進行研磨時，可抑制外來物質(zhì)如研磨粒子進入到SiC層之間的間隙中。應(yīng)注意，所述填充部分可由例如碳化硅或二氧化硅制成。在碳化硅襯底中，所述填充部分能夠具有大于5X IO18CnT3的雜質(zhì)濃度。以這種方式，降低了填充部分的電阻率，由此防止了因形成填充部分而導(dǎo)致碳化硅襯底的電阻率升高。此外，因為可以在將SiC襯底(SiC層)的端面相互連接之后形成填充部分，所以即使當(dāng)填充部分具有許多缺陷時，所述各個SiC層的品質(zhì)仍可以不受影響。因此，為了進一步降低填充部分的電阻率，所述填充部分可具有超過2X IO19CnT3的雜質(zhì)濃度。
所述碳化硅襯底可還包含外延生長層，其由單晶碳化硅制成并設(shè)置在具有相互連接的端面的所述多個SiC層的主面上。以這種方式，能夠提供包含外延生長層的半導(dǎo)體襯底，所述外延生長層形成在碳化硅襯底上并可用作例如半導(dǎo)體裝置中的緩沖層或有源層。此時，能夠?qū)⒌米愿咂焚|(zhì)錠的 SiC層用于各個SiC層中。因此，能夠在SiC襯底上形成高品質(zhì)外 延生長層。所述多個SiC襯底的各個端面可垂直或不垂直于所述SiC層的每個主面。更具體地，例如，在碳化硅襯底中，所述多個SiC層的各個端面可與解理面相對應(yīng)。利用與解理面相對應(yīng)的各個端面，在得到SiC層(SiC襯底)時，能夠抑制在SiC 層端面附近上的損傷。結(jié)果，保持了在SiC層端面附近的結(jié)晶度。在碳化硅襯底中，所述多個SiC層的各個端面可與{0001}面相對應(yīng)。利用與{0001}面相對應(yīng)的生長面，能夠有效地制造高品質(zhì)單晶碳化硅錠。此外， 單晶碳化硅能夠在{0001}面處解理。因此，利用與{0001}面相對應(yīng)的各個端面，能夠有效地得到高品質(zhì)SiC層。在碳化硅襯底中，將所述多個SiC層的所述端面相互連接，使得當(dāng)俯視觀察時所述多個SiC層的主面相互對齊，所述主面各個相對于{0001}面具有不小于50°且不大于 65°的偏離角。照這樣，在本發(fā)明的碳化硅襯底中，對SiC層的各個主面進行調(diào)整以相對于 {0001}面具有不小于50°且不大于65°的偏離角，由此例如在使用碳化硅襯底形成 MOSFET時，減少了在外延生長層與氧化物膜之間的界面即例如其中形成通道區(qū)域的位置周圍的界面狀態(tài)的形成。因此，能夠制造導(dǎo)通電阻下降的M0SFET。在碳化硅襯底中，所述多個SiC層的所述端面可以相互連接，使得所述多個SiC層的當(dāng)俯視觀察時相互對齊的各個主面具有相對于<1-100>方向形成不大于5°的角的偏離取向。所述<1-100>方向是碳化硅襯底中的代表性偏離取向。將由在制造襯底的方法中的切片工藝的變化所造成的偏離取向的變化調(diào)整為5°以下，這使得可以在碳化硅襯底上容易地形成外延生長層。 在碳化硅襯底中，所述多個SiC層的所述端面可以相互連接，使得所述多個SiC層的當(dāng)俯視觀察時相互對齊的各個主面具有相對于所述<1-100>方向上的{03-38}面具有不小于-3°且不大于5°的偏離角。因此，在使用碳化硅襯底制造MOSFET的情況中，能夠進一步提高通道遷移率。此外，“相對于<1-100>方向上的{03-38}面的偏離角”是指由上述主面的法線在由<1-100> 方向和<0001〉方向限定的平面上的正交投影與{03-38}面的法線形成的角。正值符號對應(yīng)正交投影與<1-100>方向近似平行的情況，而負(fù)值符號對應(yīng)正交投影與<0001〉方向近似平行的情況。此外，各個主面優(yōu)選具有基本為{03-38}的面取向，且所述主面更優(yōu)選具有 {03-38}的面取向。此處，表述“主面具有基本為{03-38}的面取向”旨在包括如下情況其中，襯底主面的面取向包含在考慮到襯底的加工精度，使得可將面取向基本認(rèn)為是{03-38} 的偏離角范圍內(nèi)。在這種情況下，偏離角的范圍是例如相對于{03-38}為士2°的偏離角的范圍。因此，能夠進一步提高上述通道遷移率。
在碳化硅襯底中，可以將所述 多個SiC層的端面相互連接，使得所述多個SiC層的當(dāng)俯視觀察時相互對齊的主面具有相對于<11-20>方向形成不超過5°的角的偏離取向。與<1-100>方向一樣，<11-20>是碳化硅襯底中的代表性偏離取向。將由在制造襯底的方法中的切片工藝的變化所造成的偏離取向的變化調(diào)整為士5°，這使得可以在碳化硅襯底上容易地形成外延生長層。在碳化硅襯底中，各個SiC層可具有不超過IcnT2的微管密度。此外，在碳化硅襯底中，各個SiC層可具有不超過1 X IO4CnT2的位錯密度。此外，在碳化硅襯底中，各個SiC層可具有不超過0. IcnT1的堆積缺陷密度。通過使用這種高品質(zhì)SiC層，在使用碳化硅襯底制造半導(dǎo)體裝置中能夠提高收率。在碳化硅襯底中，所述多個SiC層的相鄰層可具有直接相互連接的端面。以這種方式，與利用插入到其間的中間層將其連接的情況相比，在碳化硅襯底中能夠得到可用于制造半導(dǎo)體裝置的更大區(qū)域。發(fā)明效果由上述說明可清楚，根據(jù)本發(fā)明的制造碳化硅襯底的方法和碳化硅襯底，能夠提供制造結(jié)晶度優(yōu)異并具有大直徑的碳化硅襯底的方法以及這種碳化硅襯底。


圖1是顯示碳化硅襯底的結(jié)構(gòu)的示意性橫斷面視圖。圖2是顯示碳化硅襯底的結(jié)構(gòu)的示意性平面圖。圖3是顯示具有在其上形成的外延層的碳化硅襯底的結(jié)構(gòu)的示意性橫斷面視圖。圖4是示意性顯示用于制造碳化硅襯底的方法的流程圖。圖5是顯示實施方案2中的碳化硅襯底的結(jié)構(gòu)的示意性橫斷面視圖。圖6是示意性顯示用于制造實施方案2中的碳化硅襯底的方法的流程圖。圖7是用于說明制造碳化硅襯底的方法的示意性橫斷面視圖。圖8是顯示實施方案3中的碳化硅襯底的結(jié)構(gòu)的示意性橫斷面視圖。圖9是示意性顯示用于制造實施方案3中的碳化硅襯底的方法的流程圖。圖10是用于說明制造碳化硅襯底的方法的示意性橫斷面視圖。圖11是顯示實施方案4中的碳化硅襯底的結(jié)構(gòu)的示意性橫斷面視圖。圖12是示意性顯示用于制造實施方案4中的碳化硅襯底的方法的流程圖。圖13是用于說明制造碳化硅襯底的方法的示意性橫斷面視圖。圖14是顯示實施方案5中的碳化硅襯底的結(jié)構(gòu)的示意性橫斷面視圖。圖15是示意性顯示用于制造實施方案5中的碳化硅襯底的方法的流程圖。圖16是用于說明制造碳化硅襯底的方法的示意性橫斷面視圖。圖17是顯示垂直型MOSFET的結(jié)構(gòu)的示意性橫斷面視圖。圖18是示意性顯示用于制造垂直型MOSFET的方法的流程圖。圖19是用于說明制造垂直型MOSFET的方法的示意性橫斷面視圖。圖20是用于說明制造垂直型MOSFET的方法的示意性橫斷面視圖。圖21是用于說明制造垂直型MOSFET的方法的示意性橫斷面視圖。
圖22是用于說明制造垂直型MOSFET的方法的示意性橫斷面視圖。
具體實施例方式下面參考附圖對本發(fā)明的實施方案進行說明。應(yīng)注意，對圖中的相同或相當(dāng)?shù)牟糠纸o予相同的參考符號且不再重復(fù)對其進行說明。實施方案1首先，參考圖1和圖2對本發(fā)明的一個實施方案即實施方案1進行說明。圖1與沿圖2中的線I-I所取的橫斷面視圖相對應(yīng)。參考圖1，本實施方案的碳化硅襯底1包含多個SiC層20，所述多個SiC層20各自由單晶碳化硅制成并在俯視觀察時并排排列。所述多個SiC層20具有相互連接的端面20B。
在本實施方案的碳化硅襯底1中，以當(dāng)俯視觀察時各個由單晶碳化硅制成的多個 SiC層20并排排列的方式將SiC層20的端面20B相互連接。照這樣，碳化硅襯底1可有效地利用各自得自具有小直徑并易于實現(xiàn)高品質(zhì)的碳化硅單晶的SiC襯底(SiC層)，由此能夠作為結(jié)晶度優(yōu)異并具有大直徑的碳化硅襯底對碳化硅襯底1進行處理。此外，參考圖1和圖2，在碳化硅襯底1中，當(dāng)俯視觀察時，所述多個SiC層20以矩陣形式排列。更具體地，對多個SiC層20的相鄰層進行設(shè)置，使得其端面20B相互連接。 從不同的觀點解釋，將多個SiC層20的相鄰層的端面20B直接相互連接。因此，與利用插入到其間的中間層將其相互連接的情況相比，碳化硅襯底1具有可用于制造半導(dǎo)體裝置的更大區(qū)域。利用具有這種大直徑的碳化硅襯底1使得半導(dǎo)體裝置的制造方法高效。此外， 在碳化硅襯底1中，SiC層20的各個端面20B與其主面20A垂直。這使得SiC層20可容易地以矩陣形式排列。此外，如圖3中所示，在SiC層20的主面20A上形成由單晶碳化硅制成的外延生長層30，由此制造包含外延生長層的碳化硅襯底2，所述外延生長層可用作緩沖層或有源層。此處，在各個SiC層20中包含的雜質(zhì)能夠為氮或磷。特別地，在雜質(zhì)濃度相同的條件下，與采用氮作為雜質(zhì)的情況中的其電阻率相比，通過采用磷作為雜質(zhì)，碳化硅襯底1 的電阻率可以變得更小。此處，在上述碳化硅襯底1中，各個SiC襯底20的主面20A相對于{0001}面可具有不小于50°且不大于65°的偏離角。通過使用這種碳化硅襯底1制造M0SFET，在通道區(qū)域內(nèi)能夠減少界面狀態(tài)的形成，由此得到導(dǎo)通電阻下降的M0SFET。同時，為了促進制造， SiC層20的主面20A可與{0001}面相對應(yīng)。此外，SiC層20的主面20A的偏離取向可相對于<1-100>方向形成5°以下的角。 所述<1-100>方向是碳化硅襯底中的代表性偏離取向。將由在制造襯底的方法中的切片工藝的變化所造成的偏離取向的變化調(diào)整為5°以下，這使得可以在碳化硅襯底1上容易地形成外延生長層。此外，在碳化硅襯底1中，SiC層20的主面20A相對于<1-100>方向上的{03-38} 面優(yōu)選具有不小于-3°且不大于5°的偏離角。因此，在使用碳化硅襯底1制造MOSFET的情況中，能夠進一步提高通道遷移率?；蛘?，在碳化硅襯底1中，SiC層20的主面20A的偏離取向可相對于<11_20>方向形成5°以下的角。
<11-20>是碳化硅襯底中的代表性偏離取向。將由在制造襯底的方法中的切片工藝的變化所造成的偏離取向的變化調(diào)整為士5°，這使得可以在碳化硅襯底1上容易地形成外延生長層。此外，期望的是，SiC層20具有大于5X IO18CnT3且小于2X IO19CnT3的雜質(zhì)濃度。 以這種方式，能夠降低電阻率并同時抑制SiC層20中的堆積缺陷。此外，SiC層20優(yōu)選具有不超過IcnT2的微管密度。此外，SiC層20優(yōu)選具有不超過1 X IO4CnT2的位錯密度。此外，SiC層20優(yōu)選具有不超過0. IcnT1的堆積缺陷密度。通過使用這種高品質(zhì)SiC層20，在使用碳化硅襯底1制造半導(dǎo)體裝置中能夠提高收率。下面對制造上述碳化硅襯底1的示例性方法進行說明。參考圖4，首先實施襯底準(zhǔn)備步驟以作為本實施方案中制造碳化硅襯底的方法中的步驟(SlO)。在該步驟(SlO)中， 參考圖1和圖2，準(zhǔn)備各自由單晶碳化硅制成且將成為SiC層20的多個SiC襯底20。各個 SiC襯底20具有主面，所述主面將成為通過這種制造方法得到的SiC層20的主面20A (參見圖1)。因此，此時，根據(jù)主面20A的期望面取向選擇SiC襯底20的主面的面取向。此處， 例如，準(zhǔn)備具有與{03-38}面相對應(yīng)的主面20A的SiC襯底20。此外，作為SiC襯底20，使用具有大于5X IO18CnT3且小于2X IO19CnT3的雜質(zhì)濃度的襯底。然后，作為步驟(S20)，實施接觸排列步驟。在該步驟(S20)中，參考圖1和圖2， 當(dāng)俯視觀察時在步驟(SlO)中準(zhǔn)備的所述多個SiC襯底20并排排列，使得相鄰的SiC襯底 20的端面20B相互接觸。然后，作為步驟(S30)，實施連接步驟。在該步驟(S30)中，通過對在步驟(S20)中排列的SiC襯底20進行加熱，將相鄰的SiC襯底20相互連接，使得相鄰的襯底的端面20B 相互接觸?？梢栽跍p壓下(例如在真空中)實施這種加熱。利用上述工藝，完成了實施方案1的碳化硅襯底1。此外，通過實施如下步驟以在碳化硅襯底1上形成外延生長層，可以制造上述碳化硅襯底2。S卩，作為步驟(S40)，在通過實施步驟(SlO) (S30)而制造的碳化硅襯底1上實施表面平滑化步驟。在該步驟(S40)中，通過例如研磨使得各個SiC襯底20的主面20A 平滑。這使得可以在SiC襯底20的主面20A上容易地形成高品質(zhì)的外延生長層。此外，作為步驟(S50)，實施外延生長步驟。在該步驟(S50)中，參考圖1和圖3， 在SiC層20上形成外延生長層30。以這種方式，完成了包含外延生長層30的碳化硅襯底 2，所述外延生長層30可用作半導(dǎo)體裝置中的緩沖層或有源層。此處，在步驟(S20)中，在相鄰的SiC層20之間的間隙優(yōu)選不超過100 μ m。即使當(dāng)SiC襯底20的端面20B高度平坦時，仍能夠在SiC襯底20之間形成微小間隙。如果這種間隙超過100 μ m,則SiC襯底20之間的連接狀態(tài)可能不會均勻。通過將SiC襯底20之間的間隙設(shè)定為不超過100 μ m,能夠更可靠地將SiC襯底20相互均勻連接。此外，在步驟(S30)中，優(yōu)選對SiC襯底20進行加熱以落在等于或高于碳化硅的升華溫度的溫度范圍內(nèi)。這使得可更可靠地將SiC襯底20相互連接。此外，在步驟(S30)中用于SiC襯底20的加熱溫度優(yōu)選不低于1800°C且不高于 2500°C。如果加熱溫度低于1800°C，則將SiC襯底20相互連接需要花費較長時間，這導(dǎo)致制造碳化硅襯底1的效率下降。另一方面，如果加熱溫度超過2500°C，則SiC襯底20的表面變得粗糙，這可能導(dǎo)致在要制造的碳化硅襯底1中產(chǎn)生多種晶體缺陷。為了提高制造效率并同時抑制在碳化硅襯底1中產(chǎn)生缺陷，將在步驟(S30)中用于SiC襯底20的加熱溫度優(yōu)選設(shè)定為不小于1900°C且不大于2100°C。此外，當(dāng)將在步驟(S30)中進行加熱時氣氛的壓力設(shè)定為不低于10_5Pa且不高于IO6Pa時，使用簡單裝置能夠?qū)⑵湎嗷ミB接。此外，在該步驟(S30)中，可在高于ICT1Pa且低于IO4Pa的壓力下對所述多個SiC襯底進行加熱。這能夠使用簡單的裝置完成上述連接，并在相對短的時間內(nèi)提供用于完成連接的氣氛，由此實現(xiàn)碳化硅襯底1的制造成本的下降。此外，在步驟(S30)中進行加熱時的氣氛可以為惰性氣體氣氛。在氣氛為惰性氣體氣氛的情況中，所述惰性氣體氣氛優(yōu)選含有選自氬、氦和氮中的至少一種。此外，在該步驟(S30)中，可在通過降低空氣的壓力 而得到的氣氛中對所述多個SiC襯底20進行加熱。這降低了碳化硅襯底1的制造成本。此外，在上述實施方案中已經(jīng)說明了 在步驟(SlO)中，準(zhǔn)備了各自具有與 {03-38}面相對應(yīng)的主面20A的SiC襯底20 ；且在步驟(S20)和(S30)中，對其進行排列， 使得各自與103-38}面相對應(yīng)的主面20A相互對齊，即與{03-38}面相對應(yīng)的主面20A在一個平面中相互對齊(在各個主面20A具有與<1-100>方向相對應(yīng)的偏離取向的情況中)。 然而，作為這種的替代，各個主面20A可具有與例如<11-20>方向相對應(yīng)的偏離取向。此外，在步驟(SlO)中準(zhǔn)備的各個SiC襯底20優(yōu)選具有不超過IcnT2的微管密度。 此外，在步驟(SlO)中準(zhǔn)備的各個SiC襯底20優(yōu)選具有不超過IX IO4CnT2的位錯密度。此夕卜，在步驟(SlO)中準(zhǔn)備的各個SiC襯底20優(yōu)選具有不超過0. IcnT1的堆積缺陷密度。通過利用由此準(zhǔn)備的這種高品質(zhì)SiC襯底20制造碳化硅襯底1，能夠在使用碳化硅襯底1制造半導(dǎo)體裝置中提高收率。此外，在步驟(S 10)中準(zhǔn)備的各個SiC襯底20具有大于5X1018cm_3且小于 2X IO19Cm-3的雜質(zhì)濃度。這使得可在各個SiC襯底20中降低電阻率并同時抑制堆積缺陷。實施方案2下面對本發(fā)明的另一個實施方案即實施方案2進行說明。參考圖5和圖1，實施方案2中的碳化硅襯底1具有與實施方案1中的碳化硅襯底1基本相同的結(jié)構(gòu)并提供了與其基本相同的效果。然而，實施方案2中的碳化硅襯底1與實施方案1中的不同之處在于，提供了填充部分以填充SiC層20之間的間隙。參考圖5，實施方案2中的碳化硅襯底2還包含用于對所述多個SiC層20之間的間隙進行填充的填充部分60。各個填充部分60可由例如碳化硅或二氧化硅制成。此外，可使用由硅(Si)制成或由樹脂制成的填充部分60。通過例如將熔融的Si引入到SiC層20 之間的各個間隙中能夠形成由Si制成的填充部分60。通過例如將熔融的樹脂倒入SiC層 20之間的各個間隙中并然后實施適當(dāng)?shù)挠不幚硪允沟脴渲不軌蛐纬捎蓸渲瞥傻闹虚g層。可使用的樹脂的實例包括丙烯酸類樹脂、聚氨酯樹脂、聚丙烯、聚苯乙烯、聚氯乙烯、抗蝕劑、含SiC的樹脂等。因此，即使在對其表面進行研磨時，實施方案2中的碳化硅襯底1也抑制了外來物質(zhì)如研磨粒子進入到SiC層20之間的各個間隙中。應(yīng)注意，各個填充部分60具有大于5X IO18CnT3的雜質(zhì)濃度。這實現(xiàn)了填充部分60 的電阻率的下降，由此通過形成填充部分60而防止了碳化硅襯底1的電阻率升高。下面對用于制造實施方案2中的碳化硅襯底的方法進行說明。參考圖6，在制造該實施方案中的碳化硅襯底的方法中，以與實施方案1中相同的方式實施步驟(Sio) (S30)。因此，如圖7中所示，將SiC襯底20在其端面20B處相互連接。
然后，作為步驟(S31)，實施間隙填充步驟。在該步驟(S31)中，形成填充部分以對相互連接的多個SiC襯底20之間的間隙進行填充。具體地，參考圖7和圖5，例如，使用 CVD外延法來生長碳化硅，由此形成填充SiC襯底20之間的間隙的填充部分60。應(yīng)注意， 用于形成填充部分60的方法不限于CVD外延法，例如可使用升華法或液相外延法。通過例如將SiC襯底20與保持在碳坩堝中的Si熔融物接觸以向它們供應(yīng)源自熔融物的Si和源自坩堝的碳，能夠?qū)嵤┧鲆合嗤庋臃?。此外，各個填充部分60不必由碳化硅制成，且例如可由二氧化硅制成。通過例如CVD法能夠形成由二氧化硅制成的填充部分60。然后， 作為步驟(S40)，以與實施方案1中相同的方式實施表面平滑化步驟。此時， 通過研磨將在SiC襯底20的主面20A上形成的填充部分60除去。此外，由此形成的填充部分60防止了外來物質(zhì)如研磨粒子進入到SiC層20之間的間隙中。利用上述程序，按圖5中所示完成了實施方案2中的碳化硅襯底1。此外，與實施方案1 一樣，通過實施步驟(S70)， 能夠制造包含外延生長層的碳化硅襯底。實施方案3下面對本發(fā)明的還另一個實施方案即實施方案3進行說明。參考圖8和圖1，實施方案3中的碳化硅襯底1具有與實施方案1中的碳化硅襯底1基本相同的結(jié)構(gòu)并提供了與其基本相同的效果。然而，在各個SiC層20的形狀方面，實施方案3中的碳化硅襯底1與實施方案1中的不同。參考圖8，在實施方案3中，各個SiC層20的端面20B不與其主面20A垂直。此外，實施方案3中的SiC層20的端面20B與解理面相對應(yīng)。更具體地，在實施方案3中，SiC 層20的端面20B與{0001}面相對應(yīng)。下面對用于制造實施方案3中的碳化硅襯底1的方法進行說明?？梢砸耘c實施方案1中基本相同的方式來制造實施方案3中的碳化硅襯底1。然而，在步驟(SlO)中準(zhǔn)備的各個SiC襯底20的形狀方面，用于制造實施方案3中的碳化硅襯底的方法與實施方案1中的不同。因此，能夠使用與實施方案1中不同的制造方法。S卩，參考圖9，在作為步驟(SlO)而實施的襯底準(zhǔn)備步驟中，準(zhǔn)備了各自與實施方案3中的各個SiC層20的形狀相對應(yīng)的SiC襯底20。具體地，在步驟(SlO)中準(zhǔn)備的各個 SiC襯底20的端面20B與作為{0001}面的解理面相對應(yīng)。這抑制了在得到SiC襯底20時在SiC襯底20的端面附近上的損傷。結(jié)果，在SiC襯底20的端面附近保持了結(jié)晶度。然后，參考圖9，實施緊密排列步驟以作為步驟(S21)。在該步驟(S21)中，參考圖10，通過相互面對設(shè)置的第一加熱器81和第二加熱器82交替保持相鄰的要成為SiC層 20(參見圖8)的SiC襯底20。此時，認(rèn)為由第一加熱器保持的SiC襯底20與由第二加熱器82保持的SiC襯底20之間的間隔的合適值與用于在下述步驟(S32)中進行加熱時得到的升華氣體的平均自由通道相關(guān)。具體地，能夠?qū)⑺鲩g隔的平均值設(shè)定為小于用于在下述步驟(S32)中進行加熱時得到的升華氣體的平均自由通道。例如，嚴(yán)格地，用于原子和分子的平均自由通道取決于在IPa壓力和2000°C溫度下的原子半徑和分子半徑，但是為約幾厘米到幾十厘米。因此，實際上，優(yōu)選將所述間隔設(shè)定為幾厘米以下。更具體地，將由第一加熱器81保持的SiC襯底20和由第二加熱器82保持的SiC襯底20相互緊密排列，使得其端面在其間的間隔不小于1 μ m且不大于Icm的條件下相互面對。所述間隔的平均值優(yōu)選為Icm以下，更優(yōu)選Imm以下。同時，在間隔的平均值為1 μ m以上時，能夠確保用于升華碳化硅的足夠空間。應(yīng)注意，這種升華氣體是通過對固體碳化硅進行升華而形成的氣體，且所述升華氣體包含例如Si、Si2C* SiC2。此外，將第一加熱器81設(shè)置在相對于第二加熱器 82的上側(cè)(在垂直方向上的上側(cè))。然后，作為步驟(S32)，實施升華步驟。在該步驟(S32)中，通過第一加熱器81將 SiC襯底20加熱至預(yù)定的第一溫度。同樣地，通過第二加熱器82將SiC襯底20加熱至預(yù)定的第二溫度。此時，例如通過由此將由第二加熱器82保持的SiC襯底20加熱至第二溫度， 使得SiC從由第二加熱器82保持的SiC襯底20的表面升華。將所述第一溫度設(shè)定為比所述第二溫度低。具體地，例如將第一溫度設(shè)定為比第二溫度低不小于1°C且不大于100°C。 所述第一溫度優(yōu)選為1800°C以上且2500°C以下。因此，作為從由第二加熱器8 2保持的SiC 襯底20升華的結(jié)果的氣體形式的SiC到達由第一加熱器81保持的SiC襯底20的表面。通過保持這種狀態(tài)，將相鄰的SiC襯底(SiC層)20在其端面20B處相互連接，如圖8中所示， 由此完成實施方案3中的碳化硅襯底1。此外，與實施方案1 一樣，通過實施步驟(S40)和 (S50)，能夠制造包含外延生長層的碳化硅襯底。應(yīng)注意，在上述實施方案中的制造方法中，在步驟(S21)中將由第一加熱器81保持的SiC襯底20和由第二加熱器82保持的SiC襯底20以其間具有間隔的方式排列，但其可以以其間不存在任何間隔的方式進行排列即以相互接觸的方式排列。此外，在這種情況下，在由第一加熱器81保持的SiC襯底20和由第二加熱器82保持的SiC襯底20之間形成間隙。在該間隙中，將SiC升華，由此得到實施方案3中的碳化硅襯底1。實施方案4下面對本發(fā)明的還另一個實施方案即實施方案4進行說明。參考圖11和圖1，實施方案4中的碳化硅襯底1具有與實施方案1中的碳化硅襯底1基本相同的構(gòu)造并提供了與其基本相同的效果。然而，實施方案4中的碳化硅襯底1與實施方案1中的不同之處在于，在相鄰的SiC層之間設(shè)置了各自充當(dāng)中間層的無定形SiC層。S卩，參考圖11，在實施方案4中的碳化硅襯底1中，將各個無定形SiC層40設(shè)置在相鄰的SiC層20之間。無定形SiC層40至少具有由無定形SiC制成的部分，并充當(dāng)中間層。然后，通過這種無定形SiC層40將相鄰的SiC層20相互連接。由此存在的無定形SiC 層40有助于制造其中將相鄰的SiC層20相互連接的碳化硅襯底1。此處，將相鄰的SiC層 20之間的間隔即中間層(無定形SiC層40)的厚度優(yōu)選設(shè)定為100 μ m以下，更優(yōu)選10 μ m 以下。下面對制造實施方案4中的碳化硅襯底1的方法進行說明。參考圖12，在制造實施方案4中的碳化硅襯底1的方法中，以與實施方案1中相同的方式實施襯底準(zhǔn)備步驟以作為步驟(SlO)，從而準(zhǔn)備多個SiC襯底20。然后，實施Si層形成步驟以作為步驟(S11)。在該步驟(Sll)中，參考圖13，例如在步驟(SlO)中準(zhǔn)備的SiC襯底20的端面20B的每一個上形成具有IOOnm厚度的Si層 41。例如使用濺射法能夠形成這種Si層41。然后，作為步驟(S20)，實施接觸排列步驟。在該步驟(S20)中，與實施方案1 一樣，以矩陣形式將相鄰的SiC襯底20并排排列，使得其與在步驟(Sll)中在其間形成的Si 層41接觸。然后，作為步驟(S33)，實施加熱步驟。在該步驟(S33)中，例如在氫氣和丙烷氣體的混合氣體氣氛中，在IX IO3Pa的壓力下，在約1500°c下將以與在其間形成的Si層41接觸的方式排列的SiC襯底20加熱3小時。因此，向Si層41供應(yīng)作為主要從SiC襯底20 擴散的結(jié)果的碳，由此形成如圖11中所示的無定形SiC層40。利用上述工藝，能夠制造實施方案4中的碳化硅襯底1。此外，與實施方案1 一樣，通過實施步驟(S40)和(S50)，可以制造包含外延生長層的碳化硅襯底。實施方案5下面對本發(fā)明的還另一個實施方 案即實施方案5進行說明。參考圖14，實施方案 5中的碳化硅襯底1具有與實施方案1中的碳化硅襯底1基本相同的構(gòu)造并提供了與其基本相同的效果。然而，實施方案5中的碳化硅襯底1與實施方案1中的不同之處在于，在相鄰的SiC層20之間形成了中間層70。更具體地，中間層70包含碳以充當(dāng)導(dǎo)體。此處，本文中可使用的中間層70包含例如石墨粒子和非石墨化碳。優(yōu)選地，中間層70具有包含石墨粒子和非石墨化碳的碳復(fù)合結(jié)構(gòu)。即，在實施方案5的碳化硅襯底1中，將通過在其中包含碳而充當(dāng)導(dǎo)體的中間層70 設(shè)置在相鄰的SiC層20之間。通過中間層70將相鄰的SiC層20相互連接。由此存在的中間層70有助于制造其中將相鄰的SiC層20在其端面20B處相互連接的碳化硅襯底1。下面對制造實施方案5中的碳化硅襯底1的方法進行說明。參考圖15，在制造實施方案5中的碳化硅襯底1的方法中，以與實施方案1中相同的方式實施步驟(SlO)。然后，作為步驟(S12)，實施膠粘劑涂布步驟。在該步驟(S12)中，參考圖16，例如向SiC襯底的端面20B涂布碳膠粘劑，由此形成前體層71。所述碳膠粘劑能夠由例如樹脂、 石墨粒子和溶劑形成。此處，可使用的示例性樹脂為通過加熱而形成為非石墨化碳的樹脂如酚醛樹脂?？墒褂玫氖纠匀軇楸椒?、甲醛、乙醇等。此外，優(yōu)選以不小于lOmg/cm2且不大于40mg/cm2的量，更優(yōu)選以不小于20mg/cm2且不大于30mg/cm2的量涂布碳膠粘劑。此夕卜，所涂布的碳膠粘劑優(yōu)選具有不超過100 μ m、更優(yōu)選不超過50 μ m的厚度。然后，作為步驟(S20)，實施接觸排列步驟。在該步驟(S20)中，與實施方案1 一樣，參考圖16，以矩陣形式將相鄰的SiC襯底20并排排列，使得其與在步驟(S12)中在其間形成的前體層71接觸。然后，作為步驟(S34)，實施預(yù)焙燒步驟。在該步驟(S34)中，對以與在其間形成的前體層71接觸的方式排列的SiC襯底20進行加熱，由此從構(gòu)成各個前體層71的碳膠粘劑中除去溶劑組分。具體地，將SiC襯底20逐漸加熱至超過溶劑組分的沸點的溫度范圍。通過盡可能地實施這種加熱，對膠粘劑進行脫氣以提高粘合強度。然后，作為步驟(S35)，實施燒結(jié)步驟。在該步驟(S35)中，將具有在步驟(S34) 中受熱并因此預(yù)焙燒的前體層71的SiC襯底20加熱至高溫，優(yōu)選不小于900°C且不高于 iioo°c的溫度如iooo°c并持續(xù)優(yōu)選不小于 ο分鐘且不超過 ο小時的時間如ι小時，由此對前體層71進行燒結(jié)。在燒結(jié)時所使用的氣氛能夠為惰性氣體氣氛如氬。所述氣氛的壓力能夠為例如大氣壓。以這種方式，將前體層71形成為各自由碳制成的中間層70，所述碳為導(dǎo)體。利用上述工藝，能夠制造實施方案5中的碳化硅襯底1。此外，與實施方案1 一樣， 通過實施步驟(S40)和(S50)，可以制造包含外延生長層的碳化硅襯底。應(yīng)注意，實施方案4和5已經(jīng)說明了分別包含無定形SiC和碳的中間層，但中間層不限于此。作為這些的替代，例如能夠使用由金屬制成的中間層。在這種情況下，作為金屬， 優(yōu)選使用可通過形成硅化物而與碳化硅形成歐姆接觸的金屬如鎳。實施方案6作為實施方案6，下面對使 用本發(fā)明的上述碳化硅襯底制造的一種示例性半導(dǎo)體裝置進行說明。參考圖17，根據(jù)本發(fā)明的半導(dǎo)體裝置101為垂直型DiMOSFET(雙注入的 M0SFET)，并具有襯底102、緩沖層121、反向擊穿電壓保持層122、ρ區(qū)123、η+區(qū)124、p.區(qū) 125、氧化物膜126、源極111、上源極127、柵極110和在所述襯底102背面上形成的漏極 112。具體地，在由η型導(dǎo)電性碳化硅制成的襯底102的正面上形成由碳化硅制成的緩沖層 121。作為襯底102，使用本發(fā)明的碳化硅襯底，其包括實施方案1 5中的碳化硅襯底1。 在使用實施方案1 5的每一個中的碳化硅襯底1的情況中，在碳化硅襯底1的SiC層20 上形成緩沖層121。緩沖層121具有η型導(dǎo)電性，并具有例如0.5μπι的厚度。此外，緩沖層 121中具有η型導(dǎo)電性的雜質(zhì)具有例如5Χ IO17CnT3的濃度。在緩沖層121上形成反向擊穿電壓保持層122。反向擊穿電壓保持層122由η型導(dǎo)電性碳化硅制成，并具有例如10 μ m的厚度。此外，反向擊穿電壓保持層122以例如5 X IO15CnT3的濃度包含η型導(dǎo)電性雜質(zhì)。反向擊穿電壓保持層122具有其中在其間具有間隔的條件下形成ρ型導(dǎo)電性的ρ 區(qū)123的表面。在各個ρ區(qū)123中，在ρ區(qū)123的表面層處形成η+區(qū)124。此外，在與η+區(qū) 124相鄰的位置處，形成ρ+區(qū)125。形成氧化物膜126，從而在一個ρ區(qū)123中的η+區(qū)124、 P區(qū)123、兩個ρ區(qū)123之間的反向擊穿電壓保持層122的露出部分、其他ρ區(qū)123以及其他ρ區(qū)123中的η+區(qū)124上延伸。在氧化物膜126上，形成柵極110。此外，在η+區(qū)124和 P+區(qū)125上形成源極111。在源極111上，形成上源極127。而且，在襯底102的背面即與在其上形成緩沖層121的其正面相反的表面上形成漏極112。本實施方案中的半導(dǎo)體裝置101使用本發(fā)明中的碳化硅襯底如在實施方案1 5 的每一個中所述的碳化硅襯底1作為襯底102。此處，如上所述，本發(fā)明的碳化硅襯底為結(jié)晶度優(yōu)異并具有大直徑的碳化硅襯底。因此，半導(dǎo)體裝置101為其中作為外延層而在襯底 102上形成的緩沖層121和反向擊穿電壓保持層122具有優(yōu)異結(jié)晶度的半導(dǎo)體裝置，且為在成本下降的條件下制造的。下面參考圖18 圖22對制造圖17中所示的半導(dǎo)體裝置101的方法進行說明。參考圖18，首先，實施襯底準(zhǔn)備步驟(S110)。此處準(zhǔn)備例如由碳化硅制成且具有與(03-38) 面相對應(yīng)的主面的襯底102(參見圖19)。作為襯底102，準(zhǔn)備本發(fā)明的碳化硅襯底，其包括根據(jù)實施方案1 5中所述的各種制造方法制造的碳化硅襯底1?；蛘撸鳛橐r底102 (參見圖19)，可使用具有η型導(dǎo)電性并具有0. 02 Ω cm的襯底電阻的襯底。然后，如圖18中所示，實施外延層形成步驟(S120)。具體地，在襯底102的正面上形成緩沖層121。在用作襯底102的碳化硅襯底1的SiC層20 (參見圖1、圖5、圖8、圖11 和圖14)上形成緩沖層121。作為緩沖層121，例如，形成了由η型導(dǎo)電性碳化硅制成并具有 0.5μπι厚度的外延層。緩沖層121具有例如5Χ IO17CnT3的濃度的導(dǎo)電雜質(zhì)。然后，在緩沖層121上，形成反向擊穿電壓保持層122，如圖19中所示。作為反向擊穿電壓保持層122， 使用外延生長法形成了由η型導(dǎo)電性碳化硅制成的層。反向擊穿電壓保持層122能夠具有例如10 μ m的厚度。此外，反向擊穿電壓保持層122以例如5X IO15CnT3的濃度包含η型導(dǎo)電性雜質(zhì)。
然后，如圖18中所示，實施注入步驟(S130)。具體地，使用通過平版印刷和腐蝕形成的氧化物膜作為掩模來將P型導(dǎo)電性雜質(zhì)注入到反向擊穿電壓保持層122中，由此形成圖20中所示的ρ區(qū)123。此外，在將由此使用的氧化物膜除去之后，通過平版印刷和腐蝕形成具有新圖案的氧化物膜。使用這種氧化物膜作為掩模，將η型導(dǎo)電性導(dǎo)電雜質(zhì)注入到預(yù)定區(qū)域內(nèi)以形成η+區(qū)124。以類似方式，注入ρ型導(dǎo)電性導(dǎo)電雜質(zhì)以形成ρ+區(qū)125。結(jié)果， 得到了圖20中所示的結(jié)構(gòu)。在這種注入步驟之后，實施活化退火處理。在例如使用氬氣作為氣氛氣體、將加熱溫度設(shè)定為1700°C并將加熱時間設(shè)定為30分鐘的條件下實施這種活化退火處理。然后，如圖18中所示，實施柵絕緣膜形成步驟(S140)。具體地，如圖21中所示，形成氧化物膜126以覆蓋反向擊穿電壓保持層122、p區(qū)123、n+區(qū)124和ρ+區(qū)125。作為用于形成氧化物膜126的條件，例如，可實施干燥氧化(熱氧化)。在將加熱溫度設(shè)定為1200°C 并將加熱時間設(shè)定為30分鐘的條件下實施干燥氧化。其后，如圖18中所示，實施氮退火步驟(S150)。具體地，在一氧化氮(NO)的氣氛氣體中實施退火處理。例如，用于這種退火處理的溫度條件如下加熱溫度為iioo°c且加熱時間為120分鐘。結(jié)果，將氮原子引入到氧化物膜126與設(shè)置在氧化物膜126下方的反向擊穿電壓保持層122、p區(qū)123、n+區(qū)124和ρ+區(qū)125中的每一個之間的界面附近。此外， 在使用一氧化氮氣氛氣體的退火步驟之后，可使用作為惰性氣體的氬(Ar)氣實施另外的退火。具體地，使用氬氣氣氛氣體，可在將加熱溫度設(shè)定為IlOiTC并將加熱時間設(shè)定為60 分鐘的條件下實施另外的退火。然后，如圖18中所示，實施電極形成步驟(S160)。具體地，利用平版印刷法在氧化物膜126上形成具有圖案的抗蝕膜。使用抗蝕膜作為掩模，通過腐蝕將在η+區(qū)124和ρ+區(qū) 125上方的氧化物膜的一部分除去。其后，在抗蝕膜上以及在與η+區(qū)124和ρ+區(qū)125接觸的氧化物膜126的開口中形成導(dǎo)電膜如金屬。其后，將抗蝕膜除去，由此將位于抗蝕膜上的導(dǎo)電膜部分除去(剝落)。此處，作為導(dǎo)體，例如能夠使用鎳(Ni)。結(jié)果，如圖22中所示， 能夠得到源極111和漏極112。應(yīng)注意，此時，優(yōu)選實施用于合金化的熱處理。具體地，使用作為惰性氣體的氬(Ar)氣的氣氛氣體，在將加熱溫度設(shè)定為950°C并將加熱時間設(shè)定為2 分鐘的條件下實施熱處理(合金化處理)。其后，在源極111上，形成上源極127(參見圖17)。此外，在襯底102的背面上形成漏極112(參見圖17)。此外，在氧化物膜126上形成柵極110(參見圖17)。以這種方式，能夠得到圖17中所示的半導(dǎo)體裝置101。即，通過在碳化硅襯底1的SiC層20上形成外延層和電極來制造半導(dǎo)體裝置101。應(yīng)注意，在實施方案6中，作為使用本發(fā)明的碳化硅襯底能夠制造的一種示例性半導(dǎo)體裝置，已經(jīng)對垂直型MOSFET進行了說明，但是能夠制造的半導(dǎo)體裝置不限于此。 例如，使用本發(fā)明的碳化硅襯底能夠制造多種半導(dǎo)體裝置如JFET(結(jié)型場效應(yīng)晶體管)、 IGBT(絕緣柵雙極晶體管)和肖特基勢壘二極管。此外，實施方案6說明了通過在如下碳化硅襯底上形成充當(dāng)有源層的外延層來制造半導(dǎo)體裝置的情況，所述碳化硅襯底具有與 (03-38)面相對應(yīng)的主面。然而，能夠用于主面的晶面不限于此，能夠?qū)⑦m用于使用目的并包含(0001)面的任何晶面用于主面。
如實施方案6中所述，使用本發(fā)明的碳化硅襯底能夠制造半導(dǎo)體裝置。具體地，在本發(fā)明的半導(dǎo)體裝置中，在本發(fā)明的碳化硅襯底上形成外延層以作為有源層。更具體地，本發(fā)明的半導(dǎo)體裝置包含本發(fā)明的碳化硅襯底；在所述碳化硅襯底上形成的外延生長層； 和在所述外延層上形成的電極。換言之，本發(fā)明的半導(dǎo)體裝置包含由單晶碳化硅制成且在俯視觀察時并排排列的多個SiC層；在所述SiC層上形成的外延生長層；以及在所述外延層上形成的電極，所述多個SiC層具有相互連接的端面。本文中所公 開的實施方案在任何方面都是示例性和非限制性的。本發(fā)明的范圍由權(quán)利要求書的項來限定而不是由上述實施方案限定，且本發(fā)明的范圍旨在包含在與權(quán)利要求書的項等價的范圍和含義內(nèi)的所有變化。工業(yè)實用性本發(fā)明制造碳化硅襯底的方法和碳化硅襯底可特別有利地應(yīng)用于制造需要具有高結(jié)晶度和大直徑兩者的碳化硅襯底的方法以及這種碳化硅襯底。附圖標(biāo)記1、2 碳化硅襯底；20 =SiC層(SiC襯底)；20A 主面；20B 端面；30 外延生長層； 40 無定形SiC層；41 =Si層；60 填充部分；70 中間層；71 前體層；81 第一加熱器；82 第二加熱器；101 半導(dǎo)體裝置；102 襯底；110 柵極；111 源極；112 漏極；121 緩沖層； 122 反向擊穿電壓保持層；123 φ區(qū)；124 :n+區(qū)；125 :p+區(qū)；126 氧化物膜；127 上源極。
權(quán)利要求
1.一種制造碳化硅襯底(1)的方法，所述方法包括準(zhǔn)備多個SiC襯底(20)的步驟，所述多個SiC襯底(20)各自由單晶碳化硅制得；以及以當(dāng)俯視觀察時所述多個SiC襯底(20)并排排列的方式將所述多個SiC襯底(20)的端面(20B)相互連接的步驟。
2.如權(quán)利要求1所述的制造碳化硅襯底(1)的方法，還包括形成用于對所述多個SiC 襯底(20)之間的間隙進行填充的填充部分(60)的步驟。
3.如權(quán)利要求2所述的制造碳化硅襯底(1)的方法，其中在所述形成填充部分(60)的步驟中，形成的所述填充部分(60)具有大于5X IO18CnT3的雜質(zhì)濃度。
4.如權(quán)利要求1所述的制造碳化硅襯底(1)的方法，在所述將所述多個SiC襯底(20) 的端面(20B)相互連接的步驟之后，還包括使所述多個SiC襯底(20)的主面(20A)平滑的步驟。
5.如權(quán)利要求1所述的制造碳化硅襯底(1)的方法，還包括在具有相互連接的所述端面(20B)的所述多個SiC襯底(20)的主面(20A)上形成由單晶碳化硅制得的外延生長層 (30)的步驟。
6.如權(quán)利要求1所述的制造碳化硅襯底(1)的方法，其中在所述準(zhǔn)備多個SiC襯底 (20)的步驟中準(zhǔn)備的所述多個SiC襯底(20)的所述端面(20B)中的各個端面與解理面相對應(yīng)。
7.如權(quán)利要求1所述的制造碳化硅襯底(1)的方法，其中在所述準(zhǔn)備多個SiC襯底 (20)的步驟中準(zhǔn)備的所述多個SiC襯底(20)的所述端面(20B)中的各個端面與{0001}面相對應(yīng)。
8.如權(quán)利要求1所述的制造碳化硅襯底(1)的方法，其中在所述將所述多個SiC襯底 (20)的端面(20B)相互連接的步驟中，將所述多個SiC襯底(20)的所述端面(20B)相互連接，使得當(dāng)俯視觀察時所述多個SiC襯底(20)的主面(20A)相互對齊，所述主面(20A)中的各個主面相對于{0001}面具有不小于50°且不大于65°的偏離角。
9.如權(quán)利要求8所述的制造碳化硅襯底(1)的方法，其中在所述將所述多個SiC襯底 (20)的端面(20B)相互連接的步驟中，將所述多個SiC襯底(20)的所述端面(20B)相互連接，使得所述多個SiC襯底(20)的當(dāng)俯視觀察時相互對齊的所述主面(20A)中的各個主面具有相對于<1-100>方向形成不大于5°的角的偏離取向。
10.如權(quán)利要求9所述的制造碳化硅襯底(1)的方法，其中在所述將所述多個SiC襯底 (20)的端面(20B)相互連接的步驟中，將所述多個SiC襯底(20)的所述端面(20B)相互連接，使得所述多個SiC襯底(20)的當(dāng)俯視觀察時相互對齊的所述主面(20A)中的各個主面具有相對于所述<1-100>方向上的{03-38}面具有不小于-3°且不大于5°的偏離角。
11.如權(quán)利要求1所述的制造碳化硅襯底(1)的方法，其中在所述將所述多個SiC襯底 (20)的端面(20B)相互連接的步驟中，通過對具有相互接觸的所述端面(20B)的所述多個 SiC襯底(20)進行加熱，將所述多個SiC襯底(20)的所述端面(20B)相互連接。
12.如權(quán)利要求1所述的制造碳化硅襯底(1)的方法，其中在所述將所述多個SiC襯底 (20)的端面(20B)相互連接的步驟中，通過在高于ICT1Pa且低于IO4Pa的壓力下對所述多個SiC襯底(20)進行加熱，將所述端面(20B)相互連接。
13.一種包含多個SiC層(20)的碳化硅襯底(1)，所述多個SiC層(20)中的各個層由單晶碳化硅制得，且當(dāng)俯視觀察時并排排列，所述多個SiC層(20)具有相互連接的端面(20B)。
14.如權(quán)利要求13所述的碳化硅襯底(1)，還包含用于對所述多個SiC層(20)之間的間隙進行填充的填充部分(60)。
15.如權(quán)利要求13所述的碳化硅襯底(1)，還包含外延生長層(30)，所述外延生長層 (30)由單晶碳化硅制得，并布置在具有相互連接的所述端面(20B)的所述多個SiC層(20) 的主面(20A)上。
16.如權(quán)利要求13所述的碳化硅襯底(1)，其中所述多個SiC層(20)的所述端面(20B) 中的各個端面與解理面相對應(yīng)。
17.如權(quán)利要求13所述的碳化硅襯底(1)，其中所述多個SiC層(20)的所述端面(20B) 中的各個端面與{0001}面相對應(yīng)。
18.如權(quán)利要求13所述的碳化硅襯底(1)，其中所述多個SiC層(20)的所述端面(20B) 相互連接，使得當(dāng)俯視觀察時所述多個SiC層(20)的主面(20A)相互對齊，所述主面(20A) 中的各個主面相對于{0001}面具有不小于50°且不大于65°的偏離角。
19.如權(quán)利要求18所述的碳化硅襯底(1)，其中所述多個SiC層(20)的所述端面(20B) 相互連接，使得所述多個SiC層(20)的當(dāng)俯視觀察時相互對齊的所述主面(20A)中的各個主面具有相對于<1-100>方向形成不大于5°的角的偏離取向。
20.如權(quán)利要求19所述的碳化硅襯底(1)，其中所述多個SiC層(20)的所述端面(20B) 相互連接，使得所述多個SiC層(20)的當(dāng)俯視觀察時相互對齊的所述主面(20A)中的各個主面相對于所述<1-100>方向上的{03-38}面具有不小于-3°且不大于5°的偏離角。
21.如權(quán)利要求13所述的碳化硅襯底(1)，其中所述多個SiC層(20)的相鄰層具有直接相互連接的端面(20B)。
全文摘要
本發(fā)明提供一種制造易于具有大直徑的碳化硅襯底(1)的方法，所述方法包括準(zhǔn)備多個SiC襯底(20)的步驟，所述多個SiC襯底(20)各自由單晶碳化硅制得；以及以當(dāng)俯視觀察時所述多個SiC襯底(20)并排排列的方式將所述多個SiC襯底(20)的端面(20B)相互連接的步驟。
文檔編號C30B29/36GK102449734SQ201080023860
公開日2012年5月9日 申請日期2010年9月27日 優(yōu)先權(quán)日2009年10月30日
發(fā)明者佐佐木信, 原田真, 并川靖生, 玉祖秀人, 西口太郎 申請人:住友電氣工業(yè)株式會社