專利名稱：一種電路板的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子封裝技術(shù)領(lǐng)域，具體涉及一種電路板的制造方法。
背景技術(shù)：
普通的印制電路板，包括中低端封裝基板常采用減成法制作。減成法包括先在層間的絕緣介質(zhì)層上壓合一般厚度例如約18微米厚的銅箔，再整板填孔電鍍，然后，用抗蝕干膜或濕膜保護(hù)住需要形成電路圖形的部位后，進(jìn)行蝕刻，將不需要形成電路的部位的鍍層和銅箔蝕掉，從而形成電路圖形。采用減成法，需要蝕掉的銅箔和鍍層等的厚度在20微米以上，因?yàn)槲g刻側(cè)蝕的原因，蝕刻后線路寬度損失很大，將很難制作線間距在80微米以下的電路板。中高端封裝基板則常采用改進(jìn)型半加成法制作。改進(jìn)型半加成法包括先在層間的絕緣介質(zhì)層上壓合超薄例如1. 5到3. 5微米厚度的銅箔；然后圖形電鍍，即，僅在需要形成電路圖形的部位和鉆孔部位電鍍，其它部位則用抗鍍干膜保護(hù)起來；電鍍完畢去除干膜后，再進(jìn)行快速蝕刻，將未形成的電路圖形部位的底銅蝕掉，最終形成電路圖形。所說的底銅包括壓合的超薄銅箔以及填孔電鍍前進(jìn)行的化學(xué)沉銅或者閃鍍形成的銅層，厚度一般在 5毫米左右。采用改進(jìn)型半加成法，由于底銅厚度僅5毫米左右，可以很大程度的抑制側(cè)蝕現(xiàn)象，在快速蝕刻后線路寬度的減少量約在10微米左右。采用改進(jìn)型半加成法可以制作線間距在50微米以上的電路板，但是，對于線間距在50微米以下的電路板就難以實(shí)現(xiàn)了。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例提供一種電路板的制造方法，可以制作更加精細(xì)的電路板。一種電路板的制造方法，包括在電路板的已設(shè)置金屬化盲孔一面的金屬層上進(jìn)行圖形電鍍，形成電路圖形，所述電路圖形通過所述金屬化盲孔與上一層電路圖形電連接；在形成的所述電路圖形上設(shè)置抗蝕膜，所述抗蝕膜的形狀與所述電路圖形的形狀相匹配；蝕刻掉非電路圖形部位的金屬層。本發(fā)明實(shí)施例提供的電路板的制造方法，是基于改進(jìn)型半加成法的方法，采用改進(jìn)型半加成法進(jìn)行圖形電鍍，初步形成電路圖形，在該初步形成的電路圖形上設(shè)置抗蝕濕膜或干膜后，再進(jìn)行快速蝕刻，最終形成可用的電路圖形。與改進(jìn)型半加成法相比，本方法由于用抗蝕濕膜或干膜對電路圖形進(jìn)行了保護(hù)，在快速蝕刻時(shí)可以減少因側(cè)蝕導(dǎo)致的線寬的損失，從而可以制作更加精細(xì)的線路，線間距可以達(dá)到36至38微米。


圖1是本發(fā)明實(shí)施例提供的電路板的制造方法的流程圖；圖2a_2i是采用本發(fā)明方法制造的電路板的各個(gè)階段的示意圖。
具體實(shí)施例方式本發(fā)明實(shí)施例提供一種電路板的制造方法，采用改進(jìn)型半加成法進(jìn)行圖形電鍍， 初步形成電路圖形；在初步形成的所述電路圖形上設(shè)置抗蝕濕膜或干膜；進(jìn)行快速蝕刻， 以蝕掉非電路圖形部位的金屬層；去除所述抗蝕濕膜或干膜，最終形成電路圖形。以下結(jié)合附圖進(jìn)行詳細(xì)說明。請參考圖1，本發(fā)明實(shí)施例提供一種電路板的制造方法，包括100、在電路板的已設(shè)置金屬化盲孔一面的金屬層上進(jìn)行圖形電鍍，形成電路圖形，所述電路圖形通過所述金屬化盲孔與上一層電路圖形電連接。本實(shí)施例中，首先按照改進(jìn)型半加成法制作出電路圖形，包括在電路板的層間絕緣介質(zhì)層上設(shè)置金屬層，在金屬層上設(shè)置用于連接上一層電路圖形的金屬化盲孔，然后在已設(shè)置金屬化盲孔的金屬層上進(jìn)行圖形電鍍，使電鍍層形成電路圖形，該電路圖形通過所述金屬化盲孔與上一層電路圖形電連接。詳細(xì)過程如下所述101、在層間的絕緣介質(zhì)層上設(shè)置金屬層。請參考圖加，假定上一層電路圖形601表面已經(jīng)設(shè)置了層間絕緣介質(zhì)層602，則可以在層間的絕緣介質(zhì)層602上設(shè)置一層銅箔603作為金屬層。其中，上一層電路圖形601 的厚度在10到30毫米之間，絕緣介質(zhì)層602的厚度在50到100微米之間，絕緣介質(zhì)層602 的成分可以是環(huán)氧樹脂、雙馬來酰亞胺-三嗪樹脂(Bismalimides-triazinhBT)等。銅箔 603可以通過壓合的方式設(shè)置在層間的絕緣介質(zhì)層602上，作為制作下一層電路圖形的基礎(chǔ)。該銅箔603可以是超薄銅箔，其厚度可以在1. 5到3. 5毫米之間，其銅牙可以在1到3 微米左右。102、在金屬層上設(shè)置用于連接上一層電路圖形的金屬化盲孔。通過設(shè)置金屬化盲孔，使銅箔603以及準(zhǔn)備在銅箔603制作的電路圖形與上一層電路圖形601實(shí)現(xiàn)連通。設(shè)置金屬化盲孔的過程如圖2b和2c所示首先，在銅箔603上開設(shè)盲孔604，該盲孔604貫穿所述銅箔603和所述絕緣介質(zhì)層602，其底部抵達(dá)所述上一層電路圖形601，該盲孔604的直徑可以在50到150微米之間；然后，進(jìn)行化學(xué)沉銅，使所述盲孔的內(nèi)壁金屬化，實(shí)現(xiàn)上、下兩層電路的導(dǎo)通，該化學(xué)沉銅形成的沉銅層的厚度在0. 4到 1微米之間。在化學(xué)沉銅之后，還可以再進(jìn)行閃鍍，以加厚銅層，一般閃鍍層的厚度在2到 5毫米之間。所說的金屬層包括銅箔603和沉銅層，如果進(jìn)行了閃鍍，則金屬層還包括閃鍍層。103、在已設(shè)置金屬化盲孔的金屬層上進(jìn)行圖形電鍍，使電鍍層形成電路圖形，該電路圖形通過所述金屬化盲孔與上一層電路圖形電連接。首先，在金屬層上不需要形成電路圖形的部位設(shè)置抗鍍干膜。圖2d是在金屬層上設(shè)置了抗鍍干膜605之后的示意圖。設(shè)置抗鍍干膜包括壓膜，曝光和顯影的步驟；在壓膜之前還可以包括前處理步驟。所說的前處理包括清洗及烘干；所說的壓膜是指將干膜壓設(shè)在銅箔表面；所述的曝光是利用紫外線進(jìn)行曝光，曝光時(shí)，將需要形成電路圖形部位設(shè)置的干膜利用擋光材料例如底片擋住，使之不能曝光；所說的顯影是指將曝光后的電路板置于顯影液中顯影，顯影后，需要形成電路圖形部位的干膜因未能曝光將溶于顯影液中，僅在不需要形成電路圖形的部位留下抗鍍干膜。然后，對未設(shè)置抗鍍干膜的部位和所述金屬化盲孔進(jìn)行電鍍，并在電鍍后去除所述抗鍍干膜，使電鍍層形成電路圖形。請參考圖加和2f，由于不需要形成電路圖形的部位設(shè)置有抗鍍干膜605，則電鍍時(shí)，僅僅在未涂布抗鍍干膜605的部位，包括需要需要形成電路圖形的部位和所述金屬化盲孔604中形成鍍層，從而初步形成電路圖形606，該電路圖形 606通過所述金屬化盲孔與上一層電路圖形601電連接。該電路圖形606的線路層的厚度可以在10到20微米之間。電鍍完畢，可以用有機(jī)去膜液去除干膜。電鍍之后，非電路圖形部位還有一定厚度的金屬層，包括之前壓合的銅箔603以及在設(shè)置所述金屬盲孔時(shí)的化學(xué)沉銅層以及閃鍍形成的閃鍍層等，該金屬底層的厚度約在 5毫米左右。因而，電鍍后初步形成的電路圖形606尚不可用。200、在形成的所述電路圖形上設(shè)置抗蝕膜，所述抗蝕膜的形狀與所述電路圖形的形狀相匹配。由于非電路圖形部位的金屬層與圖形電鍍形成的電路圖形電連接，需要將該金屬層蝕刻掉之后，才能真正形成可用的電路圖形。請參考圖2g，為了在快速蝕刻時(shí)，減少側(cè)蝕對電路圖形的線路寬度的損失，本實(shí)施例結(jié)合減成法，在快速蝕刻前，先在初步形成的所述電路圖形606上設(shè)置抗蝕膜607?？刮g膜607可以是抗蝕濕膜或抗蝕干膜。設(shè)置抗蝕濕膜的步驟包括在初步形成的所述電路圖形上涂布抗蝕濕膜，并進(jìn)行烘烤，曝光和顯影，使顯影后的抗蝕濕膜的形狀與所述電路圖形的形狀相匹配。設(shè)置抗蝕干膜的步驟包括在初步形成的所述電路圖形上壓干膜，并進(jìn)行曝光和顯影，使顯影后的抗蝕干膜的形狀與所述電路圖形的形狀相匹配；所說的壓干膜可以采用真空壓干膜的方法進(jìn)行。其中，所說的涂布抗蝕濕膜之前，或者壓干膜之前，還可以包括前處理步驟，即，進(jìn)行清洗和烘干。300、蝕刻掉非電路圖形部位的金屬層。請參考圖池和2i，設(shè)置好抗蝕膜607后，進(jìn)行快速蝕刻，將非電路圖形部位的一定厚度的金屬層蝕掉露出層間的絕緣介質(zhì)層602，則電鍍形成的電路圖形606就真正成為可用的電路圖形；當(dāng)然，快速蝕刻之后，還需要將設(shè)置的抗蝕膜607去除。所說的非電路圖形部位的金屬層包括所述銅箔，還包括在設(shè)置所述金屬盲孔時(shí)進(jìn)行化學(xué)沉銅形成的沉銅層， 如果進(jìn)行過閃鍍，還包括閃鍍形成的閃鍍層，該金屬層總厚度約5毫米。本實(shí)施例方法結(jié)合減成法的技術(shù)，在快速蝕刻前先設(shè)置抗蝕膜，蝕刻因子大概為 3，按照常用的蝕刻因子公式為蝕刻因子=蝕刻深度/(線寬損失/2)，蝕刻深度約5毫米， 則，側(cè)蝕導(dǎo)致的線寬損失為3到4毫米。而按照傳統(tǒng)的改進(jìn)型半加成法，即，不設(shè)置抗蝕濕膜或干膜，直接快速蝕刻，蝕刻因子大概為1，側(cè)蝕導(dǎo)致的線寬損失約是蝕刻深度即金屬底層厚度的兩倍，即10毫米左右。從而，相對于改進(jìn)型半加成法，本實(shí)施例方法中線寬的損失可以減少6到7毫米， 即，可以節(jié)約12到14毫米的線間距。改進(jìn)型半加成法可以制作線間距最小50微米的電路板，采用本發(fā)明實(shí)施例方法，則可以制作最小線間距達(dá)36到38毫米的電路板，或者說，可以輕易制作線間距在40微米左右的電路板。綜上，本發(fā)明實(shí)施例提供的電路板的制造方法，結(jié)合了改進(jìn)型半加成法和減成法的優(yōu)點(diǎn)，先按改進(jìn)型半加成法進(jìn)行圖形電鍍，然后按照減成法，在設(shè)置抗蝕濕膜或干膜后再進(jìn)行快速蝕刻，相對于改進(jìn)型半加成法，因蝕刻導(dǎo)致的線路寬度的損失可以減少6到7毫米，從而可以制作最小線間距達(dá)36到38毫米的更加精細(xì)的電路板。
以上對本發(fā)明實(shí)施例所提供的電路板的制造方法進(jìn)行了詳細(xì)介紹，本文中應(yīng)用了具體個(gè)例對本發(fā)明的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想，不應(yīng)理解為對本發(fā)明的限制，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種電路板的制造方法，其特征在于，包括在電路板的已設(shè)置金屬化盲孔一面的金屬層上進(jìn)行圖形電鍍，形成電路圖形，所述電路圖形通過所述金屬化盲孔與上一層電路圖形電連接；在形成的所述電路圖形上設(shè)置抗蝕膜，所述抗蝕膜的形狀與所述電路圖形的形狀相匹配；蝕刻掉非電路圖形部位的金屬層。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于所述金屬層包括壓合在層間絕緣介質(zhì)層上的銅箔，所述銅箔的厚度在1. 5毫米到3. 5 毫米之間。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述在電路板的已設(shè)置金屬化盲孔一面的金屬層上進(jìn)行圖形電鍍，形成電路圖形包括在所述金屬層上不需要形成電路圖形的部位設(shè)置抗鍍干膜；對所述金屬層的未設(shè)置抗鍍干膜的部位和所述金屬化盲孔進(jìn)行電鍍，并在電鍍后去除所述抗鍍干膜，形成電路圖形。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述在所述金屬層上不需要形成電路圖形的部位設(shè)置抗鍍干膜包括在所述金屬層上壓設(shè)干膜，并進(jìn)行曝光和顯影，顯影后僅保留有不需要形成電路圖形的部位壓設(shè)的干膜。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述在形成的所述電路圖形上設(shè)置抗蝕膜包括在形成的所述電路圖形上涂布抗蝕濕膜，并進(jìn)行烘烤，曝光和顯影，顯影后的抗蝕濕膜的形狀與所述電路圖形的形狀相匹配。
6.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述在形成的所述電路圖形上設(shè)置抗蝕膜包括在形成的所述電路圖形上壓設(shè)干膜，并進(jìn)行曝光和顯影，顯影后的抗蝕干膜的形狀與所述電路圖形的形狀相匹配。
7.根據(jù)權(quán)利要求2所述的方法，其特征在于所述非電路圖形部位的金屬層包括所述銅箔，還包括在設(shè)置所述金屬盲孔時(shí)進(jìn)行化學(xué)沉銅形成的沉銅層。
8.根據(jù)權(quán)利要求7所述的方法，其特征在于所述非電路圖形部位的金屬層還包括在設(shè)置所述金屬盲孔時(shí)進(jìn)行閃鍍形成的閃鍍層。
全文摘要
本發(fā)明公開了一種電路板的制造方法，包括在電路板的已設(shè)置金屬化盲孔一面的金屬層上進(jìn)行圖形電鍍，形成電路圖形，所述電路圖形通過所述金屬化盲孔與上一層電路圖形電連接；在形成的所述電路圖形上設(shè)置抗蝕膜，所述抗蝕膜的形狀與所述電路圖形的形狀相匹配；蝕刻掉非電路圖形部位的金屬層。本發(fā)明技術(shù)方案由于用抗蝕膜對電路圖形進(jìn)行了保護(hù)，在快速蝕刻時(shí)可以減少因側(cè)蝕導(dǎo)致的線寬的損失，從而可以制作更加精細(xì)的線路。
文檔編號H05K3/06GK102413639SQ20111021234
公開日2012年4月11日 申請日期2011年7月27日 優(yōu)先權(quán)日2011年7月27日
發(fā)明者丁鯤鵬, 馮錫明, 孔令文, 彭勤衛(wèi), 谷新 申請人:深南電路有限公司