專利名稱：Led移相調(diào)光電路及其方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例涉及一種調(diào)光電路以及調(diào)光方法，特別是涉及一種LED移相調(diào)光電路和LED移相調(diào)光方法。
背景技術(shù)：
發(fā)光二極管(Light Emitting Diode :LED)因其具有體積小、功耗低、發(fā)光效率高、 壽命長等諸多優(yōu)點(diǎn)而被廣泛應(yīng)用于各種電子產(chǎn)品的顯示設(shè)備中。LED調(diào)光技術(shù)主要分為模擬調(diào)光和PWM調(diào)光，目前普遍采用PWM調(diào)光技術(shù)。PWM調(diào)光技術(shù)是通過改變占空比達(dá)到調(diào)光的目的。在現(xiàn)有技術(shù)中，常常是多路LED通道的驅(qū)動(dòng)信號同步對應(yīng)PWM輸入信號，即所有的LED同步地導(dǎo)通和關(guān)斷。這使得LED在導(dǎo)通和關(guān)斷之間的變化太過急劇，影響顯示品質(zhì)。 同時(shí)，現(xiàn)有技術(shù)中，調(diào)光電路輸出的多路LED驅(qū)動(dòng)信號的占空比與PWM輸入信號的占空比一致，只能實(shí)現(xiàn)移相，而不能實(shí)現(xiàn)對多路LED驅(qū)動(dòng)信號占空比的改變。

發(fā)明內(nèi)容
考慮到現(xiàn)有技術(shù)的一個(gè)或者多個(gè)問題，提出了一種LED移相調(diào)光電路和LED移相調(diào)光方法。根據(jù)本發(fā)明的一個(gè)實(shí)施例，提出了一種LED移相調(diào)光電路，包括延時(shí)信號產(chǎn)生電路，接收一 PWM輸入信號，并提供多對置位信號和復(fù)位信號；以及多個(gè)鎖存器，分別對應(yīng)接收所述多對置位信號和復(fù)位信號，并輸出多路彼此間具有相位差的PWM輸出信號；其中，所述多對置位信號和復(fù)位信號中的每對置位信號和復(fù)位信號分別指示所述多路PWM輸出信號中相應(yīng)PWM輸出信號脈寬的起始時(shí)刻和結(jié)束時(shí)刻。根據(jù)本發(fā)明的另一實(shí)施例，提出了一種LED移相調(diào)光方法，包括延時(shí)信號產(chǎn)生電路接收一 PWM輸入信號；通過延時(shí)信號產(chǎn)生電路產(chǎn)生多對置位信號和復(fù)位信號；將所述多對置位信號和復(fù)位信號分別對應(yīng)送至相應(yīng)的多個(gè)鎖存器，并輸出多路彼此間具有相位差的 PWM輸出信號，其中，所述多對置位信號和復(fù)位信號中的每對置位信號和復(fù)位信號分別指示所述多路PWM輸出信號中相應(yīng)PWM輸出信號脈寬的起始時(shí)刻和結(jié)束時(shí)刻。根據(jù)本發(fā)明的再一實(shí)施例，提出了一種LED移相調(diào)光方法，包括接收一 PWM輸入信號，并對其倍頻，輸出倍頻信號；通過上升沿延時(shí)信號產(chǎn)生電路產(chǎn)生多個(gè)置位信號，每個(gè)置位信號指示相應(yīng)PWM輸出信號脈寬的起始時(shí)刻；通過下降沿延時(shí)信號產(chǎn)生電路和反饋控制電路產(chǎn)生與所述多個(gè)置位信號成對的多個(gè)復(fù)位信號，每個(gè)復(fù)位信號指示相應(yīng)PWM輸出信號脈寬的結(jié)束時(shí)刻；將所述多對置位信號和復(fù)位信號分別對應(yīng)送至相應(yīng)的鎖存器，并輸出多路彼此間具有相位差的PWM輸出信號。本發(fā)明的實(shí)施例還提供了一種LED控制器，包括如上所述的LED移相調(diào)光電路。


下面的附圖表明了本發(fā)明的實(shí)施方式。這些附圖和實(shí)施方式以非限制性、非窮舉性的方式提供了本發(fā)明的一些實(shí)施例，其中圖1所示為根據(jù)本發(fā)明一實(shí)施例的LED控制器的框圖；圖2A所示為根據(jù)本發(fā)明一實(shí)施例的LED移相調(diào)光電路的框圖；圖2B所示為根據(jù)本發(fā)明另一實(shí)施例的LED移相調(diào)光電路的框圖；圖3A為圖2A和圖2B所示移相調(diào)光電路中，上升沿延時(shí)信號產(chǎn)生電路的示意圖；圖3B所示為圖3A所示電路的一個(gè)實(shí)施例波形圖；圖4A為圖2A和圖2B所示移相調(diào)光電路中，下降沿延時(shí)信號產(chǎn)生電路示意圖；圖4B所示為圖4A所示電路的一個(gè)實(shí)施例波形圖；圖5為圖2B所示移相調(diào)光電路中，反饋控制電路的一個(gè)實(shí)施例示意圖；圖6為圖5所示控制方式實(shí)施例的控制流程圖；圖7A所示為圖5所示控制方式一種實(shí)施例的信號時(shí)序圖；圖7B所示為圖5所示控制方式另一種實(shí)施例的信號時(shí)序圖；圖7C所示為圖5所示控制方式再一種實(shí)施例的信號時(shí)序圖；圖8為圖2B所示移相調(diào)光電路中，反饋控制電路的另一個(gè)實(shí)施例示意圖；圖9為圖8所示控制方式實(shí)施例的控制流程圖；以及圖10為圖8所示控制方式一種實(shí)施例的信號時(shí)序圖。
具體實(shí)施例方式下面將詳細(xì)描述本發(fā)明的具體實(shí)施例，應(yīng)當(dāng)注意，這里描述的實(shí)施例只用于舉例說明，并不用于限制本發(fā)明。本領(lǐng)域普通技術(shù)人員可知，本發(fā)明不僅適用于LED移相調(diào)光， 也可用于其他相關(guān)場合，比如交錯(cuò)并聯(lián)電路等。圖1所示為根據(jù)本發(fā)明一實(shí)施例的LED控制器的示意框圖。LED控制器包括DC/ DC轉(zhuǎn)換器101、移相調(diào)光電路102和均衡電路103。DC/DC轉(zhuǎn)換器101控制輸入至輸出的電壓調(diào)節(jié)，并提供直流電源給多個(gè)LED通道。 移相調(diào)光電路102接收一 PWM輸入信號PWM_in，并輸出η路彼此具有相位差的延時(shí)PWM輸出信號PWM_1，……，PWM_n(n = 2m，M為正整數(shù))，其中每相鄰兩路延時(shí)信號的相位差為T/ n，T為輸入信號PWM_in的周期。電流均衡電路103接收移相調(diào)光電路102的多路輸出，并對多個(gè)LED串進(jìn)行均流控制。圖2A所示為根據(jù)本發(fā)明一實(shí)施例的移相調(diào)光電路102的示意框圖。當(dāng)PWM輸入信號PWM_in在每個(gè)周期的占空比相同，圖2A所示實(shí)施例可實(shí)現(xiàn)對信號PWM_in移相功能。 移相調(diào)光電路102包括延時(shí)信號產(chǎn)生電路210和鎖存器2021 202η。根據(jù)本發(fā)明的一個(gè)實(shí)施例，延時(shí)信號產(chǎn)生電路210接收一 PWM輸入信號PWM_in，并提供η對置位信號和復(fù)位信號。多個(gè)鎖存器2021 202η分別對應(yīng)接收該η對置位信號和復(fù)位信號，并輸出η路彼此間具有相位差的PWM輸出信號。η對置位信號和復(fù)位信號中的每對置位信號和復(fù)位信號分別指示相應(yīng)路的PWM輸出信號脈寬的起始時(shí)刻和結(jié)束時(shí)刻。根據(jù)本發(fā)明的實(shí)施例，延時(shí)信號產(chǎn)生電路210產(chǎn)生上升沿延時(shí)信號和下降沿延時(shí)信號，并且包括倍頻電路203、上升沿延時(shí)信號產(chǎn)生電路204、下降沿延時(shí)信號產(chǎn)生電路 205。倍頻電路203接收頻率為f的脈寬調(diào)制PWM輸入信號PWM_in，并對頻率為f的脈寬調(diào)制PWM輸入信號PWM_in進(jìn)行頻率倍增，輸出頻率為2NXf(N> 1)的方波信號，并將倍頻后的方波信號輸出至上升沿延時(shí)信號產(chǎn)生電路204和下降沿延時(shí)信號產(chǎn)生電路205。在另一個(gè)實(shí)施例中，脈寬調(diào)制PWM輸入信號PWM_in不是方波，此時(shí)，倍頻電路203還可以包括一個(gè)分頻器。該分頻器首先將脈寬調(diào)制PWM輸入信號PWM_in進(jìn)行二分頻，使之變?yōu)榉讲ㄐ盘枺倮帽额l電路的倍頻功能實(shí)現(xiàn)對脈寬調(diào)制PWM輸入信號PWM_in倍頻。在一個(gè)實(shí)施例中，分頻器可由計(jì)數(shù)器構(gòu)成。上升沿延時(shí)信號產(chǎn)生電路204接收脈寬調(diào)制PWM輸入信號PWM_in以及倍頻電路 203的輸出信號，從脈寬調(diào)制PWM輸入信號PWM_in的上升沿時(shí)刻開始，依次輸出η路彼此間具有相位差的信號，并將其送至置位總線S_bus，分別作為鎖存器2021,2012，……，201η 的置位信號 set_l, set_2, ......, set_n0下降沿延時(shí)信號產(chǎn)生電路205接收脈寬調(diào)制PWM輸入信號PWM_in以及倍頻電路 203的輸出信號，從脈寬調(diào)制PWM輸入信號PWM_in的下降沿時(shí)刻開始，依次輸出η路彼此間具有相位差的信號，并將其送至復(fù)位總線R_bus，分別作為鎖存器2021,2012，……，201η的
復(fù)位信號 reset—1，reset_2，......，reset—η。復(fù)位信號 reset—1，reset_2，......，reset—η
分別和置位信號set_l，set_2，……，set_n形成對應(yīng)于η個(gè)鎖存器的η對復(fù)位信號和置位信號。為簡化圖形，在圖2中，置位信號Set_l，Set_2，……，8討_11用set概括統(tǒng)一表示， 復(fù)位信號 reset_l, reset_2, ......, reset_n 用 reset 概括統(tǒng)一表示。η個(gè)鎖存器2021 202η的每一個(gè)具有復(fù)位端R和置位端S，置位端S連接至置位總線S_bus，以分別對應(yīng)接收上升沿延時(shí)信號產(chǎn)生電路204輸出的置位信號set_l， set_2,……，Set_n。復(fù)位端R連接至復(fù)位總線R_bus，以分別對應(yīng)接收下降沿延時(shí)信號產(chǎn)生電路205輸出的復(fù)位信號reset_l, reset_2,……，reset_n。鎖存器2021提供第一通道輸出延時(shí)信號PWM_1，鎖存器2022提供第二通道輸出延時(shí)信號PWM_2，以此類推，鎖存器 202η提供第η通道輸出延時(shí)信號PWM_n。如本領(lǐng)域技術(shù)人員所知，鎖存器2021 202η可選用任何可實(shí)現(xiàn)置位、復(fù)位以及鎖存功能的單元。圖2Β所示為根據(jù)本發(fā)明另一實(shí)施例的LED移相調(diào)光電路102的示意框圖。圖2B 所示實(shí)施例可實(shí)現(xiàn)對信號PWM_in移相或移相并改變占空比的功能。與圖2A所示實(shí)施例相比，圖2B所示實(shí)施例增加了反饋控制電路206。反饋控制電路206接收PWM輸出信號的反饋，且與下降沿延時(shí)信號產(chǎn)生電路205相連接，接收下降沿延時(shí)信號產(chǎn)生電路205產(chǎn)生的下降沿延時(shí)信號，并輸出復(fù)位信號reset至復(fù)位總線R_bus。圖3A為根據(jù)本發(fā)明一個(gè)實(shí)施例的圖2A和2B所示移相調(diào)光電路中的上升沿延時(shí)信號產(chǎn)生電路204的示意圖300。如圖3A所示，脈沖產(chǎn)生電路301接收脈寬調(diào)制PWM輸入信號PWM_in，在其波形上升沿到來時(shí)產(chǎn)生一個(gè)脈沖，并同時(shí)提供該脈沖輸出信號impulse給鎖存器302的置位端和計(jì)數(shù)器305的復(fù)位端，分別用于置位鎖存器302和復(fù)位計(jì)數(shù)器305， 使整個(gè)移相調(diào)光電路同步。鎖存器302的復(fù)位端連接至電氣地，在輸入信號PWM_in的上升沿到來時(shí)，脈沖輸出信號impulse對其置位。鎖存器302將輸出信號提供給與門303的一個(gè)輸入端。上升沿延時(shí)時(shí)鐘生成電路304接收倍頻電路203的輸出信號，根據(jù)所需的上升沿延時(shí)時(shí)間，從頻率為2NXf的輸出信號生成上升沿延時(shí)時(shí)鐘信號，例如，需要對輸入信號進(jìn)行1/4延時(shí)(1/4移相)，則生成4X f的時(shí)鐘信號，并輸出上升沿延時(shí)時(shí)鐘CLK_r至與門303的另一端。根據(jù)另一實(shí)施例，可以將鎖存器302、與門303和上升沿時(shí)鐘生成電路304形成為計(jì)數(shù)時(shí)鐘產(chǎn)生電路310，如圖3A所示。另外，在一些實(shí)施例中，鎖存器302和與門303并不是必須的，尤其在一些對同步精度要求不太高的應(yīng)用中。在一個(gè)實(shí)施例中，上升沿延時(shí)時(shí)鐘生成電路304為分頻器。上升沿延時(shí)時(shí)鐘生成電路304可根據(jù)所需的上升沿延時(shí)時(shí)間，提供給計(jì)數(shù)器305相應(yīng)的計(jì)數(shù)時(shí)鐘。與門303對兩個(gè)輸入信號進(jìn)行與計(jì)算，并將結(jié)果送至計(jì)數(shù)器305的時(shí)鐘輸入端。計(jì)數(shù)器305在輸入信號PWM_in的上升沿到來時(shí)，脈沖輸出信號impulse對其清零復(fù)位，開始按上升沿延時(shí)時(shí)鐘
數(shù)，保證時(shí)鐘同步，并輸出M位二進(jìn)制數(shù)字至譯碼器306，其中，η = 2μ(Μ為自然數(shù))。譯碼器306對接收的M位二進(jìn)制數(shù)字譯碼，輸出2Μ路通道置位信號set至置位總線 S_bus。例如，在一個(gè)實(shí)施例中，需要對信號PWM_in進(jìn)行1/4、1/2、3/4延時(shí)，則M等于2。圖3B所示為圖3A所示電路的一個(gè)實(shí)施例波形圖。在如圖所示實(shí)施例中，輸入信號PWM_in占空比為50%，周期為T，頻率為f。對輸入信號PWM_in依次進(jìn)行1/4延時(shí)，倍頻信號2NXf經(jīng)上升沿延時(shí)時(shí)鐘生成電路304后，上升沿延時(shí)時(shí)鐘信號CLK_r的輸出頻率為 4X f。在輸入信號PWM_in上升沿時(shí)刻起，譯碼器306輸出4路置位輸出信號set_l，set_2， set_3, set_4，每路置位信號依次延時(shí)1/4。此時(shí)信號set統(tǒng)一表示set_l，set_2, set_3, set_4。圖4A為根據(jù)本發(fā)明一個(gè)實(shí)施例的圖2A和2B所示移相調(diào)光電路中的下降沿延時(shí)信號產(chǎn)生電路205示意圖400。如圖4A所示，脈沖產(chǎn)生電路401接收脈寬調(diào)制PWM輸入信號 PWM.in,并在其波形下降沿到來時(shí)產(chǎn)生一個(gè)脈沖，并同時(shí)提供該脈沖輸出信號f_pulse給鎖存器402的置位端和計(jì)數(shù)器405的復(fù)位端，分別用于置位鎖存器402和復(fù)位計(jì)數(shù)器405， 使整個(gè)移相調(diào)光電路同步。鎖存器402的復(fù)位端連接至電氣地，在輸入信號PWM_in的下降沿到來時(shí)，脈沖輸出信號impulse對其置位，并將輸出信號提供給與門403的一個(gè)輸入端。與門403的另一個(gè)輸入端接收倍頻電路203的輸出信號，對兩個(gè)信號進(jìn)行與計(jì)算后，輸出信號至下降沿延時(shí)時(shí)鐘生成電路404。由于倍頻電路203輸出信號的頻率為2NXf，相對于信號PWM_in的頻率f，其值很高，因此在一個(gè)周期內(nèi)，對輸入信號下降沿采樣時(shí)，誤差很小，保證信號PWM_ in的下降沿與時(shí)鐘信號上升沿基本同步。下降沿延時(shí)時(shí)鐘生成電路404接收與門403的輸出信號，根據(jù)所需的下降沿延時(shí)時(shí)間，從頻率為2NXf的輸出信號生成下降沿延時(shí)時(shí)鐘信號，例如，需要對輸入信號進(jìn)行1/4延時(shí)，則生成4Xf的時(shí)鐘信號，并輸出下降沿延時(shí)時(shí)鐘 CLK_f至計(jì)數(shù)器405的時(shí)鐘輸入端。根據(jù)另一實(shí)施例，可以將鎖存器402、與門403和上升沿時(shí)鐘生成電路404形成為計(jì)數(shù)時(shí)鐘產(chǎn)生電路410，如圖4A所示。另外，在一些實(shí)施例中， 鎖存器402和與門403并不是必須的，尤其在一些對同步精度要求不太高的應(yīng)用中。在一個(gè)實(shí)施例中，下降沿延時(shí)時(shí)鐘生成電路404為分頻器。下降沿延時(shí)時(shí)鐘生成電路404可根據(jù)所需的下降沿延時(shí)時(shí)間，提供給計(jì)數(shù)器405相應(yīng)的計(jì)數(shù)時(shí)鐘。同時(shí)，由于可任意調(diào)節(jié)下降沿的延時(shí)時(shí)間，因此下降沿延時(shí)信號產(chǎn)生電路205可改變輸出信號的占空比。計(jì)數(shù)器405在信號PWM_in的下降沿到來時(shí)，脈沖輸入信號對其清零復(fù)位，開始按下降沿延時(shí)時(shí)鐘CLK_fH+數(shù)，保證時(shí)鐘同步，并輸出M位二進(jìn)制數(shù)字至譯碼器406。譯碼器406 對接收的M位二進(jìn)制數(shù)字譯碼，輸出2M路通道的復(fù)位信號reset至復(fù)位總線R_bus。圖4B所示為圖4A所示電路的一個(gè)實(shí)施例波形圖。在如圖所示實(shí)施例中，輸入信號PWM_in占空比為50%，周期為T，頻率為f。對輸入信號PWM_in依次進(jìn)行1/4延時(shí)，倍頻信號2NX f經(jīng)下降沿延時(shí)時(shí)鐘生成電路404后，下降沿延時(shí)時(shí)鐘信號CLK_f的輸出頻率為4Xf。在輸入信號PWM_in下降沿時(shí)刻起，譯碼器406輸出4路復(fù)位輸出信號 reset_l，reset_2，reset_3，reset_4，每路復(fù)位信號依次延時(shí)1/4。此時(shí)信號reset統(tǒng)一表不 reset_l, reset_2, reset_3,reset_4。圖5為圖2B所示移相調(diào)光電路中，反饋控制電路206的一個(gè)實(shí)施例示意圖500。 在圖5所示實(shí)施例中，計(jì)數(shù)器405對下降沿延時(shí)時(shí)鐘CLK_f計(jì)數(shù)，當(dāng)計(jì)數(shù)器405的復(fù)位端R 不受信號PWMjn下一周期下降沿影響，計(jì)數(shù)器405輸出M位二進(jìn)制碼至譯碼器406，譯碼器 406輸出2M路通道的復(fù)位信號reset_l至或門陣列510。當(dāng)計(jì)數(shù)器405的復(fù)位端R被下一周期下降沿impulse復(fù)位，計(jì)數(shù)器405中斷計(jì)數(shù)并將中斷計(jì)數(shù)位送至計(jì)數(shù)器501繼續(xù)計(jì)數(shù)，輸出M位二進(jìn)制碼至譯碼器502，譯碼器502輸出2M路通道的復(fù)位信號reSet_2至或門陣列510。在控制器206中，通過第二路和第η路PWM輸出信號的反饋，下降沿檢測電路520 確定計(jì)數(shù)器501的計(jì)數(shù)起始時(shí)刻和終止時(shí)刻，同時(shí)保證只對原PWM信號下一周期的下降沿進(jìn)行檢測。當(dāng)下一周期下降沿脈沖來臨時(shí)，下降沿檢測電路520輸出高電平信號(使能信號)至計(jì)數(shù)器501的使能端ΕΝ，使計(jì)數(shù)器501停止跟蹤405的輸出開始獨(dú)立計(jì)數(shù)，當(dāng)最后一個(gè)延時(shí)信號PWM_n的下降沿脈沖來臨時(shí)，下降沿檢測電路520輸出低電平信號至計(jì)數(shù)器501 的使能端EN，計(jì)數(shù)器501計(jì)數(shù)完畢并再次采樣405的輸出。這樣計(jì)數(shù)器501在每個(gè)新的周期都能更新到405的輸出值，與之同步?；蜷T陣列510對兩路信號reset_l和reSet_2做或運(yùn)算，并輸出復(fù)位信號reset至復(fù)位總線R_bus。圖6為圖5所示控制方式實(shí)施例的控制流程圖600。首先，在步驟601中，判定下降沿延時(shí)信號產(chǎn)生電路400中的計(jì)數(shù)器405是否被清零，也即是，計(jì)數(shù)器405是否會(huì)受到PWM 輸入信號PWM_in在下一周期下降沿脈沖影響。當(dāng)計(jì)數(shù)器405未被復(fù)位，則轉(zhuǎn)至步驟602，譯碼器輸出第一復(fù)位信號reset_l至或門陣列。當(dāng)計(jì)數(shù)器被PWM輸入信號PWM_in下一周期下降沿脈沖清零，則轉(zhuǎn)至步驟603，計(jì)數(shù)器鎖存中斷的計(jì)數(shù)信號和進(jìn)位信號鎖存并繼續(xù)計(jì)數(shù)。在步驟604中，新的計(jì)數(shù)信號將送至譯碼器，譯碼器輸出第二復(fù)位信號reset_2至或門陣列。在步驟605中，或門陣列對第一復(fù)位信號reset_l和第二復(fù)位信號reset_2進(jìn)行或運(yùn)算，并輸出復(fù)位信號至復(fù)位總線R_bus。圖7A所示為，輸入PWM信號PWM_in在每個(gè)周期T占空比固定時(shí)，圖5所示控制方式實(shí)施例的信號時(shí)序圖。在圖7A所示實(shí)施例中，上升沿延時(shí)時(shí)鐘CLK_r的頻率和下降沿延時(shí)時(shí)鐘CLK_f的頻率相等，均為8f，信號PWM_in在第一個(gè)周期內(nèi)和第二個(gè)周期內(nèi)的占空比都為D1,通過圖2所示實(shí)施例的延時(shí)移相系統(tǒng)，依次對信號PWM_in進(jìn)行(1/8) T延時(shí)移相， 并輸出8路延時(shí)移相信號。由于信號PWM_in在第一個(gè)周期內(nèi)和第二個(gè)周期內(nèi)的占空比相等，都為D1,計(jì)數(shù)器405的復(fù)位端R不受到信號PWM_in下一周期內(nèi)的下降沿影響。通過上升沿延時(shí)信號產(chǎn)生電路204產(chǎn)生置位信號set_a，通過下降沿延時(shí)信號產(chǎn)生電路205產(chǎn)生復(fù)位信號reSet_a，使輸出信號PWM_a的占空比在每個(gè)周期內(nèi)仍然為Dp如圖7A所示，信號 PWM_a為8路延時(shí)移相輸出信號中的一相，相對信號PWM_in移相(5/8) T。置位信號set針對輸入信號PWM_in上升沿延時(shí)時(shí)間為tl，復(fù)位信號reset針對輸入信號PWM_in下降沿延時(shí)時(shí)間為t2，在此實(shí)施例中，、=t2 = (5/8)T，延時(shí)輸出信號PWM_a相對于輸入信號PWM_in占空比不變，移相(5/8)T0在其他實(shí)施例中，可通過改變上升沿延時(shí)時(shí)鐘CLK_r的頻率和下降沿延時(shí)時(shí)鐘 CLK_f的頻率來改變延時(shí)時(shí)間，例如，當(dāng)上升沿延時(shí)時(shí)鐘CLK_r的頻率和下降沿延時(shí)時(shí)鐘 CLK_f的頻率均為16f時(shí)，可輸出依次延時(shí)時(shí)間為(1/16)T的16路移相信號。圖7Β所示為，輸入PWM信號PWM_in在每個(gè)周期占空比不固定時(shí)，圖5所示控制方式實(shí)施例的信號時(shí)序圖。在圖7B所示實(shí)施例中，上升沿延時(shí)時(shí)鐘CLK_r和下降沿延時(shí)時(shí)鐘 CLK_f的頻率相等，均為8f，信號PWM_in在第一個(gè)周期內(nèi)的占空比為D1，第二個(gè)周期內(nèi)占空比為D2,通過圖2所示實(shí)施例的延時(shí)移相系統(tǒng)，依次對信號PWM_in進(jìn)行(1/8) T延時(shí)移相， 并輸出8路延時(shí)移相信號。由于D1 > D2,計(jì)數(shù)器405的復(fù)位端R將被信號PWM_in下一周期內(nèi)的下降沿脈沖清零復(fù)位。通過上升沿延時(shí)信號產(chǎn)生電路204產(chǎn)生置位信號set_b，通過下降沿延時(shí)信號產(chǎn)生電路205產(chǎn)生復(fù)位信號reset_b，使輸出信號PWM_b的占空比在第一個(gè)周期內(nèi)仍然為D1，在第二個(gè)周期內(nèi)為D2。通過反饋控制電路500的控制，此時(shí)，復(fù)位信號reset_b不再受到信號PWM_in下一周期里的下降沿影響。如圖7B所示，信號PWM_b為 8路延時(shí)移相輸出信號中的一相，相對信號PWM_in移相(5/8)T。復(fù)位信號reset相對輸入信號PWM_in下降沿延時(shí)時(shí)間仍為t2 (t2 =、)，延時(shí)輸出信號PWM_b相對于輸入信號PWM_ in占空比依然不變，移相(5/8)T0在其他實(shí)施例中，可通過改變上升沿延時(shí)鐘CLK_r的頻率和下降沿延時(shí)時(shí)鐘CLK_ f的頻率來改變延時(shí)時(shí)間，例如，當(dāng)上升沿延時(shí)時(shí)鐘CLK_r的頻率和下降沿延時(shí)時(shí)鐘CLK_f 的頻率均為16f時(shí)，可輸出依次延時(shí)時(shí)間為(1/16)T的16路移相信號。圖7C所示為，延時(shí)并改變輸入信號PWM_in占空比時(shí)，圖5所示控制方式實(shí)施例的信號時(shí)序圖。在圖2所示實(shí)施例中，當(dāng)計(jì)數(shù)器305的計(jì)數(shù)時(shí)鐘CLK_r的頻率和計(jì)數(shù)器405 的計(jì)數(shù)時(shí)鐘CLK_f的頻率不相等時(shí)，輸出延時(shí)信號占空比改變。在一個(gè)實(shí)施例中，上升沿延時(shí)鐘CLK_r的頻率為8f，下降沿延時(shí)時(shí)鐘CLK_f的頻率為4f，輸入信號PWM_in在第一周期內(nèi)的占空比為D3,在第二個(gè)周期內(nèi)的占空比為D5,通過圖2所示實(shí)施例的延時(shí)移相系統(tǒng)，依次對信號PWM_in進(jìn)行(1/8) T延時(shí)移相，并輸出8路延時(shí)移相信號，但此時(shí)相對于信號PWM_in，輸出的8路延時(shí)移相信號占空比改變。如圖7C所示，信號PWM_c為8路延時(shí)移相輸出信號中的一相，相對信號PWM_in移相(1/8)T。置位信號set_c針對輸入信號PWM_in上升沿延時(shí)時(shí)間為t3，復(fù)位信號reSet_c針對輸入信號PWM_ in下降沿延時(shí)時(shí)間為t4。在此實(shí)施例中，t3 = (1/8)Τ, t4 = (1/4)Τ, D3 = 1/2，D5 = 1/4。 延時(shí)輸出信號PWM_c相對于輸入信號PWM_in延時(shí)移相(1/8) T，且在第一周期內(nèi)的占空比變?yōu)镈4 = 5/8，在第二個(gè)周期內(nèi)的占空比變?yōu)镈6 = 3/8。在其他實(shí)施例中，可通過改變上升沿延時(shí)鐘CLK_r的頻率和下降沿延時(shí)時(shí)鐘CLK_ f的頻率來改變延時(shí)時(shí)間和占空比，例如，當(dāng)上升沿延時(shí)時(shí)鐘CLK_r&頻率為16f，下降沿延時(shí)時(shí)鐘CLK_f的頻率均為8f時(shí)，可輸出依次延時(shí)時(shí)間為(1/16)T的16路占空比改變的移
相信號。圖8為圖2所示移相調(diào)光電路中，反饋控制電路206的另一個(gè)實(shí)施例示意圖800。 如圖8所示，反饋控制電路800包括η路邏輯電路，每路邏輯電路由鎖存器和多個(gè)門電路組成，多路延時(shí)輸出PWM信號被反饋引入反饋控制電路206。例如，PWM_1信號和impulse信號被輸入到與門的兩個(gè)輸入端，產(chǎn)生的結(jié)果信號輸入到鎖存器的置位端S，且PWM_1的反相信號被輸入到該鎖存器的置位端R，而鎖存器的輸出端Q的輸出信號與f_pulse在另一與門進(jìn)行“與”運(yùn)算，結(jié)果信號輸出到或門，該或門還接收譯碼器406的輸出，在其輸出端輸出 reset_l信號。其他路的邏輯電路的連接關(guān)系如上述相同，這里不再詳細(xì)描述。當(dāng)信號PWM_in在每個(gè)周期占空比固定時(shí)，計(jì)數(shù)器405的復(fù)位端R不會(huì)受到信號 PWM.in下一周期內(nèi)的下降沿影響，計(jì)數(shù)器405輸出M位二進(jìn)制碼至譯碼器406，譯碼器406 輸出2M路通道的復(fù)位信號reset，并送至鎖存器2021 202η。當(dāng)信號PWM_in在每個(gè)周期占空比不固定時(shí)，計(jì)數(shù)器405的復(fù)位端R將被信號PWM_in下一周期內(nèi)的下降沿脈沖清零復(fù)位，計(jì)數(shù)中斷，此時(shí)在信號PWM_in將在下一周期的下降沿時(shí)刻輸出reset信號，將多路延時(shí)輸出PWM信號復(fù)位。因此，此實(shí)施例的控制方式，同樣可實(shí)現(xiàn)對輸入信號PWM_in延時(shí)并改變占空比的功能。圖9為圖8所示控制方式實(shí)施例的控制流程圖900。首先，在步驟901中，判定下降沿延時(shí)信號產(chǎn)生電路400中的計(jì)數(shù)器405是否被清零，也即是，計(jì)數(shù)器是否會(huì)受到PWM輸入信號PWM_in在下一周期的下降沿影響。當(dāng)PWM輸入信號PWM_in在下一周期的下降沿不影響計(jì)數(shù)器計(jì)數(shù)，則轉(zhuǎn)至步驟902，譯碼器直接輸出reset信號至鎖存器904。當(dāng)PWM輸入信號PWM_in在下一個(gè)周期的下降沿將計(jì)數(shù)器清零，則轉(zhuǎn)至步驟903，在下一周期的下降沿時(shí)刻輸出reset信號至鎖存器904。圖10為圖8所示控制方式實(shí)施例的信號時(shí)序圖。在一個(gè)實(shí)施例中，上升沿延時(shí)鐘 CLK_r和下降沿延時(shí)時(shí)鐘CLK_f的頻率相等，均為8f，信號PWM_in在第一個(gè)周期內(nèi)的占空比為D1,第二個(gè)周期內(nèi)占空比為D2,同圖7B所示參數(shù)一致。由于D1 > D2,計(jì)數(shù)器405的復(fù)位端R將被信號PWM_in下一周期內(nèi)的下降沿脈沖清零復(fù)位。通過反饋控制電路800的控制，在下一周期內(nèi)的下降沿時(shí)刻輸出reSet_d，延時(shí)移相PWM輸出信號時(shí)序如PWM_d中實(shí)線所示，其中PWM_d為8路延時(shí)移相輸出信號中的一相，相對信號PWM_in移相(5/8)T。信號 PWM_d中虛線所示為圖7B中相對應(yīng)的信號PWM_b的時(shí)序。此時(shí)，信號reSet_d相對輸入信號PWM_in下降沿延時(shí)時(shí)間為t5(t5 <、)，延時(shí)輸出信號PWM_d第一周期占空比變?yōu)镈7，移相(5/8)T。在其他實(shí)施例中，當(dāng)上升沿延時(shí)鐘CLK_r的頻率和下降沿延時(shí)時(shí)鐘CLK_f的頻率不同時(shí)，同樣可在信號PWM_in下一周期的下降沿時(shí)刻復(fù)位延時(shí)輸出PWM信號。雖然已參照幾個(gè)典型實(shí)施例描述了本發(fā)明，但應(yīng)當(dāng)理解，所用的術(shù)語是說明和示例性、而非限制性的術(shù)語。由于本發(fā)明能夠以多種形式具體實(shí)施而不脫離發(fā)明的精神或?qū)嵸|(zhì)，所以應(yīng)當(dāng)理解，上述實(shí)施例不限于任何前述的細(xì)節(jié)，而應(yīng)在隨附權(quán)利要求所限定的精神和范圍內(nèi)廣泛地解釋，因此落入權(quán)利要求或其等效范圍內(nèi)的全部變化和改型都應(yīng)為隨附權(quán)利要求所涵蓋。
權(quán)利要求
1.一種LED移相調(diào)光電路，包括延時(shí)信號產(chǎn)生電路，接收一 PWM輸入信號，并提供多對置位信號和復(fù)位信號；以及多個(gè)鎖存器，分別對應(yīng)接收所述多對置位信號和復(fù)位信號，并輸出多路彼此間具有相位差的PWM輸出信號；其中，所述多對置位信號和復(fù)位信號中的每對置位信號和復(fù)位信號分別指示所述多路 PWM輸出信號中相應(yīng)PWM輸出信號脈寬的起始時(shí)刻和結(jié)束時(shí)刻。
2.如權(quán)利要求1所述的LED移相調(diào)光電路，其中，所述PWM輸入信號在每個(gè)周期的占空比相等；且所述PWM輸出信號與所述PWM輸入信號的占空比相等。
3.如權(quán)利要求1所述的LED移相調(diào)光電路，其中，所述延時(shí)信號產(chǎn)生電路包括 倍頻電路，接收PWM輸入信號，并輸出倍頻信號；上升沿延時(shí)信號產(chǎn)生電路，接收所述倍頻信號和所述PWM輸入信號，并提供多個(gè)置位信號，每個(gè)置位信號指示相應(yīng)P麗輸出信號脈寬的起始時(shí)刻；以及下降沿延時(shí)信號產(chǎn)生電路，接收所述倍頻信號和所述PWM輸入信號，并提供多個(gè)復(fù)位信號，每個(gè)復(fù)位信號指示相應(yīng)PWM輸出信號脈寬的結(jié)束時(shí)刻。
4.如權(quán)利要求3所述的LED移相調(diào)光電路，其中，還包括反饋控制電路，電連接在所述下降沿延時(shí)信號產(chǎn)生電路和所述多個(gè)鎖存器輸出端之間，接收所述下降沿延時(shí)信號產(chǎn)生電路的第一組復(fù)位信號和至少部分所述PWM輸出信號的反饋，并據(jù)此產(chǎn)生提供給鎖存器的所述多個(gè)復(fù)位信號。
5.如權(quán)利要求4所述的LED移相調(diào)光電路，其中，所述反饋控制電路包括 下降沿檢測電路，接收部分所述PWM輸出信號的反饋，輸出使能信號；第一計(jì)數(shù)器，接收所述使能信號和所述下降沿延時(shí)信號產(chǎn)生電路中的中斷計(jì)數(shù)位，并輸出第一計(jì)數(shù)信號；譯碼器，接收所述第一計(jì)數(shù)信號，輸出第二組復(fù)位信號；或門陣列，將所述第一組復(fù)位信號和所述第二組復(fù)位信號進(jìn)行或運(yùn)算，輸出所述多個(gè)復(fù)位信號。
6.如權(quán)利要求4所述的LED移相調(diào)光電路，其中，所述反饋控制電路包括多路邏輯電路，每路邏輯電路包括鎖存器和多個(gè)門電路。
7.如權(quán)利要求3所述的LED移相調(diào)光電路，其中上升沿延時(shí)信號產(chǎn)生電路包括上升沿脈沖產(chǎn)生電路，接收PWM輸入信號，并在所述PWM輸入信號上升沿產(chǎn)生一個(gè)上升沿脈沖信號；第一計(jì)數(shù)時(shí)鐘產(chǎn)生電路，接收所述倍頻信號，根據(jù)所需上升沿延時(shí)時(shí)間，輸出一個(gè)上升沿時(shí)鐘信號；第二計(jì)數(shù)器，在每一個(gè)所述上升沿脈沖信號來臨時(shí)，對所述上升沿時(shí)鐘信號計(jì)數(shù)并輸出第二計(jì)數(shù)信號；以及譯碼器，接收所述第二計(jì)數(shù)信號，輸出所述多個(gè)置位信號。
8.如權(quán)利要求3所述的LED移相調(diào)光電路，其中下降沿延時(shí)信號產(chǎn)生電路包括 下降沿脈沖產(chǎn)生電路，接收PWM輸入信號，并在所述PWM輸入信號下降沿產(chǎn)生一個(gè)下降沿脈沖信號；第二計(jì)數(shù)時(shí)鐘產(chǎn)生電路，接收所述倍頻信號，根據(jù)所需下降沿延時(shí)時(shí)間，選擇輸出一個(gè)下降沿時(shí)鐘信號；第三計(jì)數(shù)器，在每一個(gè)所述下降沿脈沖信號來臨時(shí)，對所述下降沿時(shí)鐘信號計(jì)數(shù)并輸出第三計(jì)數(shù)信號；以及譯碼器，接收所述第三計(jì)數(shù)信號，輸出所述多個(gè)復(fù)位信號。
9.如權(quán)利要求7所述的LED移相調(diào)光電路，其中，改變所述上升沿時(shí)鐘信號的頻率可改變所述PWM輸出信號的延時(shí)時(shí)間。
10.如權(quán)利要求8所述的LED移相調(diào)光電路，其中，改變所述下降沿時(shí)鐘信號的頻率可改變所述PWM輸出信號的占空比。
11.一種LED移相調(diào)光方法，包括 延時(shí)信號產(chǎn)生電路接收一 PWM輸入信號；通過延時(shí)信號產(chǎn)生電路產(chǎn)生多對置位信號和復(fù)位信號；將所述多對置位信號和復(fù)位信號分別對應(yīng)送至相應(yīng)的多個(gè)鎖存器，并輸出多路彼此間具有相位差的PWM輸出信號，其中，所述多對置位信號和復(fù)位信號中的每對置位信號和復(fù)位信號分別指示所述多路 PWM輸出信號中相應(yīng)PWM輸出信號脈寬的起始時(shí)刻和結(jié)束時(shí)刻。
12.如權(quán)利要求11所述的LED移相調(diào)光方法，其中，通過延時(shí)信號產(chǎn)生電路產(chǎn)生多對置位信號和復(fù)位信號的步驟包括對PWM輸入信號倍頻，并輸出倍頻信號；產(chǎn)生多個(gè)置位信號，每個(gè)置位信號指示相應(yīng)PWM輸出信號脈寬的起始時(shí)刻； 產(chǎn)生多個(gè)復(fù)位信號，每個(gè)復(fù)位信號指示相應(yīng)PWM輸出信號脈寬的結(jié)束時(shí)刻。
13.如權(quán)利要求12所述的LED移相調(diào)光方法，其中，產(chǎn)生所述多個(gè)置位信號的步驟包括在所述PWM輸入信號的上升沿產(chǎn)生上升沿脈沖信號； 根據(jù)PWM輸出信號所需移相時(shí)間，輸出上升沿時(shí)鐘信號；在每一個(gè)所述上升沿脈沖信號來臨時(shí)，對所述上升沿時(shí)鐘信號計(jì)數(shù)，并輸出計(jì)數(shù)信號；對所述計(jì)數(shù)信號譯碼，輸出所述多個(gè)置位信號。
14.如權(quán)利要求12所述的LED移相調(diào)光方法，其中，產(chǎn)生所述多個(gè)復(fù)位信號的步驟包括在所述PWM輸入信號的下降沿產(chǎn)生下降沿脈沖信號； 根據(jù)PWM輸出信號所需移相時(shí)間，輸出下降沿時(shí)鐘信號；在每一個(gè)所述下降沿脈沖信號時(shí)刻，對所述下降沿時(shí)鐘信號計(jì)數(shù)，并輸出計(jì)數(shù)信號； 對所述計(jì)數(shù)信號譯碼，輸出所述多個(gè)復(fù)位信號。
15.如權(quán)利要求12所述的LED移相調(diào)光方法，其中，改變所述上升沿時(shí)鐘信號的頻率可改變所述PWM輸出信號的移相時(shí)間。
16.如權(quán)利要求12所述的LED移相調(diào)光方法，其中，改變所述下降沿時(shí)鐘信號的頻率可改變所述PWM輸出信號的占空比。
17.一種LED移相調(diào)光方法，包括接收一 P麗輸入信號，并對其倍頻，輸出倍頻信號；通過上升沿延時(shí)信號產(chǎn)生電路產(chǎn)生多個(gè)置位信號，每個(gè)置位信號指示相應(yīng)PWM輸出信號脈寬的起始時(shí)刻；通過下降沿延時(shí)信號產(chǎn)生電路和反饋控制電路產(chǎn)生與所述多個(gè)置位信號成對的多個(gè)復(fù)位信號，每個(gè)復(fù)位信號指示相應(yīng)PWM輸出信號脈寬的結(jié)束時(shí)刻；將所述多對置位信號和復(fù)位信號分別對應(yīng)送至相應(yīng)的鎖存器，并輸出多路彼此間具有相位差的PWM輸出信號。
18.如權(quán)利要求17所述的LED移相調(diào)光方法，其中，通過上升沿延時(shí)信號產(chǎn)生電路提供所述多個(gè)置位信號的步驟包括在所述PWM輸入信號的上升沿產(chǎn)生上升沿脈沖信號； 根據(jù)PWM輸出信號所需延時(shí)時(shí)間，輸出上升沿時(shí)鐘信號；在每一個(gè)所述上升沿脈沖信號來臨時(shí)，對所述上升沿時(shí)鐘信號計(jì)數(shù)，并輸出計(jì)數(shù)信號；對所述計(jì)數(shù)信號譯碼，輸出所述多個(gè)置位信號。
19.如權(quán)利要求17所述的LED移相調(diào)光方法，其中，通過下降沿延時(shí)信號產(chǎn)生電路和反饋控制電路產(chǎn)生多個(gè)復(fù)位信號的步驟包括在所述PWM輸入信號的下降沿產(chǎn)生下降沿脈沖信號；根據(jù)下降沿所需延時(shí)時(shí)間，選擇輸出一個(gè)下降沿時(shí)鐘信號；在每一個(gè)所述下降沿脈沖信號時(shí)刻，對所述下降沿時(shí)鐘信號計(jì)數(shù)，輸出計(jì)數(shù)信號；對所述輸出計(jì)數(shù)信號譯碼，輸出多個(gè)第一復(fù)位信號；反饋控制電路鎖存中斷計(jì)數(shù)位，繼續(xù)計(jì)數(shù)，并譯碼輸出多個(gè)第二復(fù)位信號；所述多個(gè)第一復(fù)位信號和多個(gè)第二復(fù)位信號進(jìn)行或運(yùn)算，輸出所述多個(gè)復(fù)位信號。
20.如權(quán)利要求19所述的LED移相調(diào)光方法，還包括在所述PWM輸入信號下一周期下降沿脈沖信號時(shí)刻，輸出高電平復(fù)位信號。
21.—種LED控制器，包括如權(quán)利要求1至12中任一所述LED移相調(diào)光電路。
全文摘要
本發(fā)明公開了一種LED移相調(diào)光電路及其方法。該移相調(diào)光電路根據(jù)輸入PWM信號的上升沿和下降沿分別產(chǎn)生至少一個(gè)置位信號和至少一個(gè)復(fù)位信號，并輸出多個(gè)彼此間具有相位差的PWM移相信號，同時(shí)，該移相調(diào)光電路還可改變輸出PWM延時(shí)信號的占空比。該移相調(diào)光電路成本低廉，且可任意調(diào)節(jié)PWM信號延時(shí)時(shí)間以及波形的占空比。
文檔編號H05B37/02GK102497710SQ20111045348
公開日2012年6月13日 申請日期2011年12月30日 優(yōu)先權(quán)日2011年12月30日
發(fā)明者陳達(dá) 申請人:成都芯源系統(tǒng)有限公司