專利名稱：一種pcb芯片布局結(jié)構(gòu)及應(yīng)用該結(jié)構(gòu)的電子終端的制作方法
技術(shù)領(lǐng)域：
—種PCB芯片布局結(jié)構(gòu)及應(yīng)用該結(jié)構(gòu)的電子終端技術(shù)領(lǐng)域[0001]本實用新型屬于電子設(shè)備領(lǐng)域，尤其涉及電子終端設(shè)備設(shè)計技術(shù)。
背景技術(shù)：
[0002]一般電子終端設(shè)備上都包含有CPU (中央處理單元)和PMU (電源管理單元)模塊， CPU是終端的運算核心和控制核心器件，終端中絕大部分的命令和數(shù)據(jù)都必須經(jīng)過CPU分析處理，具有解釋終端指令及處理終端軟件中的數(shù)據(jù)等功能；而PMU則是終端的供電器件， 終端從電池等外部供電設(shè)備獲得的電源通過PMU將電壓轉(zhuǎn)換為各模塊需要的電壓值，為終端中CPU及其他模塊提供電源；由于CPU的精密性與其在終端中的核心地位，CPU的核心電源除了要求電壓值精確之外，對電源的恒定平穩(wěn)以及電磁兼容性也有非常高的要求；精確、 穩(wěn)定的核心供電以及較高的電磁兼容性能使CPU發(fā)揮其最優(yōu)的性能、延長CPU的使用壽命， 能在極大程度上提高終端各模塊及終端的性能穩(wěn)定性。[0003]通常在PCB芯片布局中將CPU與PMU放置在PCB的同一面上，PMU通過在PCB (印制電路板)內(nèi)部走導電線來為CPU提供電源。由于此種布局結(jié)構(gòu)CPU與PMU距離較遠，所以 PMU必須通過較長的導電走線來為CPU供電，而導電走線長度的增加必然導致PMU與CPU之間的供電線路的交流、直流阻抗增大，從而必然導致PMU為CPU的核心供電產(chǎn)生不可預知的壓降，對供電電壓準確性造成極大的影響；由于PCB板上同時還布置有射頻、存儲、顯示等其他模塊的芯片，PMU與CPU之間供電導電走線長度的增加也在必然會增加供電線路受到其他模塊如輻射、電磁感應(yīng)等不可預知的干擾風險，對電源的穩(wěn)定性造成極大的影響。同時其他模塊受到PMU給CPU核心供電線路電磁干擾的風險也會極大的增加，對其他模塊的性能造成嚴重的影響；此外由于CPU與PMU在PCB同一面擺放，CPU與PMU之間通過較長的供電導電走線連接，從而導致PCB上其他模塊芯片的擺放和導電走線空間受到較大的限制， 不利于工程師進行合理的布局和導電走線。實用新型內(nèi)容[0004]本實用新型所要解決的問題是提供一種布局和導電走線更合理的PCB芯片布局結(jié)構(gòu)及應(yīng)用該結(jié)構(gòu)的電子終端。[0005]本實用新型采用以下技術(shù)方案一種PCB芯片布局結(jié)構(gòu)，包括PCB、CPU、PMU ;所述 CPU與所述PMU分別位于所述PCB的兩個面上，所述PMU和所述CPU在PCB上的投影部分或全部重疊。[0006]在上述方案中，所述PMU的電源輸入端、輸出端串聯(lián)、并聯(lián)有電容、電感、電阻。[0007]在上述方案中，所述PCB的層數(shù)至少為I層以上。[0008]在上述方案的中，所述PCB的同一層之間的兩個區(qū)域通過導電走線來導通，導電走線設(shè)置在所述PCB的任意一層。[0009]在上述方案中，所述PCB的不同層之間通過導電孔連接導通。[0010]在上述方案中，所述導電孔為導電埋孔和/或?qū)щ娒た?、導電通孔，所述PMU和所述CPU之間的導通通過所述導電埋孔、導電盲孔、導電通孔、導電走線組合完成。[0011]基于同一實用新型構(gòu)思，本實用新型還提供了一種應(yīng)用如上述方案所述PCB芯片布局結(jié)構(gòu)的電子終端，所述電子終端包括PCB芯片布局結(jié)構(gòu)，所述PCB布局布線結(jié)構(gòu)包括 PCB、CPU、PMU ;所述CPU與所述PMU分別位于所述PCB的兩個面上，所述PMU和所述CPU在 PCB上的投影部分或全部重疊。[0012]在上述方案中，所述PMU的電源輸入端、輸出端串聯(lián)、并聯(lián)有電容、電感、電阻。[0013]在上述方案中，所述PCB的同一層之間的兩個區(qū)域通過導電走線來導通，導電走線設(shè)置在所述PCB的任意一層。[0014]在上述方案中，所述PCB的不同層之間通過導電孔連接導通，所述導電孔為導電埋孔和/或?qū)щ娒た?、導電通孔，所述PMU和所述CPU之間的導通通過所述導電埋孔、導電盲孔、導電通孔、導電走線組合完成。[0015]本實用新型的有益效果是采用本實用新型的PCB芯片布局結(jié)構(gòu)，使得CPU與PMU 之間的供電線更短、空間布局更緊湊；這種芯片布局即實現(xiàn)了 PMU為CPU供電的基本功能， 其更短的供電線路降低了線路間的直流內(nèi)阻、交流內(nèi)阻、增強了電磁兼容性降低了與其他模塊相互干擾的風險，使PMU為CPU提供的電壓更加的精確、穩(wěn)定，同時緊湊的布局也給工程師提供更好的布局和走線空間。
[0016]圖I為傳統(tǒng)CPU和PMU芯片布局結(jié)構(gòu)的俯視圖和側(cè)視圖；[0017]圖2為傳統(tǒng)CPU和PMU芯片布局結(jié)構(gòu)的導電走線方式的俯視圖和側(cè)視圖[0018]圖3為本實用新型提出的CPU和PMU芯片布局結(jié)構(gòu)的俯視圖和側(cè)視圖；[0019]圖4為本實用新型提出的CPU和PMU芯片布局結(jié)構(gòu)的導電走線方式的俯視圖和側(cè)視圖；[0020]圖5為PCB導電孔意圖；[0021]圖6為CPU和PMU導電走線方式示意圖。
；
具體實施方式
[0022]下面將結(jié)合附圖和具體的實施例對本實用新型進行進一步的說明。[0023]在圖I中，CPU 2與PMU 3設(shè)置在PCB I的同一面，PMU 3周圍的電容、電感、電阻4占據(jù)了大量空間，使得CPU 2與PMU 3的距離增大，電磁干擾容易導入。[0024]在圖2中，導電走線5連接CPU2和PMU3，使PMU3通過導電走線5對CPU2供電，可以看出導電走線5較長，其交流、直流電阻較大，供電電源容易不穩(wěn)定，容易導入干擾。[0025]在圖3中，CPU2設(shè)置在PMU3的背面且二者在PCB上的投影大部分重疊，使得CPU2 與PMU3之間的距離縮短，同時充分利用了 PCBl的空間，使得器件擺放緊湊，為電子終端設(shè)備小型化提供了有利條件。[0026]在圖4中，PMU 3通過導電走線5為CPU 2供電，可以看出導電走線5相比圖2大大縮短了，其交流、直流電阻較小，供電電源比較穩(wěn)定；同時使得干擾的引入概率大大減小了，對電磁兼容有利。[0027]在圖5中，PCB I層數(shù)設(shè)置為I層以上，導電孔6可以為導電通孔、導電埋孔、導電盲孔；N層的PCB中通孔可以導通第I層和第N層上的兩個區(qū)域；盲孔可以導通第I層到除了第N層的任意一層上的兩個區(qū)域，也可以導通第N層到除了第I層和第N層之外的任意一層上的兩個區(qū)域；埋孔可以導通除了第I層和第N層之外的任意兩層之間的兩個區(qū)域。[0028]在圖6中，導電走線5將導電孔6導通，使得CPU 2與PMU 3之間的連接方式靈活，方便了布線設(shè)計。[0029]以上所述實施例僅表達了本實用新型的實施方式，但并不能因此而理解為對本實用新型專利范圍的限制。應(yīng)當指出的是，對于本領(lǐng)域的普通技術(shù)人員來說，在不脫離本實用新型構(gòu)思的前提下，還可以做出若干變形和改進，這些都屬于本實用新型的保護范圍。
權(quán)利要求1.一種PCB芯片布局結(jié)構(gòu)，其特征在于包括PCB、CPU、PMU ;所述CPU與所述PMU分別位于所述PCB的兩個面上，所述PMU和所述CPU在PCB上的投影部分或全部重疊。
2.根據(jù)權(quán)利要求I所述的PCB芯片布局結(jié)構(gòu)，其特征在于所述PMU的電源輸入端、輸出端串聯(lián)、并聯(lián)有電容、電感、電阻。
3.根據(jù)權(quán)利要求I或2所述的PCB芯片布局結(jié)構(gòu)，其特征在于所述PCB的層數(shù)至少為I層以上。
4.根據(jù)權(quán)利要求I所述的PCB芯片布局結(jié)構(gòu)，其特征在于所述PCB的同一層之間的兩個區(qū)域通過導電走線來導通，導電走線設(shè)置在所述PCB的任意一層。
5.根據(jù)權(quán)利要求I所述的PCB芯片布局結(jié)構(gòu)，其特征在于所述PCB的不同層之間通過導電孔連接導通。
6.根據(jù)權(quán)利要求5所述的PCB芯片布局結(jié)構(gòu)，其特征在于所述導電孔為導電埋孔和/或?qū)щ娒た住щ娡?，所述PMU和所述CPU之間的導通通過所述導電埋孔、導電盲孔、導電通孔、導電走線組合完成。
7.一種應(yīng)用如權(quán)利要求I所述PCB芯片布局結(jié)構(gòu)的電子終端，所述電子終端包括PCB芯片布局結(jié)構(gòu)，其特征在于所述PCB布局布線結(jié)構(gòu)包括PCB、CPU、PMU ;所述CPU與所述PMU分別位于所述PCB的兩個面上，所述PMU和所述CPU在PCB上的投影部分或全部重疊。
8.根據(jù)權(quán)利要求7所述的電子終端，其特征在于所述PMU的電源輸入端、輸出端串聯(lián)、并聯(lián)有電容、電感、電阻。
9.根據(jù)權(quán)利要求7所述的電子終端，其特征在于所述PCB的同一層之間的兩個區(qū)域通過導電走線來導通，導電走線設(shè)置在所述PCB的任意一層。
10.根據(jù)權(quán)利要求7所述的電子終端，其特征在于所述PCB的不同層之間通過導電孔連接導通，所述導電孔為導電埋孔和/或?qū)щ娒た?、導電通孔，所述PMU和所述CPU之間的導通通過所述導電埋孔、導電盲孔、導電通孔、導電走線組合完成。
專利摘要本實用新型公開了一種PCB芯片布局結(jié)構(gòu)及應(yīng)用該結(jié)構(gòu)的電子終端，PCB芯片布局結(jié)構(gòu)包括PCB、CPU、PMU；所述CPU與所述PMU分別位于所述PCB的兩個面上，所述PMU和所述CPU在PCB上的投影部分或全部重疊。應(yīng)用該結(jié)構(gòu)的電子終端包括PCB芯片布局結(jié)構(gòu)，所述PCB布局布線結(jié)構(gòu)包括PCB、CPU、PMU；所述CPU與所述PMU分別位于所述PCB的兩個面上，所述PMU和所述CPU在PCB上的投影部分或全部重疊。
文檔編號H05K1/18GK202818767SQ201220517468
公開日2013年3月20日 申請日期2012年10月10日 優(yōu)先權(quán)日2012年10月10日
發(fā)明者汪小雄 申請人:共青城賽龍通信技術(shù)有限責任公司