嵌入式多層陶瓷電子元件及其制造方法，以及具有嵌入式多層陶瓷電子元件的印刷電路板的制作方法
【專利摘要】提供了一種嵌入式多層陶瓷電子元件，該嵌入式多層陶瓷電子元件包括：陶瓷本體，該陶瓷本體包括電介質(zhì)層；第一內(nèi)電極和第二內(nèi)電極，所述第一內(nèi)電極和所述第二內(nèi)電極彼此相對(duì)，并且所述電介質(zhì)層插設(shè)在所述第一內(nèi)電極和所述第二內(nèi)電極之間；第一外電極和第二外電極，所述第一外電極和所述第二外電極形成在所述陶瓷本體的外表面上，所述第一外電極與所述第一內(nèi)電極電連接，并且所述第二外電極與所述第二內(nèi)電極電連接；以及鍍層，該鍍層形成在所述第一外電極和所述第二外電極上，其中，所述陶瓷本體的表面粗糙度為500nm或更大且不大于陶瓷覆蓋層的厚度，并且所述覆蓋層的表面粗糙度為300nm或更大且不大于所述鍍層的厚度。
【專利說(shuō)明】嵌入式多層陶瓷電子元件及其制造方法，以及具有嵌入式多層陶瓷電子元件的印刷電路板
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求于2012年12月4日在韓國(guó)知識(shí)產(chǎn)權(quán)局申請(qǐng)的韓國(guó)專利申請(qǐng)N0.10-2012-0139623的優(yōu)先權(quán)，在此通過(guò)引用將上述申請(qǐng)公開(kāi)的內(nèi)容并入本申請(qǐng)中。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明涉及一種嵌入式多層陶瓷電子元件及其制造方法，以及一種具有嵌入式多層陶瓷電子元件的印刷電路板。
【背景技術(shù)】
[0004]由于電子電路具有較高水平的密度和集成度，故印刷電路板上的用于安裝無(wú)源元件的空間可能不足。為了解決這個(gè)問(wèn)題，正在嘗試實(shí)現(xiàn)能夠嵌入在電路板中的元件，即嵌入式設(shè)備。特別地，提出了將多層陶瓷電容元件嵌入到電路板中以用作電容元件的多種方法。
[0005]為了把多層陶瓷電子元件嵌入到電路板中，提供了一種將電路板材料本身作為多層陶瓷電子元件的電介質(zhì)材料并且將銅線等作為多層陶瓷電子元件的電極的方法。此外，為了實(shí)現(xiàn)嵌入式多層陶瓷電子元件，提供了 一種將高介電聚合物層或電介質(zhì)薄膜形成在電路板中以制造嵌入式多層陶瓷電子元件的方法，以及一種將多層陶瓷電子元件嵌入到電路板中的方法等。
[0006]通常，多層陶瓷電子元件包括多個(gè)由陶瓷材料形成的電介質(zhì)層和插設(shè)在所述多個(gè)電介質(zhì)層之間的內(nèi)電極。可以通過(guò)將這種多層陶瓷電子元件設(shè)置在電路板中，以實(shí)現(xiàn)具有高電容的嵌入式多層陶瓷電子元件。
[0007]為了制造包括嵌入式多層陶瓷電子元件的印刷電路板，在多層陶瓷電容部件嵌入到核心基板(core substrate)中后，需要用激光去除上層壓層中的一部分和下層壓層中的一部分，以形成轉(zhuǎn)接孔從而連接基板線(substrate wiring)和多層陶瓷電容部件的外電極。這種激光處理會(huì)大大增加印刷電路板制造工序的制造成本。
[0008]在將嵌入式多層陶瓷電子元件嵌入到電路板的過(guò)程中，進(jìn)行環(huán)氧樹(shù)脂的硬化，以及在多層陶瓷電子元件上進(jìn)行用于金屬電極的結(jié)晶化的熱處理。在這種情況下，由于多層陶瓷電子元件的環(huán)氧樹(shù)脂、金屬電極、陶瓷材料等的熱膨脹系數(shù)(CTE)之間的差異，或者通過(guò)電路板的熱膨脹，可能在電路板和多層陶瓷電子元件之間的粘合表面中產(chǎn)生缺陷。在可靠性測(cè)試中，這些缺陷可能導(dǎo)致例如粘合表面產(chǎn)生分層的缺點(diǎn)。
[0009][現(xiàn)有技術(shù)文件]
[0010][專利文件]
[0011](專利文件I)韓國(guó)專利公開(kāi)N0.2006-0098771
[0012](專利文件2)韓國(guó)專利公開(kāi)N0.2006-0134277

【發(fā)明內(nèi)容】
[0013]本發(fā)明的一方面提供了一種嵌入式多層陶瓷電子元件，通過(guò)控制多層陶瓷電子元件的陶瓷表面的表面粗糙度和鍍層的表面粗糙度，該嵌入式多層陶瓷電子元件能夠改善多層陶瓷電子元件和電路板之間的分層現(xiàn)象，從而增強(qiáng)其粘合特性，同時(shí)提供了一種制造該嵌入式多層陶瓷電子元件的方法，以及具有該嵌入式多層陶瓷電子元件的印刷電路板。
[0014]根據(jù)本發(fā)明的一個(gè)方面，提供一種嵌入式多層陶瓷電子元件，該嵌入式多層陶瓷電子元件包括:陶瓷本體，該陶瓷本體包括電介質(zhì)層；第一內(nèi)電極和第二內(nèi)電極，所述第一內(nèi)電極和所述第二內(nèi)電極彼此相對(duì)，并且所述電介質(zhì)層插設(shè)在所述第一內(nèi)電極和所述第二內(nèi)電極之間；第一外電極和第二外電極，所述第一外電極和所述第二外電極形成在所述陶瓷本體的外表面上，所述第一外電極與所述第一內(nèi)電極電連接，并且所述第二外電極與所述第二內(nèi)電極電連接；以及鍍層，該鍍層形成在所述第一外電極和所述第二外電極上，其中，所述陶瓷本體的表面粗糙度為500nm或更大且不大于陶瓷覆蓋層的厚度，并且所述覆蓋層的表面粗糙度為300nm或更大且不大于所述鍍層的厚度。
[0015]所述陶瓷本體的表面粗糙度可以為700nm或更大且不大于所述陶瓷覆蓋層的厚度。
[0016]所述鍍層的表面粗糙度可以為500nm或更大且不大于所述鍍層的厚度。
[0017]所述陶瓷覆蓋層的厚度可以為Ιμπι或更大且不大于30μπι。
[0018]所述鍍層的厚度可以大于4 μ m且小于15 μ m。
[0019]根據(jù)本發(fā)明的另一方面，提供一種制造嵌入式多層陶瓷電子元件的方法，該方法包括:制備包括電介質(zhì)層的陶瓷基片；通過(guò)使用用于內(nèi)電極的包含導(dǎo)電金屬粉末和陶瓷粉末的導(dǎo)電漿料在所述陶瓷基片上形成內(nèi)電極圖案；層壓其上形成有所述內(nèi)電極圖案的所述陶瓷基片，以由此形成其內(nèi)包括彼此相對(duì)的第一內(nèi)電極和第二內(nèi)電極的陶瓷本體；將砂紙放置在所述陶瓷本體的上表面和下表面上，并且在所述砂紙上進(jìn)行壓制；將所述砂紙從所述陶瓷本體上移走并燒制所述陶瓷本體；在所述陶瓷本體的所述上表面和所述下表面以及端表面上形成第一外電極和第二外電極；在所述第一外電極和所述第二外電極上形成鍍層；以及對(duì)所述陶瓷本體和形成在所述第一外電極和所述第二外電極上的鍍層進(jìn)行噴砂處理，以控制所述陶瓷本體和所述鍍層的表面粗糙度，其中，所述陶瓷本體的表面粗糙度可以為500nm或更大且不大于陶瓷覆蓋層的厚度，并且所述鍍層的表面粗糙度可以為300nm或更大且不大于所述鍍層的厚度。
[0020]所述陶瓷本體的表面粗糙度可以為700nm或更大且不大于所述陶瓷覆蓋層的厚度。
[0021]所述鍍層的表面粗糙度可以為500nm或更大且不大于所述鍍層的厚度。
[0022]所述陶瓷覆蓋層的厚度可以為I μ m或更大且不大于30 μ m。
[0023]所述鍍層的厚度可以大于4μπι且小于15 μ m。
[0024]根據(jù)本發(fā)明的另一方面，提供一種具有嵌入式多層陶瓷電子元件的印刷電路板，該印刷電路板包括:絕緣基板；和嵌入式多層陶瓷電子元件，該嵌入式多層陶瓷電子元件包括:陶瓷本體，該陶瓷本體包括電介質(zhì)層；第一內(nèi)電極和第二內(nèi)電極，所述第一內(nèi)電極和所述第二內(nèi)電極彼此相對(duì)，并且所述電介質(zhì)層插設(shè)在所述第一內(nèi)電極和所述第二內(nèi)電極之間；第一外電極和第二外電極，所述第一外電極和所述第二外電極形成在所述陶瓷本體的外表面上，所述第一外電極與所述第一內(nèi)電極電連接，并且所述第二外電極與所述第二內(nèi)電極電連接；以及鍍層，該鍍層形成在所述第一外電極和所述第二外電極上，所述陶瓷本體的表面粗糙度可以為500nm或更大且不大于陶瓷覆蓋層的厚度，并且所述鍍層的表面粗糙度可以為300nm或更大且不大于所述鍍層的厚度。
[0025]所述陶瓷本體的表面粗糙度可以為700nm或更大且不大于所述陶瓷覆蓋層的厚度。
[0026]所述鍍層的表面粗糙度可以為500nm或更大且不大于所述鍍層的厚度。
[0027]所述陶瓷覆蓋層的厚度可以為I μ m或更大且不大于30 μ m。
[0028]所述鍍層的厚度可以大于4 μ m且小于15 μ m。
【專利附圖】

【附圖說(shuō)明】
[0029]本發(fā)明的上述和其它方面、特征和其它優(yōu)點(diǎn)將在下面結(jié)合附圖的詳細(xì)描述中更加清楚地得到理解，其中:
[0030]圖1是顯示根據(jù)本發(fā)明實(shí)施方式的嵌入式多層陶瓷電子元件的立體圖；
[0031]圖2是沿圖1中的B-B’線截取的剖視圖；
[0032]圖3是圖2中的A部分的放大圖；
[0033]圖4是顯示制造根據(jù)本發(fā)明實(shí)施方式的嵌入式多層陶瓷電子元件的工序的視圖；以及
[0034]圖5是顯示根據(jù)本發(fā)明實(shí)施方式的具有嵌入式多層陶瓷電子元件的印刷電路板的剖視圖。
【具體實(shí)施方式】
[0035]以下，將參考附圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行詳細(xì)描述。但是，本發(fā)明可以通過(guò)多種不同的形式實(shí)現(xiàn)，并且不應(yīng)該被理解為局限于此處所述的【具體實(shí)施方式】。相反，提供這些【具體實(shí)施方式】的目的在于使得這些公開(kāi)更加徹底和完整，并將本發(fā)明的范圍完全傳達(dá)給本領(lǐng)域的技術(shù)人員。在附圖中，出于清楚的目的，部件的形狀和尺寸可以放大，并且在全部附圖中相同的附圖標(biāo)記用于表示相同或相似的部件。
[0036]圖1是顯示根據(jù)本發(fā)明的實(shí)施方式的嵌入式多層陶瓷電子元件的立體圖。
[0037]圖2是沿圖1中的B-B’線截取的剖視圖。
[0038]圖3是圖2中的A部分的放大圖。
[0039]參考圖1至圖3，根據(jù)本發(fā)明實(shí)施方式的嵌入式多層陶瓷電子元件的可以包括:陶瓷本體10，該陶瓷本體10包括電介質(zhì)層I ;第一內(nèi)電極21和第二內(nèi)電極22，所述第一內(nèi)電極21和所述第二內(nèi)電極22彼此相對(duì)，并且電介質(zhì)層I插設(shè)在所述第一內(nèi)電極21和所述第二內(nèi)電極22之間；第一外電極31和第二外電極32,該第一外電極31和第二外電極32形成在所述陶瓷本體10的外表面上，并且所述第一外電極31和與所述第一內(nèi)電極21電連接并且所述第二外電極32與所述第二內(nèi)電極22電連接；以及鍍層33，該鍍層33形成在所述第一外電極31和所述第二外電極32上。這里，陶瓷本體10的表面粗糙度可以為500nm或更大且不大于陶瓷覆蓋層50的厚度，并且鍍層33的表面粗糙度可以為300nm或更大且不大于鍍層33的厚度。
[0040]以下，將描述根據(jù)本發(fā)明實(shí)施方式的多層陶瓷電子元件(特別是多層陶瓷電容器)，但是本發(fā)明不限于此。
[0041]在根據(jù)本發(fā)明的多層陶瓷電子元件中，“長(zhǎng)度方向”、“寬度方向”以及“厚度方向”被定義為圖1中的“L”方向、“W”方向以及“T”方向。這里，“厚度方向”可以具有與層壓電介質(zhì)層的方向相同的含義，即“層壓方向”。
[0042]根據(jù)本發(fā)明的實(shí)施方式，用于形成電介質(zhì)層I的原材料沒(méi)有特別的限制，只要能夠獲得足夠的電容即可。例如，所述原材料可以為鈦酸鋇(BaTiO3)粉末。
[0043]作為用于形成電介質(zhì)層I的材料，根據(jù)本發(fā)明的目的，可以向例如鈦酸鋇(BaTiO3)粉末的粉末中添加多種陶瓷添加劑、有機(jī)溶劑、增塑劑、粘合劑、分散劑等
[0044]用于形成電介質(zhì)層I的陶瓷粉末的平均粒徑?jīng)]有特別的限制，并且為了達(dá)到本發(fā)明的目的，可以控制所述平均粒徑，例如將所述平均粒徑控制為400nm或更小。
[0045]用于形成第一內(nèi)電極21和第二內(nèi)電極22的材料沒(méi)有特別的限制。例如第一內(nèi)電極21和第二內(nèi)電極22可以通過(guò)使用包含至少一種貴金屬材料,例如IE(Pd)、|fi銀(Pd-Ag)合金、以及此類的鎳(Ni )、銅(Cu )等的導(dǎo)電漿料形成。
[0046]為了形成電容，第一外電極31和第二外電極32可以形成在陶瓷本體10的外表面上，并且可以分別與第一內(nèi)電極21和第二內(nèi)電極22電連接。
[0047]第一外電極31和第二外電極32可以由與第一內(nèi)電極21和第二內(nèi)電極22相同的導(dǎo)電材料形成，但是不限于此。例如，第一外電極31和第二外電極32可以由銅(Cu)、銀(Ag)、鎳(Ni)等形成。
[0048]第一外電極31和第二外電極32可以通過(guò)涂敷向金屬粉末添加玻璃粉而制備的導(dǎo)電漿料并且隨后對(duì)他們進(jìn)行燒制而形成。
[0049]參考圖2和圖3，在根據(jù)本發(fā)明實(shí)施方式的多層陶瓷電子元件中，陶瓷本體10的表面粗糙度可以在500nm至陶瓷覆蓋層50的厚度之間，并且鍍層33的表面粗糙度可以在300nm至鍍層33的厚度之間。
[0050]陶瓷本體10可以包括電容形成部和覆蓋層，所述電容形成部用于電容的形成，所述覆蓋層至少設(shè)置在所述電容形成部的上表面和下表面中的一個(gè)表面上。陶瓷覆蓋層可以表示覆蓋層，并且陶瓷覆蓋層50的厚度可以表示覆蓋層的厚度。
[0051]如果陶瓷本體10的表面粗糙度為500nm或更小且鍍層33的表面粗糙度為300nm或更小，則不能糾正多層陶瓷電子元件和印刷電路板之間的分層。如果陶瓷本體10的表面粗糙度大于陶瓷覆蓋層50的厚度且鍍層33的表面粗糙度大于覆蓋層33的厚度，則可能產(chǎn)生裂縫。
[0052]此外，在陶瓷本體10的表面粗糙度為700nm或更大且不大于陶瓷覆蓋層50的厚度，并且鍍層33的表面粗糙度為500nm或更大且不大于鍍層33的厚度的情況下，可以改善多層陶瓷電子元件和印刷電路板之間的分層并且可以防止裂縫。
[0053]表面粗糙度是當(dāng)加工金屬表面時(shí)表面上產(chǎn)生的微小的不平整程度，并且表面粗糙度被稱為表面輪廓。表面粗糙度由加工過(guò)程中所使用的工具產(chǎn)生，其取決于工序適配性，并且是由于表面刮擦、生銹等而生成的。關(guān)于粗糙度，當(dāng)垂直地切削元件的表面時(shí)，在其剖面上會(huì)呈現(xiàn)預(yù)定的曲線。取從所述曲線的最低點(diǎn)到所述曲線的最高點(diǎn)的高度，該高度能夠指代中心線平均粗糙度并用Ra來(lái)表示。
[0054]在本發(fā)明中，陶瓷本體10的表面粗糙度由Ra1表示且鍍層33的中心線平均粗糙度由Ra2表不。
[0055]鍍層33的厚度可以大于4μπι且小于15 μ m。
[0056]當(dāng)把多層陶瓷電子元件嵌入到印刷電路板100中時(shí)，如果是鍍層33的厚度為4 μ m的情況，則在加工導(dǎo)電轉(zhuǎn)接孔140時(shí)可能會(huì)出現(xiàn)導(dǎo)電轉(zhuǎn)接孔140與陶瓷本體10連接的問(wèn)題。如果鍍層33的厚度為15 μ m，則由于鍍層33的應(yīng)力，在陶瓷本體10中可能會(huì)出現(xiàn)裂縫。
[0057]可以通過(guò)在壓制工序(compressing process)的同時(shí)將砂紙放置在陶瓷本體10的表面上，以能夠使砂紙的表面粗糙度轉(zhuǎn)移到陶瓷本體10的表面上，并且這將在陶瓷本體10的表面上產(chǎn)生表面粗糙度。這里，砂紙可以具有100至3000的P值。
[0058]砂紙的“P”是用于表示歐洲磨具生產(chǎn)聯(lián)合會(huì)(FEPA, European Federation ofEuropean Producers of Abrasives)的 “P” 級(jí)的粒度標(biāo)準(zhǔn)的符號(hào)。
[0059]圖3是顯示陶瓷本體10的中心線平均粗糙度(Ra1)和鍍層33的中心線平均粗糙度(Ra2)的示意圖。
[0060]參考圖3，當(dāng)陶瓷本體10的中心線平均粗糙度定義為Ra1且鍍層33的中心線平均粗糙度定義為Ra2時(shí)，根據(jù)本發(fā)明實(shí)施方式的多層陶瓷電子元件可以滿足500nm< Ra1 <陶瓷覆蓋層的厚度，以及300nm ( Ra2 <鍍層的厚度。
[0061]陶瓷本體10的中心線平均粗糙度(Ra1)和鍍層33的中心線平均粗糙度(Ra2)是通過(guò)計(jì)算具有粗糙表面的陶瓷本體10和鍍層33的粗糙度而獲得的值，并且可以表示陶瓷本體10和鍍層33的粗糙度，所述值分別通過(guò)取基于粗糙度的虛擬中心線的平均值而算出。
[0062]具體地，參考圖3，關(guān)于計(jì)算陶瓷本體10的中心線平均粗糙度(Ra1)和鍍層33的中心線平均粗糙度(Ra2),可以相對(duì)于分別形成在每個(gè)陶瓷本體10和鍍層33上的一個(gè)表面上的粗糙度而繪制虛擬中心線。
[0063]然后，測(cè)出基于粗糙度的虛擬中心線的各個(gè)距離(即 ι，ι.2，ιν..ι.13)，并按照下面的公式計(jì)算出各個(gè)距離的平均值。通過(guò)所述平均值，可以確定陶瓷本體10的中心線平均粗糙度(Ra1)和鍍層33的中心線平均粗糙度(Ra2)。
【權(quán)利要求】
1.一種嵌入式多層陶瓷電子元件，該嵌入式多層陶瓷電子元件包括: 陶瓷本體,該陶瓷本體包括電介質(zhì)層； 第一內(nèi)電極和第二內(nèi)電極，所述第一內(nèi)電極和所述第二內(nèi)電極彼此相對(duì)，并且所述電介質(zhì)層插設(shè)在所述第一內(nèi)電極和所述第二內(nèi)電極之間； 第一外電極和第二外電極，所述第一外電極和所述第二外電極形成在所述陶瓷本體的外表面上，所述第一外電極與所述第一內(nèi)電極電連接，并且所述第二外電極與所述第二內(nèi)電極電連接；以及 鍍層，該鍍層形成在所述第一外電極和所述第二外電極上， 其中，所述陶瓷本體的表面粗糙度為500nm或更大且不大于陶瓷覆蓋層的厚度，并且所述鍍層的表面粗糙度為300nm或更大且不大于所述鍍層的厚度。
2.根據(jù)權(quán)利要求1所述的嵌入式多層陶瓷電子元件，其中，所述陶瓷本體的表面粗糙度為700nm或更大且不大于所述陶瓷覆蓋層的厚度。
3.根據(jù)權(quán)利要求1所述的嵌入式多層陶瓷電子元件，其中，所述鍍層的表面粗糙度為500nm或更大且不大于所述鍍層的厚度。
4.根據(jù)權(quán)利要求1所述的嵌入式多層陶瓷電子元件，其中，所述陶瓷覆蓋層的厚度為I μ m或更大且不大于30 μ m。
5.根據(jù)權(quán)利要求1所述的嵌入式多層陶瓷電子元件，其中，所述鍍層的厚度大于4μπι且小于15 μ m。
6.一種制造嵌入式多··層陶瓷電子元件的方法，該方法包括: 制備包括電介質(zhì)層的陶瓷基片； 通過(guò)使用用于內(nèi)電極的包含導(dǎo)電金屬粉末和陶瓷粉末的導(dǎo)電漿料，在所述陶瓷基片上形成內(nèi)電極圖案； 層壓其上形成有所述內(nèi)電極圖案的所述陶瓷基片，以由此形成其內(nèi)包括彼此相對(duì)的第一內(nèi)電極和第二內(nèi)電極的陶瓷本體； 將砂紙放置在所述陶瓷本體的上表面和下表面上，并且在所述砂紙上進(jìn)行壓制； 將所述砂紙從所述陶瓷本體上移走并燒制所述陶瓷本體； 在所述陶瓷本體的所述上表面和所述下表面以及端表面上形成第一外電極和第二外電極； 在所述第一外電極和所述第二外電極上形成鍍層；以及 對(duì)所述陶瓷本體和形成在所述第一外電極和所述第二外電極上的鍍層進(jìn)行噴砂處理，以控制所述陶瓷本體和所述鍍層的表面粗糙度， 其中，所述陶瓷本體的表面粗糙度為500nm或更大且不大于陶瓷覆蓋層的厚度，并且所述鍍層的表面粗糙度為300nm或更大且不大于所述鍍層的厚度。
7.根據(jù)權(quán)利要求6所述的方法，其中，所述陶瓷本體的表面粗糙度為700nm或更大且不大于所述陶瓷覆蓋層的厚度。
8.根據(jù)權(quán)利要求6所述的方法，其中，所述鍍層的表面粗糙度為500nm或更大且不大于所述鍍層的厚度。
9.根據(jù)權(quán)利要求6所述的方法，其中，所述陶瓷覆蓋層的厚度為Iym或更大且不大于·30 μ m0
10.根據(jù)權(quán)利要求6所述的方法，其中，所述鍍層的厚度大于4μ m且小于15 μ m。
11.一種具有嵌入式多層陶瓷電子元件的印刷電路板，該印刷電路板包括: 絕緣基板；和 嵌入式多層陶瓷電子元件，該嵌入式多層陶瓷電子元件包括:陶瓷本體，該陶瓷本體包括電介質(zhì)層；第一內(nèi)電極和第二內(nèi)電極，所述第一內(nèi)電極和所述第二內(nèi)電極彼此相對(duì)，并且所述電介質(zhì)層插設(shè)在所述第一內(nèi)電極和所述第二內(nèi)電極之間；第一外電極和第二外電極，所述第一外電極和所述第二外電極形成在所述陶瓷本體的外表面上，所述第一外電極與所述第一內(nèi)電極電連接，并且所述第二外電極與所述第二內(nèi)電極電連接；以及鍍層，該鍍層形成在所述第一外電極和所述第二外電極上，并且所述陶瓷本體的表面粗糙度為500nm或更大且不大于陶瓷覆蓋層的厚度，并且所述鍍層的表面粗糙度為300nm或更大且不大于所述鍍層的厚度。
12.根據(jù)權(quán)利要求11所述的印刷電路板，其中，所述陶瓷本體的表面粗糙度為700nm或更大且不大于所述陶瓷覆蓋層的厚度。
13.根據(jù)權(quán)利要求11所述的印刷電路板，其中，所述鍍層的表面粗糙度為500nm或更大且不大于所述鍍層的厚度。
14.根據(jù)權(quán)利要求11所述的印刷電路板，其中，所述陶瓷覆蓋層的厚度為Iym或更大且不大于30 μ m。
15.根據(jù)權(quán)利要求11所述的印刷電路板，其中，所述鍍層的厚度大于4μπι且小于15 μ m。`
【文檔編號(hào)】H05K1/18GK103854852SQ201310067347
【公開(kāi)日】2014年6月11日 申請(qǐng)日期:2013年3月4日 優(yōu)先權(quán)日:2012年12月4日
【發(fā)明者】李海峻, 李炳華, 鄭鎮(zhèn)萬(wàn) 申請(qǐng)人:三星電機(jī)株式會(huì)社