電路板及其制作方法
【專利摘要】一種電路板的制作方法，包括步驟：在所述電路基板的廢料部形成至少一個具有傾斜的第一側壁的貫通孔；在所述電路基板的產品部形成相對的第二鍍銅層及第四鍍銅層，在所述第一側壁靠中間區(qū)域形成連接第二鍍銅層及第四鍍銅層的第三鍍銅層；蝕刻將電路基板的未形成鍍銅層區(qū)域的導電層去除，從而在電路基板形成相對的第一板邊導電區(qū)及第二板邊導電區(qū)，在第一側壁形成分別與所述第一板邊導電區(qū)及第二板邊導電區(qū)相連的第三板邊導電區(qū)；以及將所述產品部與所述廢料部分離形成電路板，所述電路板的側壁包括所述第一側壁。本發(fā)明還提供一種采用上述方法制得的電路板。
【專利說明】電路板及其制作方法

【技術領域】
[0001]本發(fā)明涉及電路板領域，尤其涉及一種電路板及其制作方法。

【背景技術】
[0002]電路板一般包括產品部及廢料部，產品部即具有電路功能的區(qū)域，廢料部即在電路板打件后需要去除的部分。產品部包括相對的第一表面及第二表面，也即上下兩個表面。一般的，產品部的第一表面及第二表面的邊緣并不會出現裸露的銅面，即產品部的第一表面及第二表面的邊緣都覆蓋有絕緣層。隨著手機類消費性電子產品功能多樣化需求，在電路板設計中也出現了的產品部的第一表面及第二表面的邊緣具有裸露的銅面的情況，并且此類設計要求電路板的產品部的連接第一表面及第二表面的側面上也形成側銅面，所述側銅面連接產品部的第一表面及第二表面的邊緣的裸露的銅面。制作此類設計的電路板時，需要對電路板進行產品部側面的電鍍以形成所述側銅面，目前的制作方法為:首先，對所述電路板進行第一次沖型，使所述產品部與所述廢料部部分分離，從而暴露出所述產品部待電鍍的側面，之后，對所述產品部待電鍍的側面及第一表面及第二表面的邊緣待電鍍的部位進行電鍍，最后，通過第二次撈型將產品部與廢料部進行分離。然而此方法在對電路板進行第二次撈型時，產品部電鍍位置容易出現銅的拉絲及毛邊等不良，進而可能影響焊錫良率。


【發(fā)明內容】

[0003]有鑒于此，有必要提供一種電路板及其制作方法，以減少電路板產品部電鍍位置的銅的拉絲及毛邊等不良。
[0004]一種電路板的制作方法，包括步驟:提供電路基板，所述電路基板包括分別位于所述電路基板的最外兩側第一導電層及第二導電層；所述電路基板包括產品部及廢料部，定義所述廢料部與所述產品部的交界為交界線；所述產品部包括至少一個第一板邊待電鍍區(qū)及至少一個第二板邊待電鍍區(qū)，所述至少一個第一板邊待電鍍區(qū)位于所述第一導電層，所述至少一個第二板邊待電鍍區(qū)位于所述第二導電層，所述第一板邊待電鍍區(qū)與所述第二板邊待電鍍區(qū)的位置逐個相對應；在所述電路基板的廢料部形成至少一個貫通孔，所述貫通孔具有第一側壁，所述第一側壁相對于所述電路基板傾斜；在所述第一導電層的第一板邊待電鍍區(qū)形成第二鍍銅層，在所述第二導電層的第二板邊待電鍍區(qū)形成第四鍍銅層，以及在所述第一側壁靠中間區(qū)域形成連接所述第二鍍銅層及第四鍍銅層的第三鍍銅層；蝕刻并控制蝕刻時間從而將將所述電路基板的未形成鍍銅層區(qū)域的第一導電層及第二導電層去除，從而在與所述第一板邊待電鍍區(qū)對應的位置形成第一板邊導電區(qū)，在與所述第二板邊待電鍍區(qū)對應的位置形成第二板邊導電區(qū)，在所述貫通孔的第一側壁形成第三板邊導電區(qū)，所述第三板邊導電區(qū)分別與所述第一板邊導電區(qū)及第二板邊導電區(qū)相連；以及將所述產品部與所述廢料部相分離，從而將所述產品部制作形成電路板，其中，所述電路板的側壁包括所述第一側壁。
[0005]一種電路板，其包括分別位于所述電路板的兩側的第三導電線路層及第四導電線路層，所述第三導電線路層包括第一導電圖形及第一板邊導電區(qū)，所述第四導電線路層包括第二導電圖形及第二板邊導電區(qū)，所述電路板還具有第一側壁，所述第一側壁相對于所述電路板傾斜，所述第一側壁形成有所述第三板邊導電區(qū)，所述第三板邊導電區(qū)、所述第一板邊導電區(qū)及第二板邊導電區(qū)相連。
[0006]本技術方案提供的電路板制作方法，先在電路基板上形成一個梯形的貫通孔，使所述貫通孔具有一個傾斜的第一側面，再在第一側面上形成一個第三板邊導電區(qū)，及形成與所述第三板邊導電區(qū)相連的第一板邊導電區(qū)及第二板邊導電區(qū)，之后再將所述產品部與所述廢料部相分離，且分離時保留了所述第一側壁，從而，形成貫通孔時，產品部的邊緣還沒有電鍍銅，故不會出現銅的拉絲及毛邊等現象，分離廢料部時雖然進行了電鍍銅，但因貫通孔位置的所述產品部已經通過貫通孔與所述廢料部相分離，故，不用再對已分離的部位進行切割，也即分離廢料部也不會接觸到第一側壁上的導電區(qū)，故，也不會出現銅的拉絲及毛邊等現象。

【專利附圖】

【附圖說明】
[0007]圖1是本技術方案實施例提供的電路基板的俯視不意圖。
[0008]圖2是本技術方案實施例提供的電路基板的剖面示意圖。
[0009]圖3是本技術方案實施例提供的在圖1的電路基板上形成貫通孔后的俯視示意圖。
[0010]圖4是本技術方案實施例提供的在圖2的電路基板上形成貫通孔后的剖面示意圖。
[0011]圖5是本技術方案實施例提供的在圖4中的電路基板上形成沉銅層后的剖面示意圖。
[0012]圖6是本技術方案實施例提供的在圖5中的電路基板上形成光致抗蝕劑層后的剖面示意圖。
[0013]圖7是本技術方案實施例提供的在圖6中的電路基板上形成圖案化的光致抗蝕劑層使部分沉銅層暴露出來后的剖面示意圖。
[0014]圖8是本技術方案實施例提供的在圖7中的電路基板上形成鍍銅層后的剖面示意圖。
[0015]圖9是本技術方案實施例提供的將圖8中的電路基板上的光致抗蝕劑層去除后的剖面示意圖。
[0016]圖10是本技術方案實施例提供的在圖9中的電路基板上蝕刻后的剖面示意圖。
[0017]圖11是本技術方案提供的電路板的俯視示意圖。
[0018]圖12是本技術方案提供的電路板的剖面示意圖。
[0019]主要元件符號說明 _
電路基板_10
第一導電層_ιο?

蛋二絕緣層

第一導電線路層 103
絕緣層~[?04~

【權利要求】
1.一種電路板的制作方法，包括步驟: 提供電路基板，所述電路基板包括分別位于所述電路基板的最外兩側第一導電層及第二導電層；所述電路基板包括產品部及廢料部，定義所述廢料部與所述產品部的交界為交界線；所述產品部包括至少一個第一板邊待電鍍區(qū)及至少一個第二板邊待電鍍區(qū)，所述至少一個第一板邊待電鍍區(qū)位于所述第一導電層，所述至少一個第二板邊待電鍍區(qū)位于所述第二導電層，所述第一板邊待電鍍區(qū)與所述第二板邊待電鍍區(qū)的位置逐個相對應； 在所述電路基板的廢料部形成至少一個貫通孔，所述貫通孔具有第一側壁，所述第一側壁相對于所述電路基板傾斜； 在所述第一導電層的第一板邊待電鍍區(qū)形成第二鍍銅層，在所述第二導電層的第二板邊待電鍍區(qū)形成第四鍍銅層，以及在所述第一側壁靠中間區(qū)域形成連接所述第二鍍銅層及第四鍍銅層的第三鍍銅層； 蝕刻并控制蝕刻時間將所述電路基板的未形成鍍銅層區(qū)域的第一導電層及第二導電層去除，從而在與所述第一板邊待電鍍區(qū)對應的位置形成第一板邊導電區(qū)，在與所述第二板邊待電鍍區(qū)對應的位置形成第二板邊導電區(qū)，在所述貫通孔的第一側壁形成第三板邊導電區(qū)，所述第三板邊導電區(qū)分別與所述第一板邊導電區(qū)及第二板邊導電區(qū)相連；以及 將所述產品部與所述廢料部相分離，從而將所述產品部制作形成電路板，所述電路板的側壁包括所述第一側壁。
2.如權利要求1所述的電路板的制作方法，其特征在于，所述第一板邊待電鍍區(qū)具有與所述交界線相重合的第一邊，所述第二板邊待電鍍區(qū)具有位于所述廢料部且與所述交界線相平行的第二邊，所述第一側壁具有相對的第一底邊及第二底邊，所述第一底邊與所述第一邊相重合，所述第二底邊與所述第二邊相重合，定義所述第一邊的長度為LI，定義所述第二邊的長度為L2，定義所述第一底邊的長度為L3，定義所述第二底邊的長度為L4，則L3>L4>L1，且 L3>L4>L2。
3.如權利要求1所述的電路板的制作方法，其特征在于，在所述第一導電層的第一板邊待電鍍區(qū)形成第二鍍銅層，在所述第二導電層的第二板邊待電鍍區(qū)形成第四鍍銅層，以及在所述第一側壁靠中間區(qū)域形成連接所述第二鍍銅層及第四鍍銅層的第三鍍銅層的方法包括步驟: 在所述電路基板的第一導電層、第二導電層及第一側壁表面分別形成第一沉銅層、第二沉銅層及第三沉銅層； 在所述第一沉銅層、第二沉銅層及第三沉銅層上形成圖案化的光致抗蝕劑層，未被所述光致抗蝕劑層覆蓋的所述沉銅層包括第二沉銅暴露區(qū)、第三沉銅暴露區(qū)及第四沉銅暴露區(qū)；所述第二沉銅暴露區(qū)位于所述第一沉銅層，其與所述產品部的所述第一板邊待電鍍區(qū)位置、形狀及尺寸相同；所述第四沉銅暴露區(qū)位于所述第二沉銅層，其與所述產品部的所述第二板邊待電鍍區(qū)位置、形狀及尺寸相同；所述第三沉銅暴露區(qū)位于所述第三沉銅層且其兩端分別與所述第二沉銅暴露區(qū)及第四沉銅暴露區(qū)相連； 在所述第一沉銅暴露區(qū)電鍍形成第二鍍銅層，在所述第四沉銅暴露區(qū)電鍍形成第四鍍銅層，以及在所述第三沉銅暴露區(qū)電鍍形成連接所述第二鍍銅層及第四鍍銅層的第三鍍銅層；以及 去除所述光致抗蝕劑層。
4.如權利要求1所述的電路板的制作方法，其特征在于，將所述電路基板的未形成鍍銅層區(qū)域的第一導電層及第二導電層去除的同時，還將所述第一板邊待電鍍區(qū)的第一導電層及第二鍍銅層整體減薄，將所述第二板邊待電鍍區(qū)的第二導電層及第四鍍銅層整體減薄，將所述第一側壁靠中間區(qū)域的第三鍍銅層減薄。
5.如權利要求1所述的電路板的制作方法，其特征在于，在所述第一導電層的第一板邊待電鍍區(qū)形成第二鍍銅層，在所述第二導電層的第二板邊待電鍍區(qū)形成第四鍍銅層，以及在所述第一側壁靠中間區(qū)域形成連接所述第二鍍銅層及第四鍍銅層的第三鍍銅層的同時，還在所述第一導電層形成第一鍍銅層，及在第二導電層形成第五鍍銅層，蝕刻并控制蝕刻時間從而將所述電路基板的未形成鍍銅層區(qū)域的第一導電層及第二導電層去除的同時，還在與所述第一鍍銅層對應的區(qū)域形成第一導電線路圖形，在與所述第五鍍銅層對應的區(qū)域形成第二導電線路圖形。
6.如權利要求5所述的電路板的制作方法，其特征在于，將所述電路基板的未形成鍍銅層區(qū)域的第一導電層及第二導電層去除的同時，還將所述第一鍍銅層及對應的所述第一導電層整體減薄，及將所述第五鍍銅層及對應的所述第二導電層整體減薄，從而在與所述第一鍍銅層對應的區(qū)域形成第一導電線路圖形，在與所述第五鍍銅層對應的區(qū)域形成第二導電線路圖形。
7.如權利要求1所述的電路板的制作方法，其特征在于，所述貫通孔具有第一開口及第二開口，所述第一開口形成于所述第一導電層側，所述第二開口形成于第二導電層側，所述第一開口與所述第二開口正對且所述第一開口的尺寸大于所述第二開口的尺寸。
8.如權利要求1所述的電路板的制作方法，其特征在于，形成所述貫通孔的方式為銑刀成型，使用與待成型產品呈小于90度傾斜的刀具進行銑刀成型。
9.一種電路板，其包括分別位于所述電路板的兩側的第三導電線路層及第四導電線路層，所述第三導電線路層包括第一導電圖形及第一板邊導電區(qū)，所述第四導電線路層包括第二導電圖形及第二板邊導電區(qū)，所述電路板還具有第一側壁，所述第一側壁相對于所述電路板傾斜，所述第一側壁形成有所述第三板邊導電區(qū)，所述第三板邊導電區(qū)、所述第一板邊導電區(qū)及第二板邊導電區(qū)相連。
10.如權利要求9所述的電路板，其特征在于，所述第一側壁包括相對的第一底邊及第二底邊，定義所述第三板邊導電區(qū)與所述第一板邊導電區(qū)共有的邊為第一邊，所述第一邊與所述第一底邊重合，定義所述第一邊的長度為LI，定義所述第一底邊的長度為L3，定義所述第二底邊的長度為L4，則L3>L4>L1。
【文檔編號】H05K1/11GK104135829SQ201310155197
【公開日】2014年11月5日 申請日期:2013年4月30日 優(yōu)先權日:2013年4月30日
【發(fā)明者】鄭兆孟, 雷聰, 覃海波, 徐茂峰 申請人:富葵精密組件(深圳)有限公司, 臻鼎科技股份有限公司