一種恒流驅(qū)動(dòng)電路的制作方法
【專(zhuān)利摘要】本發(fā)明屬于恒流驅(qū)動(dòng)領(lǐng)域，提供了一種恒流驅(qū)動(dòng)電路。該恒流驅(qū)動(dòng)電路采用電流預(yù)開(kāi)啟技術(shù)，在電路開(kāi)啟的瞬間提供寄生電容經(jīng)由功率開(kāi)關(guān)管Q2的電能泄放通路，以使得恒流驅(qū)動(dòng)電路的輸出電流端口的電壓迅速下降至負(fù)載完全導(dǎo)通時(shí)輸出電流端口的電壓，進(jìn)而使得負(fù)載迅速進(jìn)入完全導(dǎo)通狀態(tài)，從而極大縮短了負(fù)載有效導(dǎo)通時(shí)間與使能控制信號(hào)有效電平時(shí)間之間的差值，當(dāng)負(fù)載為L(zhǎng)ED時(shí)，縮小了負(fù)載實(shí)際亮度與LED顯示屏控制器輸出的設(shè)置值對(duì)應(yīng)的亮度的偏差，優(yōu)化了顯示效果，提高了用戶體驗(yàn)性。
【專(zhuān)利說(shuō)明】-種恒流驅(qū)動(dòng)電路

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于恒流驅(qū)動(dòng)領(lǐng)域，尤其涉及一種主要用于驅(qū)動(dòng)LED發(fā)光且可實(shí)現(xiàn)電流預(yù) 開(kāi)啟功能的恒流驅(qū)動(dòng)電路。

【背景技術(shù)】
[0002] 公知地，在LED顯示領(lǐng)域，為增強(qiáng)LED顯示屏的低灰度顯示色彩真實(shí)性和畫(huà)面播 放的流暢度，除需要高的刷新率，還需具備高輸出色階的能力，來(lái)表達(dá)色彩更豐富的顯示圖 像。為此，要求LED顯示屏中LED的發(fā)光亮度在顯示畫(huà)面時(shí)不能產(chǎn)生偏差，又由于LED的發(fā) 光亮度是由通過(guò)LED的平均電流決定，因此，要求驅(qū)動(dòng)LED發(fā)光的恒流驅(qū)動(dòng)芯片輸出的電流 平均值與LED顯示屏控制器輸出的設(shè)置值相同。
[0003] 通常，恒流驅(qū)動(dòng)芯片的輸出電流精度反映了恒流驅(qū)動(dòng)芯片輸出的電流平均值與 LED顯示屏控制器輸出的設(shè)置值之間的偏差。對(duì)于LED顯示屏的不同顯示亮度而言，通過(guò) LED的平均電流大小不同，LED顯示屏控制器通過(guò)設(shè)置恒流驅(qū)動(dòng)芯片向LED輸出的脈沖寬 度調(diào)制信號(hào)的占空比來(lái)實(shí)現(xiàn)LED顯示屏的畫(huà)面播放。即是說(shuō)，在每個(gè)LED顯示屏顯示周期 T內(nèi)，LED顯示屏控制器設(shè)置LED的電流導(dǎo)通時(shí)間tl不同，電流導(dǎo)通時(shí)間tl與顯示周期T 的比值稱(chēng)為電流占空比D，且有：￡> = ^^1〇〇%，則若恒流驅(qū)動(dòng)芯片的輸出電流的設(shè)置值為 id，通過(guò)LED的平均電流iave滿足：iave = id*D。
[0004] 由于占空比D的存在，使得恒流驅(qū)動(dòng)芯片輸出的電流存在電流開(kāi)啟時(shí)間和電流關(guān) 閉時(shí)間。為了盡量減小LED的實(shí)際亮度與LED顯示屏控制器輸出的設(shè)置值對(duì)應(yīng)的亮度之間 的偏差，要求該電流開(kāi)啟時(shí)間和電流關(guān)閉時(shí)間盡量小，且LED顯示屏的刷新率越高，要求電 流開(kāi)啟時(shí)間和電流關(guān)閉時(shí)間越小，通常為數(shù)十ns級(jí)別。
[0005] 然而在現(xiàn)有技術(shù)中，恒流驅(qū)動(dòng)芯片的輸出電流端口存在寄生電容，且不同恒流驅(qū) 動(dòng)芯片的輸出電流端口的寄生電容值不同。圖1示出了現(xiàn)有技術(shù)提供的恒流驅(qū)動(dòng)芯片的一 種典型結(jié)構(gòu)，其中Dl表示負(fù)載LED，其中的CL表示輸出電流端口的寄生電容。該恒流驅(qū)動(dòng) 芯片包括使能端口 EN和輸出電流端口 0UT，恒流驅(qū)動(dòng)芯片內(nèi)部的恒流驅(qū)動(dòng)單元連接使能端 口 EN和輸出電流端口 OUT。其中，使能控制信號(hào)EN由LED顯示屏控制器輸出，用以控制輸 出電流端口 OUT的開(kāi)啟與否。
[0006] 圖1所示的恒流驅(qū)動(dòng)芯片的工作原理是：在輸出電流端口 OUT的開(kāi)啟時(shí)間內(nèi)，通過(guò) 負(fù)載Dl的電流經(jīng)由恒流驅(qū)動(dòng)單元到地，若此時(shí)輸出電流端口 OUT的電壓為Vquti，負(fù)載Dl的 導(dǎo)通壓降為V11，則有：
[0007] Vouti - VDD-Vledi
[0008] 在輸出電流端口 OUT的關(guān)閉時(shí)間內(nèi)，輸出電流端口 OUT的電壓逐漸升高至V_，負(fù) 載Dl逐漸關(guān)閉，若負(fù)載Dl的截止壓降為V_，則有：
[0009] Vout2 - VDD-Vled2
[0010] 又由于負(fù)載Dl的導(dǎo)通壓降為Vuan大于截止壓降Vy3J 2，因此有：Vquti < Vqut2。對(duì)于 PN結(jié)結(jié)構(gòu)的負(fù)載LED，其導(dǎo)通電流Imi與兩端壓降Vmi之間滿足：
[0011] Iled= Is *(eVLED/ntrT -1)
[0012] 其中，Is是PN結(jié)反向飽和電流，在恒溫下為常數(shù)；η是發(fā)射系數(shù)，與PN結(jié)的尺寸和 材料相關(guān)，其值在1?2之間；V T=k*T/q，其中k是玻爾茲曼常數(shù)，T是熱力學(xué)溫度，q為電子 電荷量；該式對(duì)應(yīng)的I-V關(guān)系曲線如圖2所示，其中的V t表示電流導(dǎo)通瞬間的LED兩端壓 降。
[0013] 參照上述公式及圖2所示可知，恒流驅(qū)動(dòng)芯片的輸出電流端口 OUT的電壓值在 Vquti至^_之間時(shí)，負(fù)載Dl的導(dǎo)通電流很小，而當(dāng)輸出電流端口 OUT的電壓值降低至Vquti 時(shí)導(dǎo)通電流值很快增大。
[0014] 由于現(xiàn)有的恒流驅(qū)動(dòng)芯片中輸出電流端口的寄生電容CL的存在，當(dāng)使能控制信 號(hào)EN設(shè)置恒流驅(qū)動(dòng)芯片的輸出電流端口 OUT開(kāi)啟時(shí)，輸出電流端口 OUT的電壓值下降，負(fù) 載Dl開(kāi)始導(dǎo)通，寄生電容CL開(kāi)始對(duì)輸出電流端口 OUT放電，直至輸出電流端口 OUT的電壓 值下降至Voti，負(fù)載Dl完全導(dǎo)通。寄生電容CL的容值越大，輸出電流端口 OUT的電壓值下 降越慢，負(fù)載Dl的導(dǎo)通電流增大越慢，即負(fù)載Dl的電流開(kāi)啟時(shí)間tiise越長(zhǎng)，且LED顯示屏 控制器的設(shè)置值越小，輸出電流端口 OUT在開(kāi)啟過(guò)程中寄生電容CL的放電時(shí)間越長(zhǎng)，電流 開(kāi)啟時(shí)間t,ise也越長(zhǎng)。這樣便容易導(dǎo)致負(fù)載Dl的電流開(kāi)啟時(shí)間t Hse大于負(fù)載Dl的電流 關(guān)閉時(shí)間tfall，使得通過(guò)負(fù)載Dl的電流的有效脈寬時(shí)間比使能控制信號(hào)EN的設(shè)置值偏小， 進(jìn)而使得LED的實(shí)際亮度比LED顯示屏控制器輸出的設(shè)置值對(duì)應(yīng)的亮度偏暗，顯示效果不 佳，用戶體驗(yàn)性差。


【發(fā)明內(nèi)容】

[0015] 本發(fā)明實(shí)施例的目的在于提供一種恒流驅(qū)動(dòng)電路，旨在解決現(xiàn)有的用于驅(qū)動(dòng)LED 發(fā)光的恒流驅(qū)動(dòng)芯片中，由于輸出電流端口的寄生電容的存在，使得LED的實(shí)際亮度比設(shè) 置值對(duì)應(yīng)的亮度偏暗，顯示效果不佳的問(wèn)題。
[0016] 本發(fā)明實(shí)施例是這樣實(shí)現(xiàn)的，一種恒流驅(qū)動(dòng)電路，所述恒流驅(qū)動(dòng)電路包括功率開(kāi) 關(guān)管Ql和功率開(kāi)關(guān)管Q2,所述恒流驅(qū)動(dòng)電路還包括：
[0017] 恒流驅(qū)動(dòng)單元，所述恒流驅(qū)動(dòng)單元的輸出端作為所述恒流驅(qū)動(dòng)電路的輸出電流端 口而連接負(fù)載的驅(qū)動(dòng)端，所述恒流驅(qū)動(dòng)單元的輸出端連接所述功率開(kāi)關(guān)管Q2的高端，用于 在使能控制信號(hào)有效期間驅(qū)動(dòng)所述負(fù)載導(dǎo)通；
[0018] 電流設(shè)置單元，用于設(shè)置所述功率開(kāi)關(guān)管Ql的低端流入所述電流設(shè)置單元的可 變的參考電流；
[0019] 電流檢測(cè)單元，用于在所述使能控制信號(hào)有效期間檢測(cè)所述參考電流，并根據(jù)檢 測(cè)結(jié)果控制所述功率開(kāi)關(guān)管Q2導(dǎo)通；
[0020] 電壓檢測(cè)單元，用于在所述使能控制信號(hào)有效期間檢測(cè)輸出電流端口的電壓值， 并當(dāng)所述輸出電流端口的電壓值降低到所述負(fù)載完全導(dǎo)通時(shí)所述輸出電流端口的電壓時(shí)， 控制所述功率開(kāi)關(guān)管Q2截止。
[0021] 本發(fā)明提出的恒流驅(qū)動(dòng)電路采用電流預(yù)開(kāi)啟技術(shù)，在電路開(kāi)啟的瞬間提供寄生 電容經(jīng)由功率開(kāi)關(guān)管Q2的電能泄放通路，以使得恒流驅(qū)動(dòng)電路的輸出電流端口的電壓迅 速下降至負(fù)載完全導(dǎo)通時(shí)輸出電流端口的電壓，進(jìn)而使得負(fù)載迅速進(jìn)入完全導(dǎo)通狀態(tài)，從 而極大縮短了負(fù)載有效導(dǎo)通時(shí)間與使能控制信號(hào)有效電平時(shí)間之間的差值，當(dāng)負(fù)載為L(zhǎng)ED 時(shí)，縮小了負(fù)載實(shí)際亮度與LED顯示屏控制器輸出的設(shè)置值對(duì)應(yīng)的亮度的偏差，優(yōu)化了顯 示效果，提高了用戶體驗(yàn)性。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0022] 圖1是現(xiàn)有技術(shù)提供的恒流驅(qū)動(dòng)芯片的一種典型結(jié)構(gòu)圖；
[0023] 圖2是現(xiàn)有技術(shù)中，LED的I-V關(guān)系曲線圖；
[0024] 圖3是本發(fā)明實(shí)施例一提供的恒流驅(qū)動(dòng)電路的電路原理圖；
[0025] 圖4是本發(fā)明實(shí)施例二提供的恒流驅(qū)動(dòng)電路的電路原理圖；
[0026] 圖5是圖4的電路圖。

【具體實(shí)施方式】
[0027] 為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì) 本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并 不用于限定本發(fā)明。
[0028] 針對(duì)現(xiàn)有技術(shù)存在的問(wèn)題，本發(fā)明提出的恒流驅(qū)動(dòng)電路采用電流預(yù)開(kāi)啟技術(shù)，在 電路開(kāi)啟的瞬間提供寄生電容的電能泄放通路，以使得恒流驅(qū)動(dòng)電路的輸出電流端口的電 壓迅速下降至負(fù)載完全導(dǎo)通時(shí)輸出電流端口的電壓V otti，進(jìn)而使得負(fù)載迅速進(jìn)入完全導(dǎo)通 狀態(tài)。以下結(jié)合實(shí)施例詳細(xì)說(shuō)明本發(fā)明實(shí)現(xiàn)方式：
[0029] 實(shí)施例一
[0030] 本發(fā)明實(shí)施例一提出了一種恒流驅(qū)動(dòng)電路，如圖2所示，為了便于說(shuō)明，僅示出了 與本發(fā)明實(shí)施例一相關(guān)的部分。
[0031] 詳細(xì)而言，本發(fā)明實(shí)施例一提出的恒流驅(qū)動(dòng)電路包括功率開(kāi)關(guān)管Ql和功率開(kāi)關(guān) 管Q2,功率開(kāi)關(guān)管Ql的高端連接直流電VDD，功率開(kāi)關(guān)管Ql的驅(qū)動(dòng)端連接功率開(kāi)關(guān)管Ql 的低端，功率開(kāi)關(guān)管Q2的低端接地；該恒流驅(qū)動(dòng)電路還包括：恒流驅(qū)動(dòng)單元14,恒流驅(qū)動(dòng)單 元14的輸入端連接使能控制信號(hào)EN，恒流驅(qū)動(dòng)單元14的輸出端OUT作為恒流驅(qū)動(dòng)電路的 輸出電流端口而連接負(fù)載的驅(qū)動(dòng)端，恒流驅(qū)動(dòng)單元14的輸出端OUT同時(shí)連接功率開(kāi)關(guān)管Q2 的高端，用于在使能控制信號(hào)EN有效期間驅(qū)動(dòng)負(fù)載導(dǎo)通，并在使能控制信號(hào)EN無(wú)效期間停 止驅(qū)動(dòng)負(fù)載；電流設(shè)置單元11，電流設(shè)置單元11的輸出端連接功率開(kāi)關(guān)管Ql的低端，用于 設(shè)置功率開(kāi)關(guān)管Ql的低端流入電流設(shè)置單元11的可變的參考電流I kefi ;電流檢測(cè)單元12， 電流檢測(cè)單元12的第一輸入端連接功率開(kāi)關(guān)管Ql的驅(qū)動(dòng)端，電流檢測(cè)單元12的第二輸入 端連接使能控制信號(hào)EN，電流檢測(cè)單元12的輸出端連接功率開(kāi)關(guān)管Q2的驅(qū)動(dòng)端，用于在使 能控制信號(hào)EN有效期間檢測(cè)參考電流，并根據(jù)檢測(cè)結(jié)果控制功率開(kāi)關(guān)管Q2導(dǎo)通；電壓檢測(cè) 單元13,電壓檢測(cè)單元13的第一輸入端連接使能控制信號(hào)EN，電壓檢測(cè)單元13的第二輸 入端連接恒流驅(qū)動(dòng)單元14的輸出端0UT，電壓檢測(cè)單元13的輸出端連接功率開(kāi)關(guān)管Q2的 驅(qū)動(dòng)端，用于在使能控制信號(hào)EN有效期間檢測(cè)輸出電流端口的電壓值，并當(dāng)輸出電流端口 的電壓值降低到負(fù)載完全導(dǎo)通時(shí)輸出電流端口的電壓時(shí)，控制功率開(kāi)關(guān)管Q2截止。
[0032] 優(yōu)選地，本發(fā)明實(shí)施例一中，功率開(kāi)關(guān)管Ql是P型的MOS管Ql，MOS管Ql的源極 作為功率開(kāi)關(guān)管Ql的高端，MOS管Ql的漏極作為功率開(kāi)關(guān)管Ql的低端，MOS管Ql的柵極 作為功率開(kāi)關(guān)管Ql的驅(qū)動(dòng)端；功率開(kāi)關(guān)管Q2是N型的MOS管Q2, MOS管Q2的源極作為功 率開(kāi)關(guān)管Q2的低端，MOS管Q2的漏極作為功率開(kāi)關(guān)管Q2的高端，MOS管Q2的柵極作為功 率開(kāi)關(guān)管Q2的驅(qū)動(dòng)端。
[0033] 本發(fā)明實(shí)施例一中，電流設(shè)置單元11還可進(jìn)一步根據(jù)檢測(cè)到的參考電流大小，控 制功率開(kāi)關(guān)管Q2的導(dǎo)通電流大小，以實(shí)現(xiàn)對(duì)輸出電流端口處寄生電容CL的電能泄放時(shí)間 的控制。
[0034] 以負(fù)載為L(zhǎng)ED為例，本發(fā)明實(shí)施例一提出的上述恒流驅(qū)動(dòng)電路的工作過(guò)程是：在 使能控制信號(hào)EN無(wú)效(例如EN=I)期間，電壓檢測(cè)單元13不工作，電壓檢測(cè)單元13的輸出 端的電平為〇,恒流驅(qū)動(dòng)單元14無(wú)輸出，輸出電流端口的電壓值為V ott2。之后，在使能控制信 號(hào)EN有效(例如EN=O)時(shí)，恒流驅(qū)動(dòng)單元14逐步開(kāi)啟，其輸出電流Iout由零逐漸增加：在開(kāi) 啟的瞬時(shí)，電壓檢測(cè)單元13的輸出端輸出零電平，電流設(shè)置單元11檢測(cè)參考電流，并根據(jù) 檢測(cè)結(jié)果向功率開(kāi)關(guān)管Q2的柵極輸出高電平以使得功率開(kāi)關(guān)管Q2導(dǎo)通，由于此時(shí)輸出電 流端口的電壓值仍舊等于V tot2，負(fù)載仍處于關(guān)閉狀態(tài)，寄生電容CL通過(guò)功率開(kāi)關(guān)管Q2對(duì)地 放電，恒流驅(qū)動(dòng)單元14處于開(kāi)啟狀態(tài)，輸出電流端口的電流Iout為零；之后一端時(shí)間內(nèi)，隨 著寄生電容CL對(duì)地放電的持續(xù)，輸出電流端口的電壓開(kāi)始下降，輸出電流端口的電流Iout 逐漸增加，但輸出電流端口的電壓值仍大于負(fù)載完全導(dǎo)通時(shí)輸出電流端口的電壓Vron ;當(dāng) 輸出電流端口的電壓值降低到負(fù)載完全導(dǎo)通時(shí)輸出電流端口的電壓V_時(shí)，電壓檢測(cè)單元 13的輸出端輸出高電平而控制功率開(kāi)關(guān)管Q2截止，從而不影響負(fù)載的導(dǎo)通電流，在功率開(kāi) 關(guān)管Q2截止瞬間，負(fù)載處于臨界導(dǎo)通狀態(tài)，輸出電流端口的電流Iout繼續(xù)增加，輸出電流 端口的電壓V otti繼續(xù)下降后，負(fù)載迅速導(dǎo)通，負(fù)載電流等于輸出電流端口的電流Iout。
[0035] 由此可見(jiàn)，由于本發(fā)明實(shí)施例一提出的恒流驅(qū)動(dòng)電路采用電流預(yù)開(kāi)啟技術(shù)，在電 路開(kāi)啟的瞬間提供寄生電容CL經(jīng)由功率開(kāi)關(guān)管Q2的電能泄放通路，以使得恒流驅(qū)動(dòng)電路 的輸出電流端口的電壓迅速下降至負(fù)載完全導(dǎo)通時(shí)輸出電流端口的電壓V ron，進(jìn)而使得負(fù) 載迅速進(jìn)入完全導(dǎo)通狀態(tài)，從而極大縮短了負(fù)載有效導(dǎo)通時(shí)間與使能控制信號(hào)EN有效電 平時(shí)間之間的差值，當(dāng)負(fù)載為L(zhǎng)ED時(shí)，縮小了負(fù)載實(shí)際亮度與LED顯示屏控制器輸出的設(shè)置 值對(duì)應(yīng)的亮度的偏差，優(yōu)化了顯示效果，提高了用戶體驗(yàn)性。
[0036] 實(shí)施例二
[0037] 本發(fā)明實(shí)施例二提出了一種恒流驅(qū)動(dòng)電路，如圖4所示，為了便于說(shuō)明，僅示出了 與本發(fā)明實(shí)施例二相關(guān)的部分。
[0038] 為了降低該恒流驅(qū)動(dòng)電路的功耗，期望在負(fù)載完全導(dǎo)通后，電流檢測(cè)單元12關(guān) 閉，為此，與實(shí)施例一不同，實(shí)施例二提供的恒流驅(qū)動(dòng)電路還可包括：延時(shí)關(guān)閉單元15,電 流檢測(cè)單元12的第二輸入端是通過(guò)延時(shí)關(guān)閉單元15連接使能控制信號(hào)EN的，延時(shí)關(guān)閉單 元15的輸入端連接使能控制信號(hào)EN，延時(shí)關(guān)閉單元15的輸出端連接電流檢測(cè)單元12的第 二輸入端，用于在使能控制信號(hào)EN有效期間，在輸出電流端口的電壓值降低到負(fù)載完全導(dǎo) 通時(shí)輸出電流端口的電壓V otti后，控制電流檢測(cè)單元12延時(shí)關(guān)閉。
[0039] 相對(duì)于實(shí)施例一，本發(fā)明實(shí)施例二提出的恒流驅(qū)動(dòng)電路可在負(fù)載完全導(dǎo)通后，通 過(guò)延時(shí)關(guān)閉電流檢測(cè)單元12而降低該恒流驅(qū)動(dòng)電路的功耗。雖然電流檢測(cè)單元12的關(guān)閉 會(huì)使得功率開(kāi)關(guān)管Q2關(guān)閉，但由于是在輸出電流端口的電壓值降低到負(fù)載完全導(dǎo)通時(shí)輸 出電流端口的電壓￥_后延時(shí)關(guān)閉，從而保證了功率開(kāi)關(guān)管Q2的導(dǎo)通時(shí)間僅由輸出電流端 口的電壓值由Vtot2降低到Votti的時(shí)間決定，保證了功率開(kāi)關(guān)管Q2對(duì)寄生電容CL的電能泄 放的可靠性。
[0040] 圖5示出了圖4的電路。
[0041] 具體地,延時(shí)關(guān)閉單元15可包括：偏置電流源A1、反相器U1、與非門(mén)U3、施密特觸 發(fā)器U2、N型的MOS管Q3和電容Cl。其中，MOS管Q3的漏極通過(guò)偏置電流源Al連接直流 電VDD，MOS管Q3的源極接地，MOS管Q3的柵極作為延時(shí)關(guān)閉單元15的輸入端而連接使能 控制信號(hào)EN，電容Cl并聯(lián)在MOS管Q3的源極和漏極之間；MOS管Q3的漏極同時(shí)連接施密 特觸發(fā)器U2的輸入端，MOS管Q3的柵極同時(shí)連接反相器Ul的輸入端，施密特觸發(fā)器U2的 輸出端連接與非門(mén)U3的第一輸入端，反相器Ul的輸出端連接與非門(mén)U3的第二輸入端，與 非門(mén)U3的輸出端作為延時(shí)關(guān)閉單元15的輸出端而連接電流檢測(cè)單元12的第二輸入端。
[0042] 具體地，電流檢測(cè)單元12可包括：P型的MOS管Q3、P型的MOS管Q7、N型的MOS 管Q4、N型的MOS管Q5、N型的MOS管Q6、偏置電流源A2。其中，MOS管Q4的源極、MOS管 Q5的源極、MOS管Q6的源極均接地；MOS管Q4的柵極連接MOS管Q5的柵極和MOS管Q4的 漏極，MOS管Q6的漏極連接MOS管Q5的漏極和MOS管Q6的柵極，MOS管Q6的柵極作為電 流檢測(cè)單元12的輸出端而連接功率開(kāi)關(guān)管Q2的驅(qū)動(dòng)端；MOS管Q4的漏極同時(shí)連接MOS管 Q3的漏極，MOS管Q3的源極連接直流電VDD，MOS管Q3的柵極作為電流檢測(cè)單元12的第一 輸入端而連接功率開(kāi)關(guān)管Ql的驅(qū)動(dòng)端；MOS管Q6的漏極連接MOS管Q7的漏極，MOS管Q7 的源極通過(guò)偏置電流源A2連接直流電VDD，MOS管Q7的柵極作為電流檢測(cè)單元12的第二 輸入端而連接延時(shí)關(guān)閉單元15的輸出端。
[0043] 具體地，電壓檢測(cè)單元13可包括：用于生成并輸出第一基準(zhǔn)電壓Vkefi和第二基準(zhǔn) 電壓V kef2的基準(zhǔn)電壓生成模塊131、比較器U5、反相器U4、N型的MOS管Q8、N型的MOS管 Q9和N型的MOS管QlO。其中，比較器U5的同相端+連接MOS管Q9的源極和MOS管QlO的 源極，MOS管Q9的漏極連接第一基準(zhǔn)電壓V kefi，MOS管QlO的漏極連接第二基準(zhǔn)電壓VKEF2， 且第一基準(zhǔn)電壓Vkefi小于第二基準(zhǔn)電壓V kef2 ;比較器U5的輸出端連接反相器U4的輸入端， 反相器U4的輸出端連接MOS管Q9的柵極，比較器U5的輸出端同時(shí)連接MOS管Q8的柵極 和MOS管QlO的柵極；比較器U5的反相端-作為電壓檢測(cè)單元13的第二輸入端而連接恒 流驅(qū)動(dòng)單元14的輸出端0UT，比較器U5的接地端作為電壓檢測(cè)單元13的第一輸入端而連 接使能控制信號(hào)EN ;M0S管Q8的源極接地，MOS管Q8的漏極作為電壓檢測(cè)單元13的輸出 端而連接功率開(kāi)關(guān)管Q2的驅(qū)動(dòng)端。
[0044] 以下將詳細(xì)說(shuō)明圖5所示電路的工作原理：
[0045] 在使能控制信號(hào)EN=1，即使能控制信號(hào)EN無(wú)效期間，恒流驅(qū)動(dòng)單元14關(guān)閉，輸出 電流端口的電流Iout等于零；電壓檢測(cè)單元13中的比較器U5不工作，比較器U5輸出低 電平，比較器U5的同相端+選擇輸入第一基準(zhǔn)電SV kefi，且Vkefi = VDD-Vmn ;延時(shí)關(guān)閉單元 15中，MOS管Q3導(dǎo)通，下拉偏置電流Ibiasl，電容Cl兩端壓降為零，反相器Ul輸出低電平，與 非門(mén)U3輸出高電平；電流檢測(cè)單元12中，MOS管Q7關(guān)閉，MOS管Q5的漏極電流I kef2為零， MOS管Q5下拉MOS管Q6的柵極電壓至零，使得MOS管Q2的柵極電壓為零而關(guān)閉，此時(shí)，電 源VDD通過(guò)負(fù)載向寄生電容CL充電，輸出電流端口 OUT的電壓滿足：Vqut2 = VDD-V_，由于 導(dǎo)通壓降V_大于截止壓降V_，因此V_ > VKEF1。
[0046] 之后，當(dāng)使能控制信號(hào)ΕΝ=0,即使能控制信號(hào)EN有效電平來(lái)臨時(shí)，恒流驅(qū)動(dòng)單元 14逐步開(kāi)啟，輸出電流端口的電流由零逐步增加，在電壓檢測(cè)單元13中，由于Vtm2 > VKEF1， 因此比較器U5輸出低電平，MOS管Q8關(guān)閉；在延時(shí)關(guān)閉單元15中，MOS管Q3截止，偏置電 流Ibiasl開(kāi)始對(duì)電容Cl充電，在使能控制信號(hào)EN的下降沿瞬間，電容Cl兩端電壓為零，施 密特觸發(fā)器U2輸出高電平，反相器Ul輸出高電平，與非門(mén)U3輸出低電平；在電流檢測(cè)單元 12中，MOS管Q7導(dǎo)通，MOS管Q5的漏極電流I kef2不為零，MOS管Q5導(dǎo)通，且當(dāng)偏置電流源 A2的偏置電流為Ibias2,MOS管Q6的導(dǎo)通電流為Im6時(shí),滿足：IM6 = Ibias2-Ikef2 ;同時(shí),MOS管 Q2導(dǎo)通，由于輸出電流端口的電壓在使能控制信號(hào)EN下降沿時(shí)刻等于Vott2，負(fù)載仍處于關(guān) 閉狀態(tài)，輸出電流端口 OUT的寄生電容CL通過(guò)MOS管Q2對(duì)地放電，恒流驅(qū)動(dòng)單元14處于 開(kāi)啟狀態(tài)，輸出電流端口 OUT的電流Iout為零，寄生電容CL流入輸出電流端口 OUT的電流 Ia即為MOS管Q2的導(dǎo)通電流；之后，隨著寄生電容CL放電的進(jìn)行，輸出電流端口 OUT的電 壓開(kāi)始下降，輸出電流端口 OUT的電流Iout逐步增加，在此過(guò)程中，lout < Ia，寄生電容 CL仍通過(guò)MOS管Q2放電，MOS管Q2的導(dǎo)通電流Im2逐漸下降，且滿足：Im2=I a-Iout ;由上 述公式Iw6 = Ibias2-Ikef2可見(jiàn)，MOS管Q5的漏極電流Ikef2越小，即電流設(shè)置單元11設(shè)置的 參考電流I kefi越小時(shí)，MOS管Q6的導(dǎo)通電流Iw6越大，MOS管Q2的導(dǎo)通電流Im2越大。
[0047] 之后，當(dāng)輸出電流端口的電壓值降低到負(fù)載完全導(dǎo)通時(shí)輸出電流端口的電壓Votti (即W時(shí)，在電壓檢測(cè)單元13中，比較器U5的輸出反轉(zhuǎn)至高電平，且為了防止輸出電流 端口的電壓干擾而導(dǎo)致比較器U5的輸出電壓振蕩，此時(shí)比較器U5的同相端+切換至選擇 第二基準(zhǔn)電壓V kef2 ;同時(shí)，MOS管Q8開(kāi)啟，進(jìn)而將MOS管Q2的柵極電壓下拉至零，使得MOS 管Q2關(guān)閉，流經(jīng)MOS管Q2的電流為零。之后，在功率開(kāi)關(guān)管Q2截止瞬間，負(fù)載處于臨界導(dǎo) 通狀態(tài)，輸出電流端口的電流Iout繼續(xù)增加，輸出電流端口的電壓V_繼續(xù)下降后，負(fù)載迅 速導(dǎo)通，負(fù)載電流等于輸出電流端口的電流lout。
[0048] 假設(shè)寄生電容CL兩端的電壓變化量為Λ U，寄生電容CL的容值為C，寄生電容CL 的充放電電流為I，則根據(jù)電容充放電時(shí)間計(jì)算公式可得寄生電容CL通過(guò)MOS管Q2的充放 電時(shí)間tf滿足

【權(quán)利要求】
1. 一種恒流驅(qū)動(dòng)電路，其特征在于，所述恒流驅(qū)動(dòng)電路包括功率開(kāi)關(guān)管Q1和功率開(kāi)關(guān) 管Q2,所述恒流驅(qū)動(dòng)電路還包括： 恒流驅(qū)動(dòng)單元，所述恒流驅(qū)動(dòng)單元的輸出端作為所述恒流驅(qū)動(dòng)電路的輸出電流端口而 連接負(fù)載的驅(qū)動(dòng)端，所述恒流驅(qū)動(dòng)單元的輸出端連接所述功率開(kāi)關(guān)管Q2的高端，用于在使 能控制信號(hào)有效期間驅(qū)動(dòng)所述負(fù)載導(dǎo)通； 電流設(shè)置單元，用于設(shè)置所述功率開(kāi)關(guān)管Q1的低端流入所述電流設(shè)置單元的可變的 參考電流； 電流檢測(cè)單元，用于在所述使能控制信號(hào)有效期間檢測(cè)所述參考電流，并根據(jù)檢測(cè)結(jié) 果控制所述功率開(kāi)關(guān)管Q2導(dǎo)通； 電壓檢測(cè)單元，用于在所述使能控制信號(hào)有效期間檢測(cè)輸出電流端口的電壓值，并當(dāng) 所述輸出電流端口的電壓值降低到所述負(fù)載完全導(dǎo)通時(shí)所述輸出電流端口的電壓時(shí)，控制 所述功率開(kāi)關(guān)管Q2截止。
2. 如權(quán)利要求1所述的恒流驅(qū)動(dòng)電路，其特征在于，所述功率開(kāi)關(guān)管Q1的高端連接直 流電，所述功率開(kāi)關(guān)管Q1的低端連接所述電流設(shè)置單元的輸出端，所述功率開(kāi)關(guān)管Q1的柵 極連接所述功率開(kāi)關(guān)管Q1的低端，所述功率開(kāi)關(guān)管Q1的驅(qū)動(dòng)端連接所述電流檢測(cè)單元的 第一輸入端； 所述功率開(kāi)關(guān)管Q2的低端接地，所述功率開(kāi)關(guān)管Q2的驅(qū)動(dòng)端連接所述電流檢測(cè)單元 的輸出端，所述功率開(kāi)關(guān)管Q2的驅(qū)動(dòng)端連接所述電壓檢測(cè)單元的輸出端； 所述恒流驅(qū)動(dòng)單元的輸入端連接所述使能控制信號(hào)，所述電流檢測(cè)單元的第二輸入端 連接所述使能控制信號(hào)，所述電壓檢測(cè)單元的第一輸入端連接所述使能控制信號(hào)，所述電 壓檢測(cè)單元的第二輸入端連接所述恒流驅(qū)動(dòng)單元的輸出端。
3. 如權(quán)利要求2所述的恒流驅(qū)動(dòng)電路，其特征在于，所述功率開(kāi)關(guān)管Q1是P型的MOS 管，所述MOS管Q1的源極作為所述功率開(kāi)關(guān)管Q1的高端，所述MOS管Q1的漏極作為所述 功率開(kāi)關(guān)管Q1的低端，所述MOS管Q1的柵極作為所述功率開(kāi)關(guān)管Q1的驅(qū)動(dòng)端。
4. 如權(quán)利要求2所述的恒流驅(qū)動(dòng)電路，其特征在于，所述功率開(kāi)關(guān)管Q2是N型的MOS 管，所述MOS管Q2的源極作為所述功率開(kāi)關(guān)管Q2的低端，所述MOS管Q2的漏極作為所述 功率開(kāi)關(guān)管Q2的高端，所述MOS管Q2的柵極作為所述功率開(kāi)關(guān)管Q2的驅(qū)動(dòng)端。
5. 如權(quán)利要求1至4任一項(xiàng)所述的恒流驅(qū)動(dòng)電路，其特征在于，所述負(fù)載是發(fā)光二極 管。
6. 如權(quán)利要求1至4任一項(xiàng)所述的恒流驅(qū)動(dòng)電路，其特征在于，所述恒流驅(qū)動(dòng)電路還包 括： 延時(shí)關(guān)閉單元，用于在所述使能控制信號(hào)有效期間，在所述輸出電流端口的電壓值降 低到所述負(fù)載完全導(dǎo)通時(shí)所述輸出電流端口的電壓后，控制所述電流檢測(cè)單元延時(shí)關(guān)閉。
7. 如權(quán)利要求6所述的恒流驅(qū)動(dòng)電路，其特征在于，所述延時(shí)關(guān)閉單元包括：偏置電流 源A1、反相器U1、與非門(mén)U3、施密特觸發(fā)器U2、N型的MOS管Q3和電容C1 ; 所述MOS管Q3的漏極通過(guò)所述偏置電流源連接直流電，所述MOS管Q3的源極接地，所 述MOS管Q3的柵極作為所述延時(shí)關(guān)閉單元的輸入端而連接所述使能控制信號(hào)，所述電容C1 并聯(lián)在所述MOS管Q3的源極和漏極之間，所述MOS管Q3的漏極同時(shí)連接所述施密特觸發(fā) 器U2的輸入端，所述MOS管Q3的柵極同時(shí)連接所述反相器U1的輸入端，所述施密特觸發(fā) 器U2的輸出端連接所述與非門(mén)U3的第一輸入端，所述反相器U1的輸出端連接所述與非門(mén) U3的第二輸入端，所述與非門(mén)U3的輸出端作為所述延時(shí)關(guān)閉單元的輸出端而連接所述電 流檢測(cè)單元。
8. 如權(quán)利要求6所述的恒流驅(qū)動(dòng)電路，其特征在于，所述電流檢測(cè)單元包括：P型的 MOS管Q3、P型的MOS管Q7、N型的MOS管Q4、N型的MOS管Q5、N型的MOS管Q6、偏置電流 源A2 ; 所述MOS管Q4的源極、所述MOS管Q5的源極、所述MOS管Q6的源極均接地，所述MOS 管Q4的柵極連接所述MOS管Q5的柵極和所述MOS管Q4的漏極，所述MOS管Q6的漏極連 接所述MOS管Q5的漏極和所述MOS管Q6的柵極，所述MOS管Q6的柵極作為所述電流檢測(cè) 單元的輸出端而連接所述功率開(kāi)關(guān)管Q2的驅(qū)動(dòng)端，所述MOS管Q4的漏極同時(shí)連接所述MOS 管Q3的漏極，所述MOS管Q3的源極連接直流電，所述MOS管Q3的柵極作為所述電流檢測(cè) 單元的第一輸入端而連接所述功率開(kāi)關(guān)管Q1的驅(qū)動(dòng)端，所述MOS管Q6的漏極連接所述MOS 管Q7的漏極，所述MOS管Q7的源極通過(guò)所述偏置電流源連接直流電，所述MOS管Q7的柵 極作為所述電流檢測(cè)單元的第二輸入端而連接所述延時(shí)關(guān)閉單元。
9. 如權(quán)利要求6所述的恒流驅(qū)動(dòng)電路，其特征在于，所述電壓檢測(cè)單元包括：用于生 成并輸出第一基準(zhǔn)電壓和第二基準(zhǔn)電壓的基準(zhǔn)電壓生成模塊、比較器U5、反相器U4、N型的 MOS管Q8、N型的MOS管Q9和N型的MOS管Q10 ; 所述比較器U5的同相端連接所述MOS管Q9的源極和所述MOS管Q10的源極，所述MOS 管Q9的漏極連接所述第一基準(zhǔn)電壓，所述MOS管Q10的漏極連接所述第二基準(zhǔn)電壓，且所 述第一基準(zhǔn)電壓小于所述第二基準(zhǔn)電壓，所述比較器U5的輸出端連接所述反相器U4的輸 入端，所述反相器U4的輸出端連接所述MOS管Q9的柵極，所述比較器U5的輸出端同時(shí)連 接所述MOS管Q8的柵極和所述MOS管Q10的柵極，所述比較器U5的反相端作為所述電壓 檢測(cè)單元的第二輸入端而連接所述恒流驅(qū)動(dòng)單元，所述比較器U5的接地端作為所述電壓 檢測(cè)單元的第一輸入端而連接所述使能控制信號(hào)，所述MOS管Q8的源極接地，所述MOS管 Q8的漏極作為所述電壓檢測(cè)單元的輸出端而連接所述功率開(kāi)關(guān)管Q2的驅(qū)動(dòng)端。
【文檔編號(hào)】H05B37/02GK104349539SQ201310342763
【公開(kāi)日】2015年2月11日 申請(qǐng)日期:2013年8月7日 優(yōu)先權(quán)日:2013年8月7日
【發(fā)明者】李照華, 陳克勇, 李國(guó)添, 陳艷霞, 符傳匯, 石磊 申請(qǐng)人:深圳市明微電子股份有限公司